JPS623949Y2 - - Google Patents
Info
- Publication number
- JPS623949Y2 JPS623949Y2 JP5929580U JP5929580U JPS623949Y2 JP S623949 Y2 JPS623949 Y2 JP S623949Y2 JP 5929580 U JP5929580 U JP 5929580U JP 5929580 U JP5929580 U JP 5929580U JP S623949 Y2 JPS623949 Y2 JP S623949Y2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- supply voltage
- output
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 14
- 238000006243 chemical reaction Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【考案の詳細な説明】
本考案は、例えばテレビジヨン受像機に用いら
れる、PLL（フエーズロツクトループ）方式の選
局回路に関する。
れる、PLL（フエーズロツクトループ）方式の選
局回路に関する。
一般にPLL方式の選局回路は第１図に示すよう
に構成される。第１図において、１は可変周波数
分周器の分周比を指示するためのコントローラ、
２は可変周波数分周器、３は位相比較器、４は基
準周波数発振器、５は基準周波数発振器４からの
基準周波数を比較周波数にカウントダウンするた
めの固定分周器、６はバラクタダイオードによる
電圧可変の自己発振型オールバンドチユーナー、
７はチユーナー６の局部発振周波数を分周するプ
リスケーラ、８は位相比較器３の出力をチユーナ
ー６のチユーニング電圧に変換するためのアクテ
イプローパスフイルタを示す。
に構成される。第１図において、１は可変周波数
分周器の分周比を指示するためのコントローラ、
２は可変周波数分周器、３は位相比較器、４は基
準周波数発振器、５は基準周波数発振器４からの
基準周波数を比較周波数にカウントダウンするた
めの固定分周器、６はバラクタダイオードによる
電圧可変の自己発振型オールバンドチユーナー、
７はチユーナー６の局部発振周波数を分周するプ
リスケーラ、８は位相比較器３の出力をチユーナ
ー６のチユーニング電圧に変換するためのアクテ
イプローパスフイルタを示す。
第１図の構成で使用されるバラクタチユーナー
の局部発振回路は一般に第２図に示すような減電
圧特性を有している。
の局部発振回路は一般に第２図に示すような減電
圧特性を有している。
チユーナーに供給される電源電圧は、テレビジ
ヨン受像機の場合、フライバツクトランスの３次
巻線電圧を整流、平滑して作られており、フライ
バツクトランスの２次巻線の負荷の大小により変
動する。従つて、第２図に示す特性に基いて、チ
ユーナーの局部発振周波数が変動し、第１図に示
すPLL回路に外乱として影響を及ぼす。電源電圧
変動の基本周期は垂直走査周期であり、ブラウン
管の絵柄により、さらに細かい変動を生じる。
PLL回路のアクテイブローパスフイルタ８として
は一般に第３図に示されるような回路が用いられ
る。
ヨン受像機の場合、フライバツクトランスの３次
巻線電圧を整流、平滑して作られており、フライ
バツクトランスの２次巻線の負荷の大小により変
動する。従つて、第２図に示す特性に基いて、チ
ユーナーの局部発振周波数が変動し、第１図に示
すPLL回路に外乱として影響を及ぼす。電源電圧
変動の基本周期は垂直走査周期であり、ブラウン
管の絵柄により、さらに細かい変動を生じる。
PLL回路のアクテイブローパスフイルタ８として
は一般に第３図に示されるような回路が用いられ
る。
第３図において、Q1は入力段トランジスタ、
Q2は出力段トランジスタであり、これらトラン
ジスタQ1，Q2の回路によつて直流増幅回路を構
成している。
Q2は出力段トランジスタであり、これらトラン
ジスタQ1，Q2の回路によつて直流増幅回路を構
成している。
そして入力端子に位相比較器３からの出力が供
給され、Q1で増幅され、抵抗R4，R5の接続点か
ら出力段のトランジスタQ2へ供給される。Q2の
出力点と前記入力端子間には抵抗R1，R2，コン
デンサC1，C2で成る時定数回路が接続されてロ
ーパスフイルタの効果を得、抵抗R7を介して出
力端子にチユーニング電圧を得るようにしてい
る。尚、トランジスタQ1，Q2はそれぞれ抵抗
R3，R6を介して電源端子E1，E2に接続されてい
る。尚、第３図において、R3〜R7は抵抗を示
す。
給され、Q1で増幅され、抵抗R4，R5の接続点か
ら出力段のトランジスタQ2へ供給される。Q2の
出力点と前記入力端子間には抵抗R1，R2，コン
デンサC1，C2で成る時定数回路が接続されてロ
ーパスフイルタの効果を得、抵抗R7を介して出
力端子にチユーニング電圧を得るようにしてい
る。尚、トランジスタQ1，Q2はそれぞれ抵抗
R3，R6を介して電源端子E1，E2に接続されてい
る。尚、第３図において、R3〜R7は抵抗を示
す。
第４図はフイルター８の出力段に電源電圧を供
給する回路であり、端子Ｅ０は図示しない主直流
電源、例えばテレビジヨン受像機の主直流電源に
接続されている。端子Ｅ２はフイルター８の出力
段の電源電圧Ｅ２に接続されている。Ｒ８はブリ
ーダー抵抗、Ｃ３は平滑およびノイズ除去用コン
デンサ、Ｄ１は所望の電源電圧を得るためのツエ
ナーダイオードである。
給する回路であり、端子Ｅ０は図示しない主直流
電源、例えばテレビジヨン受像機の主直流電源に
接続されている。端子Ｅ２はフイルター８の出力
段の電源電圧Ｅ２に接続されている。Ｒ８はブリ
ーダー抵抗、Ｃ３は平滑およびノイズ除去用コン
デンサ、Ｄ１は所望の電源電圧を得るためのツエ
ナーダイオードである。
第３図に示すローパスフイルターの周波数特性
はほぼ第５図に示すようになり、利得は高域にお
いては−20dB／デカードとなる。このフイルタ
ー８は位相比較器３の比較周波数の洩れを無くす
ために、比較周波数域での利得を低域より40dB
以上低減させる必要から、低域での利得がほぼ決
定される。前記した、チユーナーの電源から混入
する外乱の周波数帯域が利得の低下し始める領域
より高い場合には、PLL回路はチユーナーの局部
発振周波数の変動に完全に追随できなくなり、第
６図に示すＢ領域のように、開ループ時のチユー
ナー６の局部発振変動をPLL回路で補正できなく
なる。従つて、このような場合、PLL回路が存在
するにも拘らず、局部発振は非常に不安定とな
る。
はほぼ第５図に示すようになり、利得は高域にお
いては−20dB／デカードとなる。このフイルタ
ー８は位相比較器３の比較周波数の洩れを無くす
ために、比較周波数域での利得を低域より40dB
以上低減させる必要から、低域での利得がほぼ決
定される。前記した、チユーナーの電源から混入
する外乱の周波数帯域が利得の低下し始める領域
より高い場合には、PLL回路はチユーナーの局部
発振周波数の変動に完全に追随できなくなり、第
６図に示すＢ領域のように、開ループ時のチユー
ナー６の局部発振変動をPLL回路で補正できなく
なる。従つて、このような場合、PLL回路が存在
するにも拘らず、局部発振は非常に不安定とな
る。
本考案はアクテイブローパスフイルタの出力に
生じるチユーニング電圧のリツプル成分を低減さ
せることができる選局回路を提供することを目的
とする。
生じるチユーニング電圧のリツプル成分を低減さ
せることができる選局回路を提供することを目的
とする。
本考案によれば、PLL回路を構成するアクテイ
ブローパスフイルタの出力段の電源電圧に、チユ
ーナーに供給される電源電圧に含まれるリツプル
成分と同相で相似のリツプル電圧が重畳される。
ブローパスフイルタの出力段の電源電圧に、チユ
ーナーに供給される電源電圧に含まれるリツプル
成分と同相で相似のリツプル電圧が重畳される。
第７図は、フイルター８の出力段の電源電圧に
チユーナーの電源電圧に含まれるリツプル成分と
同相で相似のリツプル電圧を重畳するようにした
電源電圧供給回路の一例を示したものである。大
体の構成は第４図に示す従来の回路と同じである
が、第４図と異なるのは、ツエナーダイオードＤ
１のアノードを接地せず、チユーナーの電源＋Ｂ
に接続した点である。
チユーナーの電源電圧に含まれるリツプル成分と
同相で相似のリツプル電圧を重畳するようにした
電源電圧供給回路の一例を示したものである。大
体の構成は第４図に示す従来の回路と同じである
が、第４図と異なるのは、ツエナーダイオードＤ
１のアノードを接地せず、チユーナーの電源＋Ｂ
に接続した点である。
ツエナーダイオードの内部抵抗は一般的に非常
に小さく、第７図に＋Ｂで示したチユーナー電源
のリツプル電圧はツエナーダイオードＤ１のカソ
ードにほとんど減衰することなく表われる。ツエ
ナーダイオードＤ１のカソードが接続された端子
Ｅ２を第３図に示すローパスフイルター回路の端
子Ｅ２に接続し、端子Ｅ１にはこれと関係なく極
めて安定した電源電圧を供給する。
に小さく、第７図に＋Ｂで示したチユーナー電源
のリツプル電圧はツエナーダイオードＤ１のカソ
ードにほとんど減衰することなく表われる。ツエ
ナーダイオードＤ１のカソードが接続された端子
Ｅ２を第３図に示すローパスフイルター回路の端
子Ｅ２に接続し、端子Ｅ１にはこれと関係なく極
めて安定した電源電圧を供給する。
第５図に示すように、このローパスフイルター
の位相特性は、周波数に伴つて増大する位相遅れ
を持つており、チユーナーの電源電圧から混入し
たリツプル成分の外乱はローパスフイルターの出
力にはこの位相遅れを持つて表われる。前記の通
り、ローパスフイルターの出力段の電源は、チユ
ーナーの電源のリツプルと同相で相似のリツプル
を含有しており、出力レベルに影響を与える。こ
のことを第８図、第９図を参照して詳しく述べ
る。第８図はローパスフイルター８の周波数−位
相特性を計算で求めたもので、曲線Ａは、第３図
の回路での入力に対する出力位相を示し、これは
第５図の位相特性をより具体的に表わしたもので
ある。また曲線Ｂは、第３図の回路において、端
子Ｅ２に上記入力と同じ信号を加えたときの出力
位相を示している。
の位相特性は、周波数に伴つて増大する位相遅れ
を持つており、チユーナーの電源電圧から混入し
たリツプル成分の外乱はローパスフイルターの出
力にはこの位相遅れを持つて表われる。前記の通
り、ローパスフイルターの出力段の電源は、チユ
ーナーの電源のリツプルと同相で相似のリツプル
を含有しており、出力レベルに影響を与える。こ
のことを第８図、第９図を参照して詳しく述べ
る。第８図はローパスフイルター８の周波数−位
相特性を計算で求めたもので、曲線Ａは、第３図
の回路での入力に対する出力位相を示し、これは
第５図の位相特性をより具体的に表わしたもので
ある。また曲線Ｂは、第３図の回路において、端
子Ｅ２に上記入力と同じ信号を加えたときの出力
位相を示している。
今、仮りに1000Hz付近で正弦波の外乱が入つた
場合を考え、ローパスフイルター８の入力波形が
第９図ａの如くなつたとすると、ローパスフイル
ター８の出力は曲線Ａより、90゜〜100゜程度の
遅れを生じ第９図ｂの如き波形となる。この波形
は従来例に相当する。ところが本考案の回路では
端子Ｅ２に＋Ｂの電圧のリツプル成分（第９図ａ
と同様の波形）が加わつているため、この端子Ｅ
２からの成分は出力端子では特性Ｂより210゜程
度の遅れを生じ、第９図ｃの如き波形となり、こ
の第９図ｃの波形と第９図ｂの波形とが合成され
る結果、第９図ｄの如く外乱は相殺され、振幅が
減少する。第９図ｂの振幅をＰ１とすると、第９
図ｄの振幅Ｐ２は大幅に減少し、Ｐ１＜Ｐ２とな
る。
場合を考え、ローパスフイルター８の入力波形が
第９図ａの如くなつたとすると、ローパスフイル
ター８の出力は曲線Ａより、90゜〜100゜程度の
遅れを生じ第９図ｂの如き波形となる。この波形
は従来例に相当する。ところが本考案の回路では
端子Ｅ２に＋Ｂの電圧のリツプル成分（第９図ａ
と同様の波形）が加わつているため、この端子Ｅ
２からの成分は出力端子では特性Ｂより210゜程
度の遅れを生じ、第９図ｃの如き波形となり、こ
の第９図ｃの波形と第９図ｂの波形とが合成され
る結果、第９図ｄの如く外乱は相殺され、振幅が
減少する。第９図ｂの振幅をＰ１とすると、第９
図ｄの振幅Ｐ２は大幅に減少し、Ｐ１＜Ｐ２とな
る。
この結果、ローパスフイルター８の出力、つま
りチユーニング電圧に含有されるリツプル成分は
減少し、第１０図の如く局部発振周波数の変動量
を押えることができ、安定度は改善できる。
りチユーニング電圧に含有されるリツプル成分は
減少し、第１０図の如く局部発振周波数の変動量
を押えることができ、安定度は改善できる。
以上のように本考案によれば、PLL回路を用い
た選局回路において、PLL回路の中のアクテイブ
ローパスフイルタの出力段の電源電圧に、局部発
振周波数に影響を及ぼすチユーナーの電源電圧に
含有されるリツプル成分と同相で相似のリツプル
成分を重畳するようにしたので、チユーナーで混
入したリツプルの位相遅れしたものとフイルター
の出力段で重畳したものとが相殺し合い、第１０
図で示すようにチユーナーの局部発振周波数の変
動を低減することができる。
た選局回路において、PLL回路の中のアクテイブ
ローパスフイルタの出力段の電源電圧に、局部発
振周波数に影響を及ぼすチユーナーの電源電圧に
含有されるリツプル成分と同相で相似のリツプル
成分を重畳するようにしたので、チユーナーで混
入したリツプルの位相遅れしたものとフイルター
の出力段で重畳したものとが相殺し合い、第１０
図で示すようにチユーナーの局部発振周波数の変
動を低減することができる。
第１図はPLL回路により構成される選局回路の
ブロツク線図、第２図はチユーナーの局部発振周
波数の減電圧特性を示す線図、第３図はPLL回路
を構成するアクテイブローパスフイルターの一例
を示す配線図、第４図は第３図に示すアクテイブ
ローパスフイルターの出力段に電圧を供給するた
めの電源電圧供給回路の従来例を示す配線図、第
５図はアクテイブローパスフイルターの一般的な
周波数特性を示す線図、第６図は第４図の回路を
用いた場合の、チユーナー電源に含有されるリツ
プル成分の周波数に対する局部発振周波数変動を
示す線図、第７図は本考案に係る、アクテイブロ
ーパスフイルターの出力段に電圧を供給する電源
電圧供給回路の一例の配線図、第８図は本考案に
て用いるアクテイブローパスフイルターの周波数
−位相特性を示す特性図、第９図ａ〜ｄは上記ア
クテイブローパスフイルターの各部信号波形を示
す波形図、第１０図は本考案におけるチユーナの
局部発振周波数の変動量を示す線図である。 １…コントローラ、２…可変周波数分周器、３
…位相比較器、４…基準周波数発振器、５…固定
分周器、６…チユーナー、７…プリスケーラ、８
…アクテイブローパスフイルタ、Ｅ０…主直流電
源への接続端子、＋Ｂ…チユーナー電源への接続
端子、Ｒ８…ブリーダー抵抗、Ｄ１…ツエナーダ
イオード。
ブロツク線図、第２図はチユーナーの局部発振周
波数の減電圧特性を示す線図、第３図はPLL回路
を構成するアクテイブローパスフイルターの一例
を示す配線図、第４図は第３図に示すアクテイブ
ローパスフイルターの出力段に電圧を供給するた
めの電源電圧供給回路の従来例を示す配線図、第
５図はアクテイブローパスフイルターの一般的な
周波数特性を示す線図、第６図は第４図の回路を
用いた場合の、チユーナー電源に含有されるリツ
プル成分の周波数に対する局部発振周波数変動を
示す線図、第７図は本考案に係る、アクテイブロ
ーパスフイルターの出力段に電圧を供給する電源
電圧供給回路の一例の配線図、第８図は本考案に
て用いるアクテイブローパスフイルターの周波数
−位相特性を示す特性図、第９図ａ〜ｄは上記ア
クテイブローパスフイルターの各部信号波形を示
す波形図、第１０図は本考案におけるチユーナの
局部発振周波数の変動量を示す線図である。 １…コントローラ、２…可変周波数分周器、３
…位相比較器、４…基準周波数発振器、５…固定
分周器、６…チユーナー、７…プリスケーラ、８
…アクテイブローパスフイルタ、Ｅ０…主直流電
源への接続端子、＋Ｂ…チユーナー電源への接続
端子、Ｒ８…ブリーダー抵抗、Ｄ１…ツエナーダ
イオード。
Claims (1)
- 【実用新案登録請求の範囲】 １ チユーナと、基準周波数信号発振器からの信
号を分周した信号と前記チユーナとの局部発振
周波数信号を分周した信号とを位相比較する位
相比較器と、この位相比較器の出力を前記チユ
ーナのチユーニング電圧に変換するための変換
手段とを有するフエーズロツクドループ方式の
選局回路において、 前記変換手段は、 安定化された電源電圧が供給され、前記位相
比較器の出力を直流増幅して出力する入力段ト
ランジスタ回路、主直流電源からの電圧を利用
した第１の電源電圧が供給され、前記入力段ト
ランジスタ回路の出力を直流増幅して出力する
出力段トランジスタ回路、および、前記入力段
トランジスタ回路の入力端子と出力段トランジ
スタ回路の出力端子間に設けられた時定数回路
を有し、前記出力端子に前記チユーニング電圧
が得られ、さらに前記入力端子および出力端子
間の周波数−位相変化特性と前記第１の電源電
圧供給端子および出力端子間の周波数−位相変
化特性とが互いに反対の進み、遅れ傾向を持つ
アクテイブローパスフイルタと、 前記チユーナの局部発振回路に供給される第
２の電源電圧に含有されるリツプル成分と同相
で相似のリツプル成分を前記第１の電源電圧に
重畳する回路手段とから成ることを特徴とする
選局回路。 ２ 前記回路手段は、前記主直流電源をブリーダ
抵抗を介して前記アクテイブローパスフイルタ
の第１の電源電圧供給端子に接続し、この第１
の電源電圧供給端子をツエナーダイオードを介
して前記第２の電源電圧が供給される線路に接
続して成ることを特徴する実用新案登録請求の
範囲第１項記載の選局回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5929580U JPS623949Y2 (ja) | 1980-04-30 | 1980-04-30 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5929580U JPS623949Y2 (ja) | 1980-04-30 | 1980-04-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56160045U JPS56160045U (ja) | 1981-11-28 |
| JPS623949Y2 true JPS623949Y2 (ja) | 1987-01-29 |
Family
ID=29653765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5929580U Expired JPS623949Y2 (ja) | 1980-04-30 | 1980-04-30 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS623949Y2 (ja) |
-
1980
- 1980-04-30 JP JP5929580U patent/JPS623949Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56160045U (ja) | 1981-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4975820A (en) | Adaptive compensating ramp generator for current-mode DC/DC converters | |
| US5600680A (en) | High frequency receiving apparatus | |
| US6504348B2 (en) | Remote sensing by high-order filtering | |
| JP2511917B2 (ja) | 映像表示装置 | |
| US4817198A (en) | Radio receiver | |
| US20030220088A1 (en) | Tuner | |
| JPS623949Y2 (ja) | ||
| US7263339B2 (en) | Tuner comprising a voltage converter | |
| US5524289A (en) | Method and circuit for an automatic, high precision frequency fine tuning | |
| US4453138A (en) | Broadband injection locked oscillator system | |
| US5221911A (en) | Receiver having pll frequency synthesizer with rc loop filter | |
| JPS6242623A (ja) | 無線受信機 | |
| JPS6014526B2 (ja) | Ｐｌｌ発振回路 | |
| GB2173661A (en) | Superheterodyne television tuner | |
| US4331978A (en) | Voltage regulator/active filter for television receiver | |
| FI104775B (fi) | Tahdistettu vaakapyyhkäisy vaakataajuuden monikerroilla | |
| US5274338A (en) | Integrated FM detector including an oscillator having a capacitor and Schmitt trigger | |
| JP3461905B2 (ja) | デジタル伝送信号受信回路 | |
| KR100267441B1 (ko) | 집적된 fm 검출기 | |
| US4835492A (en) | Voltage controlled oscillator having constant tuning bias voltage | |
| JPS6017937Y2 (ja) | 増幅器 | |
| JPH0248893Y2 (ja) | ||
| JP2694763B2 (ja) | 電圧制御発振器用コイル及びそれを用いた電圧制御発振器 | |
| JP2006340089A (ja) | Ｐｌｌ回路 | |
| JP2921719B2 (ja) | 二重周波数変換器 |