JPS6239558B2 - - Google Patents

Info

Publication number
JPS6239558B2
JPS6239558B2 JP1162579A JP1162579A JPS6239558B2 JP S6239558 B2 JPS6239558 B2 JP S6239558B2 JP 1162579 A JP1162579 A JP 1162579A JP 1162579 A JP1162579 A JP 1162579A JP S6239558 B2 JPS6239558 B2 JP S6239558B2
Authority
JP
Japan
Prior art keywords
printed
paste
cut
wiring
perspective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1162579A
Other languages
English (en)
Other versions
JPS55103796A (en
Inventor
Isao Masuda
Asao Morikawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP1162579A priority Critical patent/JPS55103796A/ja
Publication of JPS55103796A publication Critical patent/JPS55103796A/ja
Publication of JPS6239558B2 publication Critical patent/JPS6239558B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 本発明は、配線密度をあげた多層セラミツク基
板の製造法に係り、更に詳しくは、スルーホール
を設け金属粉末ペーストを充填して導通をとるよ
りも更に密度を高めた高密度配線を有する多層セ
ラミツク基板を容易に製造する製造法に関するも
のである。
最近回路配線をもつセラミツク基板は表面層の
みならず、中間層にも回路配線をもつた多層セラ
ミツク基板が多く使用されるようになつてきた。
このような多層配線セラミツク基板において
は、各配線層間の導通をとることが必要となる
が、この場合未焼成セラミツク板に孔、所謂スル
ーホールを明け、その孔に金属粉末、バインダ
ー、有機溶剤等を混合したペーストを充填するこ
とが行われている。
しかし、今日では基板を小型化し配線密度をあ
げる方向に進んでおり、そのために各スルーホー
ルの間隔寸法が極端に接近し、又、スルーホール
径を小さくする必要にせまられている。現在スル
ーホールを設け、金属粉末のペーストをスクリー
ンマスクにて充填する技術では、一般的にスルー
ホール径が0.3mm以上必要であり、それ以下であ
ると金属粉末ペーストの圧入が困難であり、導通
不良が発生する。又、各スルーホールの間隔寸法
0.6mmはスルーホール径0.3mmを穿設するのに必要
な寸法であり、それ以下であると穿設が出来難
く、孔間にき裂やヒビの発生が起り、表面に凸凹
の起状が生じ、配線印刷が出来難くなる。
以上の様な欠点を解消するために本発明はなさ
れたものであり各層の配線との導通をとつた多層
配線セラミツク基板の製造法に於て、未焼成セラ
ミツク板にメタライズペーストによる平行な印刷
線を設け、それ等の印刷線が平行になるように未
焼成セラミツク板を積層し接着して、次に印刷線
に対して直角に切断し、該切断面を主表面とし、
かつ印刷線切口部を導通口として、該表面にメタ
ライズペーストによる配線パターンを印刷し、そ
れらを積層、接着して焼成することを特徴とする
高密度多層配線セラミツク基板の製造法を提供す
るものである。
即ち本発明はスルーホールを設け、金属粉末ペ
ーストを充填して導通をとつていた従来工程を次
の様に改良した方法にて製作するものであり、図
面により説明すると第1図は従来方法にてスルー
ホールを設け金属粉末ペーストを充填して導通を
製作した斜視図であり、図中1は未焼成セラミツ
クシート、2はスルーホールを設け金属粉末ペー
ストを充填した導通口、3は位置を決めるための
孔である。第2図A,B,C,D,Eは本発明の
製作工程を示す斜視図であり、、第2図Aは導通
位置にメタライズペーストによる印刷線を5枚に
施し、最上、下面に肉厚シートを配置した斜視図
であり、図中11は導通口2の導通間隔と同一の
肉厚シート、12は未印刷の肉厚シート、13は
位置を決める孔、14はシート11に導通位置の
メタライズペーストによる印刷線である。
第2図Bは第2図Aを積層接着した斜視図であ
り、図中14aはメタライズペーストによる印刷
端、15は印刷端のある積層端面、イ−イ′は切
断方向である。第2図Cは第2図Bをイ−イ′方
向に垂直に切断した斜視図であり、図中14aは
導通口となる印刷端、16は主表面となる切断
面、17は位置を決める孔である。第2図Dは第
2図Cの4枚の主表面16にそれぞれの回路配線
を施した斜視図であり、図中18はメタライズペ
ーストによる回路配線である。第2図Eは第2図
Dを積層接着して端面の不要部分を切除した未焼
成の完成品である。図中19はリード取出し印刷
部である。
以上の本発明製造法では従来法で製作出来ない
導通孔径が0.3mm以下であり、隣接する導通孔と
の間隔寸法が0.6mm以下であつても確実に製作出
来るし、従来法のスルーホールを設けるときに発
生するき裂やヒビ及び金属粉末ペーストが孔内に
確実に圧入されないために生ずる導通不良等の不
都合が皆無となる。
本発明の製造法では導通口となる印刷線の最小
寸法が0.1mmで各導通間隔の最小寸法が0.2mmのも
のまで印刷可能であり、又積層接着する枚数を増
すことによつて大型で高密度な複雑回路をもつた
多層セラミツク基板を製作することが出来る。
以下実施例について説明する。
実施例 1 各導通口が縦方向に等間隔寸法0.3mmをもち、
横方向に一定等間隔寸法5.0mmをもつものについ
て製作する。
平均粒径1.5μのアルミナ96重量部と同粒径の
マグネシヤ、カルシヤ、シリカ等の焼結助剤4重
量部からなる混合粉末100部に対して有機質バイ
ンダとしてポリビニルブチラール樹脂6部と可塑
剤のヂブチルフタレート(符号D,B,P)4部
を配合し溶剤のメチルエチルケトン(符号M,
E,K)を用いてスラリー化しドクターブレード
法により厚さ0.3mmと1.0mmのグリーンシートを製
作した。
そのシートを使用し、縦方向の導通間隔の0.3
mmと同じ厚み寸法を有するグリーンシートを同一
外形寸法に切断してシート11を得、4隅に位置
を決める孔13を設け5枚製作し、又別に最上、
下層シート12を同一外形寸法で厚さ1mmシート
を各5枚づつ積層接着して2枚製作し、4隅に位
置を決める孔13を設ける。次にシート11に横
方向の導通間隔寸法5.0mmをもち幅0.3mmと厚さ
0.02mmのメタライズペーストによる印刷線14の
2本をタングステン粉末97重量%とアルミナ粉末
3重量%の合計100重量部(平均粒径1μ)にバ
インダのエチルセルローズ5重量部と有機溶剤の
ブチルカルビトール30重量部とを混合したペース
トにてスクリーン印刷し、縦方向の導通個数と同
じ5枚を印刷する。
その斜視図を第2図Aに示す。
次に最下層の5mmシート12上に印刷線14を
同一方向にして接着装置を用いて5枚積層し、其
の上に最上層の5mmシート12を載置して接置す
る。その斜視図を第2図Bに示す。
次に切断機を使用してメタライズペーストによ
る印刷線に対して直角方向即ちイ−イ′矢印方向
に直角に0.7mmの厚さに最端片を除いて4枚切断
し、切断面の主表面16の4隅に位着を決める孔
17を設ける。その斜視図を第2図Cに示す。該
切断面を主表面16として、印刷切口部14aを
導通口とし、回路配線18を導通メタライズペー
ストによる印刷に使用した同一ペーストにて、そ
れぞれスクリーン印刷して4枚製作し、その斜視
図を第2図Dに示す。これらを積層し、接着装置
にて接着し、4隅の不用部分を切断して、目的の
製作品を得た。
その斜視図を第2図Eに示す。上記製作品を温
度200℃中にて樹脂抜きを行つた後、温度1550℃
の水素雰囲気中にて1時間保持して焼結し、目的
の製品を得た。
実施例 2 導通口が縦方向に9個、横方向に4個計36個を
有し、縦方向の外側2列は横方向の同一線上に並
び、縦方向の内側2列は横方向の同一線上に並ん
で外側2列と内側2列とは同一線上にないもの。
縦方向の導通間隔は総て0.3mmで、横方向の外側
2列の間隔は5mmで、内側2列の間隔は4mmであ
るものについて、第3図A,Bの本発明の別の実
施例の斜視図にて説明する。
厚さ寸法1.0mmと0.2mmと0.1mmのグリーンシート
を実施例1にて述べた同一の調合割合、調製法、
ドクターブレード法にて製作する。このグリーン
シートを同一外形寸法に切断して厚さ寸法1.0mm
シートを10枚と0.2mm及び0.1mmシートを各9枚づ
つを作り、全枚数の4隅に位置を決める孔23を
設ける。以上の厚さ0.2mmシート21に横方向の
導通間隔寸法5mmをもち幅0.1mmと厚さ0.01mmの
メタライズ線24の2本を実施例1にて使用した
タングステンペーストにてスクリーン印刷し、9
枚を製作し、同様にして厚さ寸法0.1mmシート2
1aに横方向の導通間隔寸法4mmをもち幅0.1mm
と厚さ0.01mmのメタライズペーストによる線24
aの2本を印刷し、9枚を製作する。
次に最下面より厚さ1mmシート5枚を積層、接
着22し、その上に上記印刷した0.2mmシート2
1を印刷面24を上方に向けて載置し、その上に
印刷した厚さ0.1mmシート21aを印刷面24a
を上方に向けて載置し、又其の上に厚さ0.2mmシ
ート21と厚さ0.1mmシート21aを交互に上記
要領にて各9枚を積層し、其の上に厚さ1mmシー
ト5枚22を最下面と同様に積層、接着する。そ
の斜視図を第3図Aに示す。
次に切断機を使用してメタライズ印刷線と直角
方向即ちイ−イ′の矢印方向に0.5mmの厚さに最端
片を除いて5枚切断し、切断面を主表面26とし
て、4隅に位置を決める孔27を設け、その斜視
図を第3図Bに示す。次工程は実施例1と同様に
して、上記切断面を主表面26とし、印刷切口部
24を導通口として回路配線のメタライズペース
トによる印刷線を施し、積層、接着し両側不用部
分の切断、樹脂抜き、焼結を行つて目的の製品が
得られた。
比較例 従来行われているスルーホールを設け金属ペー
ストを充填して導通をとる方法の第1図にて各ス
ルーホール間隔寸法0.5mmを有し、スルーホール
径0.2mmのものにつき、金属ペーストの粘度を
種々変更し、スルーホール内への圧入を拡大鏡で
確認しながら実施したが、満足のいくものが出来
なかつた。故に各スルーホール間隔寸法0.6mmを
有し、スルーホール径0.3mmのものにつきタング
ステン49重量%とモリブデン49重量%にアルミナ
粉末2重量%の合計100重量部(平均粒径1.5μ)
にバインダのエチルセルローズ5重量部と有機溶
剤のブチルカルビトール22重量部とを混合したペ
ーストにてスクリーンマスクにて、スルーホール
の孔埋めを行つた。次工程の回路配線印刷、接着
積層、切断樹脂抜き、焼結は本発明実施例1と同
様に行つて従来の製品が得られたが主表面の寸法
は本発明品より2倍以上大型となつた。
以上実施例にて製作した製品につき実際使用試
験を行つたが従来法の比較品と差違なく好結果が
得られた、又、上記実施例では、グリーンシート
上に印刷して積層、接着する方法について記述し
たが、最上、下層のみグリーンシートを使用し、
中間はグリーンシートと同質のペーストを塗布
し、その上に印刷を施し、それを反復、繰返して
製造する方法も可能である。
本発明の製造法は配線の密度が高くて層間の多
数の導通口を有し、導通間の間隔寸法が極端に接
近した多層セラミツク基板の製造法に適し、小型
化して配線密度をあげる時代の要請に合致した製
法である。電子部品のセラミツクチツプキヤリ
ア、トランジスターベースの小型品からICパツ
ケージ、マザーボード、通信機器用等の小型品及
び大型品に利用出来て今後の期待は大きい。
【図面の簡単な説明】
第1図はパンチングにて切断したシートにスル
ーホールを明け、金属粉末ペーストを充填した従
来法の斜視図。第2図Aは本発明で導通位置にメ
タライズペーストによる印刷線を設けた積層接着
前の斜視図、第2図Bは第2図Aのメタライズペ
ーストにより印刷した各シートと上、下層の無印
刷シートを積層、接着した斜視図、第2図Cは第
2図Bのイ−イ′矢印方向に切断した斜視図、第
2図Dは第2図Cの表面に回路配線を施し市斜視
図、第2図Eは第2図Dを接着積層し、不用部分
を切除した斜視図である。第3図Aは本発明の別
の実施例であり、メタライズペーストにより印刷
した各シートと上、下層の無印刷シートを接着積
層した斜視図、第3図Bは第3図Aのイ−イ′矢
印方向に切断した斜視図である。 1,11,21,21a……パンチングにて切
断したシート、2……スルーホールにペーストを
充填した導通口、3,13,17,23,27…
…位置を決める孔、12,22……最上、下層の
厚肉シート、14,14a,24,24a……導
通口となる印刷部、15……印刷端の露出した積
層端面、16,26……切断した主表面、18…
…配線回路、19……リード取出印刷部。

Claims (1)

    【特許請求の範囲】
  1. 1 各層の配線との導通をとつた多層配線セラミ
    ツク基板の製造法に於て未焼成セラミツク板にメ
    タライズペーストによる平行な印刷線を設け、そ
    れ等の印刷線が平行になるように未焼成セラミツ
    ク板を積層し、接着して、次に印刷線に対して直
    角に切断し、該切断面を主表面とし、かつ印刷線
    切口部を導通口として、該表面にメタライズペー
    ストによる配線パターンを印刷し、それらを積
    層、接着して焼成することを特徴とする高密度多
    層配線セラミツク基板の製造法。
JP1162579A 1979-02-02 1979-02-02 Method of fabricating high packing density multilayer wiring ceramic substrate Granted JPS55103796A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1162579A JPS55103796A (en) 1979-02-02 1979-02-02 Method of fabricating high packing density multilayer wiring ceramic substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1162579A JPS55103796A (en) 1979-02-02 1979-02-02 Method of fabricating high packing density multilayer wiring ceramic substrate

Publications (2)

Publication Number Publication Date
JPS55103796A JPS55103796A (en) 1980-08-08
JPS6239558B2 true JPS6239558B2 (ja) 1987-08-24

Family

ID=11783101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1162579A Granted JPS55103796A (en) 1979-02-02 1979-02-02 Method of fabricating high packing density multilayer wiring ceramic substrate

Country Status (1)

Country Link
JP (1) JPS55103796A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5814598A (ja) * 1981-07-17 1983-01-27 日本電気株式会社 配線基板の製造方法

Also Published As

Publication number Publication date
JPS55103796A (en) 1980-08-08

Similar Documents

Publication Publication Date Title
US4806188A (en) Method for fabricating multilayer circuits
US8105453B2 (en) Method for producing multilayer ceramic substrate
US4799984A (en) Method for fabricating multilayer circuits
JPS62501181A (ja) 寸法の安定した内部接続板の製造方法
WO2003072325A1 (fr) Procede pour fabriquer un substrat multicouche ceramique et corps multicouche composite cru
WO2018030192A1 (ja) セラミック電子部品
JP2857552B2 (ja) 積層電子部品及びその製造方法
KR101805074B1 (ko) 세라믹 다층회로 기판의 제조방법
US6846375B2 (en) Method of manufacturing multilayer ceramic wiring board and conductive paste for use
JP2003204155A (ja) 積層型セラミック電子部品の製造方法
JP2005311156A (ja) コンデンサを内蔵したセラミック多層基板
JP4501227B2 (ja) セラミック多層配線基板の製造方法
JPH0786739A (ja) 多層セラミック基板の製造方法
JP2002185136A (ja) 多層セラミック基板の製造方法
JPH0645758A (ja) 多層セラミック基板およびその製造方法
JP2004179568A (ja) 積層セラミック部品の製造方法
JP2007053294A (ja) 積層型セラミック電子部品の製造方法
JPS6259479B2 (ja)
JPH10294561A (ja) 高脱バインダ性多層配線基板およびその製法
JP2515165B2 (ja) 多層配線基板の製造方法
JP2551064B2 (ja) セラミック多層基板の製造方法
JP4038613B2 (ja) 多層セラミック基板の製造方法
JP2002368426A (ja) 積層型セラミック電子部品およびその製造方法ならびに電子装置
JP2569716B2 (ja) 多層厚膜ic基板の製造法
JPS6226200B2 (ja)