JPS623981B2 - - Google Patents
Info
- Publication number
- JPS623981B2 JPS623981B2 JP55165790A JP16579080A JPS623981B2 JP S623981 B2 JPS623981 B2 JP S623981B2 JP 55165790 A JP55165790 A JP 55165790A JP 16579080 A JP16579080 A JP 16579080A JP S623981 B2 JPS623981 B2 JP S623981B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- silicon substrate
- film
- semiconductor device
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
この発明は半導体装置に係り、特にパツシベー
シヨン構造に関するものである。
シヨン構造に関するものである。
パツシベーシヨンを施した従来の半導体装置を
第１図に示す。第１図において、１はシリコン基
板、２はフイールド酸化膜、３はAl導電層、４
はパツシベーシヨン膜、５はグリツドラインであ
り、パツシベーシヨン膜４は、ボンデイングパツ
ド６としてのAl導電層３上を除いてこのAl導電
層３上およびフイールド酸化膜２を含む絶縁上に
形成されている。
第１図に示す。第１図において、１はシリコン基
板、２はフイールド酸化膜、３はAl導電層、４
はパツシベーシヨン膜、５はグリツドラインであ
り、パツシベーシヨン膜４は、ボンデイングパツ
ド６としてのAl導電層３上を除いてこのAl導電
層３上およびフイールド酸化膜２を含む絶縁上に
形成されている。
しかるに、このような半導体装置では、パツシ
ベーシヨン膜４／Al導電層３界面およびパツシ
ベーシヨン膜４／フイールド酸化膜２の界面の密
着性が悪いので、ボンデイングパツド６部および
グリツドライン５から水のしみ込みが起り、Al
導電層３間（配線層間）のシヨート、あるいは
Al導電層３（配線金属）の腐食による断線が発
生する欠点があり、信頼性が低かつた。
ベーシヨン膜４／Al導電層３界面およびパツシ
ベーシヨン膜４／フイールド酸化膜２の界面の密
着性が悪いので、ボンデイングパツド６部および
グリツドライン５から水のしみ込みが起り、Al
導電層３間（配線層間）のシヨート、あるいは
Al導電層３（配線金属）の腐食による断線が発
生する欠点があり、信頼性が低かつた。
この発明は上記の点に鑑みなされたもので、耐
湿性のすぐれたパツシベーシヨン構造を有する半
導体装置を提供することを目的とする。
湿性のすぐれたパツシベーシヨン構造を有する半
導体装置を提供することを目的とする。
以下この発明の実施例を図面を参照して説明す
る。第２図はこの発明の第１の実施例の装置を製
造工程順に示す断面図である。したがつて、実施
例の装置は、製造方法に従つて説明することにす
る。
る。第２図はこの発明の第１の実施例の装置を製
造工程順に示す断面図である。したがつて、実施
例の装置は、製造方法に従つて説明することにす
る。
第２図ａにおいて、１１は単結晶シリコン基板
で、その表面に拡散領域１２が形成されている。
また、シリコン基板１１の表面上には、フイール
ド酸化膜１３などの絶縁層が形成されており、こ
の絶縁層の選択された複数の表面領域には、Al
（アルミニウム）からなる複数の第１の導電層１
４が形成されている。
で、その表面に拡散領域１２が形成されている。
また、シリコン基板１１の表面上には、フイール
ド酸化膜１３などの絶縁層が形成されており、こ
の絶縁層の選択された複数の表面領域には、Al
（アルミニウム）からなる複数の第１の導電層１
４が形成されている。
このようなシリコン基板１１上の全面にプラズ
マSiN膜（窒化シリコン膜）１５を形成する。そ
して、パツド領域１６およびグリツドライン１７
部のSiN膜１５をドライエツチでエツチングす
る。これにより、SiN膜１５は、パツド領域１６
の第１の導電層１４上を除いてこの第１の導電層
１４表面および上記絶縁層表面に、さらにフイー
ルド酸化膜１３（絶縁層）の側面に延在してこの
側面を覆うように形成される。（第２図ｂ参照） このようにSiN膜１５を形成した後、第２図ｃ
に示すようにAl（アルミニウム）導電層１８を
全面に形成する。
マSiN膜（窒化シリコン膜）１５を形成する。そ
して、パツド領域１６およびグリツドライン１７
部のSiN膜１５をドライエツチでエツチングす
る。これにより、SiN膜１５は、パツド領域１６
の第１の導電層１４上を除いてこの第１の導電層
１４表面および上記絶縁層表面に、さらにフイー
ルド酸化膜１３（絶縁層）の側面に延在してこの
側面を覆うように形成される。（第２図ｂ参照） このようにSiN膜１５を形成した後、第２図ｃ
に示すようにAl（アルミニウム）導電層１８を
全面に形成する。
そして、パツド領域１６のAl導電層１８を他
と分離して、これをボンデイングパツド１９する
ために、この周囲のAl導電層１８をエツチング
する。同時に、必要以上のAl導電層１８がグリ
ツドライン１７上に残らないようにするため、不
要周辺のAl導電層１８をエツチングする。これ
により、パツド領域１６の第１の導電層１４上
に、周囲のSiN膜１５に密着して、かつSiN膜１
５上に突出した部分は、このSiN膜１５に被され
るようにしてAl（Al導電層１８）からなるボン
デイングパツド１９が形成される。また、このボ
ンデイングパツド１９の周囲近傍を除くSiN膜１
５表面に、SiN膜１５の側面を覆つて、かつシリ
コン基板１１表面にグリツドライン１７において
接して、さらにはそのシリコン基板１１の表面上
を横方向に若干延在してAl導電層１８からなる
第２の導電層２０が形成される。（第２図ｄ参
照） 以上により、この実施例の半導体装置が完成す
る。この完成した半導体装置の平面図を第３図に
示す。
と分離して、これをボンデイングパツド１９する
ために、この周囲のAl導電層１８をエツチング
する。同時に、必要以上のAl導電層１８がグリ
ツドライン１７上に残らないようにするため、不
要周辺のAl導電層１８をエツチングする。これ
により、パツド領域１６の第１の導電層１４上
に、周囲のSiN膜１５に密着して、かつSiN膜１
５上に突出した部分は、このSiN膜１５に被され
るようにしてAl（Al導電層１８）からなるボン
デイングパツド１９が形成される。また、このボ
ンデイングパツド１９の周囲近傍を除くSiN膜１
５表面に、SiN膜１５の側面を覆つて、かつシリ
コン基板１１表面にグリツドライン１７において
接して、さらにはそのシリコン基板１１の表面上
を横方向に若干延在してAl導電層１８からなる
第２の導電層２０が形成される。（第２図ｄ参
照） 以上により、この実施例の半導体装置が完成す
る。この完成した半導体装置の平面図を第３図に
示す。
この半導体装置によれば、グリツドライン１７
およびボンデイングパツド１９部からの水のしみ
込み、さらには装置中央部のピンホールからの水
のしみ込みが少なくなり、耐湿が向上し、信頼性
の高い半導体装置が得られる。
およびボンデイングパツド１９部からの水のしみ
込み、さらには装置中央部のピンホールからの水
のしみ込みが少なくなり、耐湿が向上し、信頼性
の高い半導体装置が得られる。
すなわち、従来の構造は、第２図ｄにおいてボ
ンデイングパツド１９と第２の導電層２０がない
構造であり、その構造では、SiN（パツシベーシ
ヨン膜）／AlとSiN／PSG（フイード酸化膜）の
界面の耐湿が劣るため、ボンデイングパツド部お
よびグリツドラインから水のしみ込みが発生し
た。
ンデイングパツド１９と第２の導電層２０がない
構造であり、その構造では、SiN（パツシベーシ
ヨン膜）／AlとSiN／PSG（フイード酸化膜）の
界面の耐湿が劣るため、ボンデイングパツド部お
よびグリツドラインから水のしみ込みが発生し
た。
SiN／Al界面で耐湿が劣る原因は、Al蒸着膜表
面が酸化し、Al2O3になり、この酸化層がSiNと
の密着力を悪くするからである。しかし、SiN上
にAl蒸着した場合は、Alの酸化層ができないの
で密着力が増し、耐湿に対して効果を上げる。
面が酸化し、Al2O3になり、この酸化層がSiNと
の密着力を悪くするからである。しかし、SiN上
にAl蒸着した場合は、Alの酸化層ができないの
で密着力が増し、耐湿に対して効果を上げる。
上記実施例の半導体装置では、上記SiN上のAl
に相当するAl導電層１８により、パツド領域１
６の第１の導電層１４上にボンデイングパツド１
９を形成している。したがつて、このボンデイン
グパツド１９の良好な密着力により、ボンデイン
グパツド１９部からの水のしみ込みを防止でき
る。
に相当するAl導電層１８により、パツド領域１
６の第１の導電層１４上にボンデイングパツド１
９を形成している。したがつて、このボンデイン
グパツド１９の良好な密着力により、ボンデイン
グパツド１９部からの水のしみ込みを防止でき
る。
グリツドラインからの水のしみ込みの原因は
PSG（フイールド酸化膜）／SiN界面の耐湿が悪
いことであり、その耐湿が劣る原因は、PSGの吸
湿性のため、SiNに対するPSGの密着力が低下す
ることにある。しかし、上記実施例の半導体装置
では、フイールド酸化膜１３（絶縁層）の側面が
SiN膜１５で覆われた後、このSiN膜１５の側面
がAlからなる第２の導電層２０で覆われ、さら
にその第２の導電層２０がシリコン基板１１の表
面に接し、さらにその表面上を横方向に延在する
構造となり、第２の導電層Al２０／SiN膜１５、
第２の導電層Al２０／シリコン基板１１の密着
性は非常によい。したがつて、実施例の半導体装
置によれば、グリツドライン１７からの水のしみ
込みも防止できるようになる。しかも、この構造
によれば、フイールド酸化膜１３の側面がSiN膜
１５と第２の導電層２０で２重に覆われ、かつ第
２の導電層２０はシリコン基板１１の表面上を横
方向に延在してシリコン基板１１との接触面積を
大きくとつており、これらからグリツドライン１
７からの水のしみ込みを確実に防止できるように
なる。
PSG（フイールド酸化膜）／SiN界面の耐湿が悪
いことであり、その耐湿が劣る原因は、PSGの吸
湿性のため、SiNに対するPSGの密着力が低下す
ることにある。しかし、上記実施例の半導体装置
では、フイールド酸化膜１３（絶縁層）の側面が
SiN膜１５で覆われた後、このSiN膜１５の側面
がAlからなる第２の導電層２０で覆われ、さら
にその第２の導電層２０がシリコン基板１１の表
面に接し、さらにその表面上を横方向に延在する
構造となり、第２の導電層Al２０／SiN膜１５、
第２の導電層Al２０／シリコン基板１１の密着
性は非常によい。したがつて、実施例の半導体装
置によれば、グリツドライン１７からの水のしみ
込みも防止できるようになる。しかも、この構造
によれば、フイールド酸化膜１３の側面がSiN膜
１５と第２の導電層２０で２重に覆われ、かつ第
２の導電層２０はシリコン基板１１の表面上を横
方向に延在してシリコン基板１１との接触面積を
大きくとつており、これらからグリツドライン１
７からの水のしみ込みを確実に防止できるように
なる。
また、実施例の半導体装置では、ボンデイング
パツド１９の周囲近傍を除いてSiN膜１５の表面
全体がAlからなる第２の導電層２０で覆われて
いる。したがつて、従来構造では、装置の中央部
においてSiN膜（パツシベーシヨン膜）にピンホ
ールがあると、このピンホールから水のしみ込み
が生じ不都合が生じたが、実施例の装置では、そ
れをも解決することができる。
パツド１９の周囲近傍を除いてSiN膜１５の表面
全体がAlからなる第２の導電層２０で覆われて
いる。したがつて、従来構造では、装置の中央部
においてSiN膜（パツシベーシヨン膜）にピンホ
ールがあると、このピンホールから水のしみ込み
が生じ不都合が生じたが、実施例の装置では、そ
れをも解決することができる。
なお、このピンホールに対する配慮を必要とし
ない場合には、第２の導電層２０を次のように形
成すればよい。すなわち、第２の導電層２０は、
SiN膜１５の端部表面からSiN膜１５の側面を覆
い、さらにシリコン基板１１の表面に接し、さら
にその表面上を横方向に延在するように形成すれ
ばよい。このように第２の導電層２０を形成した
半導体装置を、この発明の第２の実施例として第
４図に示す。
ない場合には、第２の導電層２０を次のように形
成すればよい。すなわち、第２の導電層２０は、
SiN膜１５の端部表面からSiN膜１５の側面を覆
い、さらにシリコン基板１１の表面に接し、さら
にその表面上を横方向に延在するように形成すれ
ばよい。このように第２の導電層２０を形成した
半導体装置を、この発明の第２の実施例として第
４図に示す。
以上詳述したように、この発明の半導体装置に
おいては、パツド領域の第１の導電層上を除いて
この第１の導電層および絶縁層表面に、さらには
絶縁層の側面を覆うように窒化シリコン膜を形成
するとともに、パツド領域の第１の導電層上に、
周囲の窒化シリコン膜に密着してボンデイングパ
ツドを形成し、さらに窒化シリコン膜の端部表面
から窒化シリコン膜の側面を覆い、しかもシリコ
ン基板の表面に接し、さらにはその表面上を横方
向に延在するように第２の導電層を形成するよう
にしたので、ボンデイングパツド部およびグリツ
ドラインからの水のしみ込みを防止でき、信頼性
の高い半導体装置を得ることができる。特に、こ
の発明の装置によれば、絶縁層の側面を窒化シリ
コン膜と第２の導電層で２重に覆い、しかも第２
の導電層はシリコン基板の表面に接した後、該表
面を横方向に延在してシリコン基板との接触面積
を大きくとるようにしたので、グリツドラインか
らの水のしみ込みを確実に防止できる。また、第
２の導電層を基板表面上を横方向に延在させてシ
リコン基板との接触面積を広くとると、該シリコ
ン基板の広い範囲に第２の導電層があてがわれて
該シリコン基板が補強された状態となるので、グ
リツドラインを切断してチツプ化した際に、シリ
コン基板のカケやひび割れが前記補強部で止ま
り、デバイス領域側に入り込むことを防止でき
る。また、この発明の装置では、基板表面の絶縁
層と第１の導電層を覆う絶縁膜として窒化シリコ
ン膜を用いており、この窒化シリコン膜は耐湿性
が高いので、前記絶縁膜が少なくともボンデイン
グパツドの周囲で露出しても、該絶縁膜にSiO2
膜を用いた時のような水のしみ込みはなく、高い
耐湿性を確保することができる。
おいては、パツド領域の第１の導電層上を除いて
この第１の導電層および絶縁層表面に、さらには
絶縁層の側面を覆うように窒化シリコン膜を形成
するとともに、パツド領域の第１の導電層上に、
周囲の窒化シリコン膜に密着してボンデイングパ
ツドを形成し、さらに窒化シリコン膜の端部表面
から窒化シリコン膜の側面を覆い、しかもシリコ
ン基板の表面に接し、さらにはその表面上を横方
向に延在するように第２の導電層を形成するよう
にしたので、ボンデイングパツド部およびグリツ
ドラインからの水のしみ込みを防止でき、信頼性
の高い半導体装置を得ることができる。特に、こ
の発明の装置によれば、絶縁層の側面を窒化シリ
コン膜と第２の導電層で２重に覆い、しかも第２
の導電層はシリコン基板の表面に接した後、該表
面を横方向に延在してシリコン基板との接触面積
を大きくとるようにしたので、グリツドラインか
らの水のしみ込みを確実に防止できる。また、第
２の導電層を基板表面上を横方向に延在させてシ
リコン基板との接触面積を広くとると、該シリコ
ン基板の広い範囲に第２の導電層があてがわれて
該シリコン基板が補強された状態となるので、グ
リツドラインを切断してチツプ化した際に、シリ
コン基板のカケやひび割れが前記補強部で止ま
り、デバイス領域側に入り込むことを防止でき
る。また、この発明の装置では、基板表面の絶縁
層と第１の導電層を覆う絶縁膜として窒化シリコ
ン膜を用いており、この窒化シリコン膜は耐湿性
が高いので、前記絶縁膜が少なくともボンデイン
グパツドの周囲で露出しても、該絶縁膜にSiO2
膜を用いた時のような水のしみ込みはなく、高い
耐湿性を確保することができる。
第１図は従来の半導体装置を示す断面図、第２
図はこの発明の半導体装置の第１の実施例を製造
工程順に示す断面図、第３図は第１の実施例の半
導体装置の平面図、第４図はこの発明の第２の実
施例を示す断面図である。 １１……単結晶シリコン基板、１２……拡散領
域、１３……フイールド酸化膜、１４……第１の
導電層、１５……SiN膜、１６……パツド領域、
１９……ボンデイングパツド、２０……第２の導
電層。
図はこの発明の半導体装置の第１の実施例を製造
工程順に示す断面図、第３図は第１の実施例の半
導体装置の平面図、第４図はこの発明の第２の実
施例を示す断面図である。 １１……単結晶シリコン基板、１２……拡散領
域、１３……フイールド酸化膜、１４……第１の
導電層、１５……SiN膜、１６……パツド領域、
１９……ボンデイングパツド、２０……第２の導
電層。
Claims (1)
- 【特許請求の範囲】 １ 表面に拡散領域を有する単結晶シリコン基板
と、このシリコン基板の表面上に形成された少な
くとも一層からなる絶縁層と、この絶縁層の選択
された複数の表面領域に形成された複数の第１の
導電層と、パツド領域の第１の導電層上を除い
て、この第１の導電層および上記絶縁層表面に形
成され、さらに絶縁層の側面を覆うように延在す
る窒化シリコン膜と、上記パツド領域の第１の導
電層上に、周囲の窒化シリコン膜に密着して形成
されたボンデイングパツドと、少なくとも上記窒
化シリコン膜の端部表面から窒化シリコン膜の側
面を覆つてシリコン基板の表面に接し、さらにシ
リコン基板の表面上を横方向に延在する第２の導
電層とを具備してなる半導体装置。 ２ 第１の導電層、ボンデイングパツドおよび第
２の導電層がアルミニウムからなることを特徴と
する特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16579080A JPS5790962A (en) | 1980-11-27 | 1980-11-27 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16579080A JPS5790962A (en) | 1980-11-27 | 1980-11-27 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5790962A JPS5790962A (en) | 1982-06-05 |
| JPS623981B2 true JPS623981B2 (ja) | 1987-01-28 |
Family
ID=15819037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16579080A Granted JPS5790962A (en) | 1980-11-27 | 1980-11-27 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5790962A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0828360B2 (ja) * | 1986-11-19 | 1996-03-21 | ソニー株式会社 | 半導体装置 |
| KR20010057340A (ko) * | 1999-12-22 | 2001-07-04 | 박종섭 | 패드 구조 |
-
1980
- 1980-11-27 JP JP16579080A patent/JPS5790962A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5790962A (en) | 1982-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930005949B1 (ko) | 반도체 디바이스 제조공정 | |
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| JP3305211B2 (ja) | 半導体装置及びその製造方法 | |
| KR100835382B1 (ko) | 향상된 신뢰성을 갖는 구리 금속화를 위한 본드 패드 구조 및 그것의 제조 방법 | |
| US5309025A (en) | Semiconductor bond pad structure and method | |
| JPH05335529A (ja) | 半導体装置およびその製造方法 | |
| EP0122631B1 (en) | Electronic device having a multi-layer wiring structure | |
| KR100307295B1 (ko) | 절연층 및 그 형성방법 | |
| US6873047B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPS594853B2 (ja) | 半導体装置 | |
| JPH05175191A (ja) | 積層導電配線 | |
| JP3457277B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS623981B2 (ja) | ||
| US6365521B1 (en) | Passivation for tight metal geometry | |
| JP3235542B2 (ja) | 半導体装置およびその製造方法 | |
| KR100477821B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100346596B1 (ko) | 반도체 장치의 본딩 패드 형성 방법 | |
| JPH0330986B2 (ja) | ||
| JPH0982747A (ja) | 半導体装置のパッド電極構造及びその製造方法 | |
| JPS6239823B2 (ja) | ||
| JPS61170056A (ja) | 半導体装置の電極材料 | |
| KR0168164B1 (ko) | 반도체 소자의 제조방법 | |
| JP3447896B2 (ja) | Ｓｏｇ塗布膜の形成方法およびこれを用いた配線構造の形成方法 | |
| JP2781688B2 (ja) | 半導体装置 | |
| JPH0461340A (ja) | 半導体装置の製造方法 |