JPS6239847B2 - - Google Patents
Info
- Publication number
- JPS6239847B2 JPS6239847B2 JP55169472A JP16947280A JPS6239847B2 JP S6239847 B2 JPS6239847 B2 JP S6239847B2 JP 55169472 A JP55169472 A JP 55169472A JP 16947280 A JP16947280 A JP 16947280A JP S6239847 B2 JPS6239847 B2 JP S6239847B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- filter
- loop filter
- loop
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000009977 dual effect Effects 0.000 claims description 15
- 239000003990 capacitor Substances 0.000 description 15
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
- H03D3/24—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits
- H03D3/241—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits the oscillator being part of a phase locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Noise Elimination (AREA)
Description
【発明の詳細な説明】
本発明は、FM復調回路、特にPLLを用いた
FM復調回路において、PLLのループ・フイルタ
を可変ループ・フイルタに構成し、当該可変ルー
プ・フイルタのループ帯域幅をＣ／Ｎの大きさ及
び入力信号の変調度、変調周波数に対応して変化
させるようにしたFM復調回路に関するものであ
る。
FM復調回路において、PLLのループ・フイルタ
を可変ループ・フイルタに構成し、当該可変ルー
プ・フイルタのループ帯域幅をＣ／Ｎの大きさ及
び入力信号の変調度、変調周波数に対応して変化
させるようにしたFM復調回路に関するものであ
る。
従来、PLLを用いたFM復調回路において、第
１図に示すように、衛星からのダウンリンク信号
は図示されていない周波数変換回路によつて中間
周波数例えば70MHz帯の中間周波数IFに変換さ
れ、図示されていない中間周波増幅回路及び
AGC回路により、上記中間周波信号は最適レベ
ルの信号に制御された状態で次段のPLL復調回路
の位相比較器１に入力される。当該位相比較器１
は上記中間周波入力信号と電圧制御発振器２の信
号との位相差を比較し、この位相差によつて生ず
る位相比較器１からの出力はループ・フイルタ３
で平滑され、電圧制御発振器２の制御電圧として
働き、当該制御発振器２の周波数を正確に上記中
間周波入力信号の周波数に一致させる。また上記
ループ・フイルタ３の出力信号（電圧制御発振器
２への制御電圧）はFM変調されたベース・バン
ド信号を復調した信号であり、当該復調されたベ
ース・バンド信号は増幅器４で増幅された後、デ
イエンフアシス回路５において送信側で強調され
た高域を減衰させる補正が行なわれ、その信号の
一部は音声復調のため図示されていない音声復調
回路に伝送され、またその信号の一部はビデオ信
号帯域を通過させるロー・パス・フイルタ６を介
して図示されていないクランプ回路、ビデオ増幅
器へ伝送される。
１図に示すように、衛星からのダウンリンク信号
は図示されていない周波数変換回路によつて中間
周波数例えば70MHz帯の中間周波数IFに変換さ
れ、図示されていない中間周波増幅回路及び
AGC回路により、上記中間周波信号は最適レベ
ルの信号に制御された状態で次段のPLL復調回路
の位相比較器１に入力される。当該位相比較器１
は上記中間周波入力信号と電圧制御発振器２の信
号との位相差を比較し、この位相差によつて生ず
る位相比較器１からの出力はループ・フイルタ３
で平滑され、電圧制御発振器２の制御電圧として
働き、当該制御発振器２の周波数を正確に上記中
間周波入力信号の周波数に一致させる。また上記
ループ・フイルタ３の出力信号（電圧制御発振器
２への制御電圧）はFM変調されたベース・バン
ド信号を復調した信号であり、当該復調されたベ
ース・バンド信号は増幅器４で増幅された後、デ
イエンフアシス回路５において送信側で強調され
た高域を減衰させる補正が行なわれ、その信号の
一部は音声復調のため図示されていない音声復調
回路に伝送され、またその信号の一部はビデオ信
号帯域を通過させるロー・パス・フイルタ６を介
して図示されていないクランプ回路、ビデオ増幅
器へ伝送される。
第２図は上記第１図におけるループ・フイルタ
に通常多く用いられるラグ・リード・フイルタの
具体的回路構成を示しており、図中７，９は抵
抗、８はコンデンサを表わしている。
に通常多く用いられるラグ・リード・フイルタの
具体的回路構成を示しており、図中７，９は抵
抗、８はコンデンサを表わしている。
一般にPLLの特性を決定する要素はDCループ
利得とループ・フイルタのループ帯域幅とであ
り、上記DCループ利得は位相比較器１の変換利
得K1と電圧制御発振器２の電圧対周波数変換利
得K2との積で決まることが知られている。また
上記ループ・フイルタのループ帯域幅はフイルタ
の時定数τ１、τ２によつて決定される。当該ル
ープ・フイルタにおける時定数τ１、τ２は第２
図図示の場合のラグ・リード・フイルタにおいて τ１＝C1R1 τ２＝C1R2 で表わされる。
利得とループ・フイルタのループ帯域幅とであ
り、上記DCループ利得は位相比較器１の変換利
得K1と電圧制御発振器２の電圧対周波数変換利
得K2との積で決まることが知られている。また
上記ループ・フイルタのループ帯域幅はフイルタ
の時定数τ１、τ２によつて決定される。当該ル
ープ・フイルタにおける時定数τ１、τ２は第２
図図示の場合のラグ・リード・フイルタにおいて τ１＝C1R1 τ２＝C1R2 で表わされる。
ここで上記DCループ利得を一定とした場合、
位相比較器１、電圧制御発振器２及びループ・フ
イルタ３（当該ループ・フイルタ３は第２図図示
のラグ・リード・フイルタについて説明してい
る）から構成されるPLLの特性すなわちPLLを用
いたFM復調回路としての特性は、上記ループ帯
域幅を決定する時定数τ１、τ２の選定によつて
決定され、これによつてキヤプチヤ・レンジ、雑
音帯域幅、最大位相偏移、最大周波数の過渡応答
特性等が決定される。第２図におけるラグ・リー
ド・フイルタ３の場合は ループの固有周波数ωo＝〔Ｋ１×Ｋ２／τ１＋τ２〕1
/2 ダンピング係数ζ＝ωｏ／２・exp〔τ２＋１／Ｋ１×
Ｋ２〕 で表わされ、大抵の場合一般にτ１≫τ２に選ば
れるから、上記ループの固有周波数ωoはほぼ時
定数τ１、すなわちC1とR1で決定される。これ
によりループ帯域幅も上記C1とR1とによつて決
定されると言える。
位相比較器１、電圧制御発振器２及びループ・フ
イルタ３（当該ループ・フイルタ３は第２図図示
のラグ・リード・フイルタについて説明してい
る）から構成されるPLLの特性すなわちPLLを用
いたFM復調回路としての特性は、上記ループ帯
域幅を決定する時定数τ１、τ２の選定によつて
決定され、これによつてキヤプチヤ・レンジ、雑
音帯域幅、最大位相偏移、最大周波数の過渡応答
特性等が決定される。第２図におけるラグ・リー
ド・フイルタ３の場合は ループの固有周波数ωo＝〔Ｋ１×Ｋ２／τ１＋τ２〕1
/2 ダンピング係数ζ＝ωｏ／２・exp〔τ２＋１／Ｋ１×
Ｋ２〕 で表わされ、大抵の場合一般にτ１≫τ２に選ば
れるから、上記ループの固有周波数ωoはほぼ時
定数τ１、すなわちC1とR1で決定される。これ
によりループ帯域幅も上記C1とR1とによつて決
定されると言える。
第３図はラグ・リード・フイルタ３のフイルタ
特性を示したものであつて入力信号の帯域幅にか
かわらずループ帯域幅はほぼ一定ωoであること
を表わしている。
特性を示したものであつて入力信号の帯域幅にか
かわらずループ帯域幅はほぼ一定ωoであること
を表わしている。
ところでPLLを用いたFM復調回路としての特
性のうち、被変調波である入力信号に対して過渡
的な誤差を最小にし、電圧制御発振器２の内部雑
音による出力のジツタを小さくし良好なトラツキ
ング特性を得るためには、必要とする入力信号の
帯域幅に対して上記ループ帯域幅が充分広く取り
得る状態になければならない。一方入力信号の
Ｃ／Ｎの悪い場合の外部雑音によつて生ずる出力
のジツタを小さくするためには上記ループ帯域幅
はできる限り狭くすることが必要である。このよ
うに良好なトラツキング特性を得てひずみの少な
い復調を行なうためのフイルタ定数と、入力信号
のＣ／Ｎの悪い場合の出力の雑音を小さく押える
ためのフイルタ定数とは互に相反す要求であり、
従来のPLLを用いたFM復調回路では上記両者の
要求を同時に満たすことはできず、設計上総合的
に最適となるようなフイルタ定数を選定すること
となり、両者の特性を最適に選ぶことができなか
つた。
性のうち、被変調波である入力信号に対して過渡
的な誤差を最小にし、電圧制御発振器２の内部雑
音による出力のジツタを小さくし良好なトラツキ
ング特性を得るためには、必要とする入力信号の
帯域幅に対して上記ループ帯域幅が充分広く取り
得る状態になければならない。一方入力信号の
Ｃ／Ｎの悪い場合の外部雑音によつて生ずる出力
のジツタを小さくするためには上記ループ帯域幅
はできる限り狭くすることが必要である。このよ
うに良好なトラツキング特性を得てひずみの少な
い復調を行なうためのフイルタ定数と、入力信号
のＣ／Ｎの悪い場合の出力の雑音を小さく押える
ためのフイルタ定数とは互に相反す要求であり、
従来のPLLを用いたFM復調回路では上記両者の
要求を同時に満たすことはできず、設計上総合的
に最適となるようなフイルタ定数を選定すること
となり、両者の特性を最適に選ぶことができなか
つた。
本発明は上記欠点の解決することを目的として
おり、上記フイルタ定数が固定的であることに起
因する上記の欠点に対しフイルタ定数を可変的に
して、良好なトラツキング特性を得てひずみの少
ない復調を行なうためのループ帯域幅と、Ｃ／Ｎ
の悪い場合の出力の雑音を小さく押えるためのル
ープ帯域幅を作出し、それぞれ満足させる特性を
有するFM復調回路を提供することを目的として
いる。以下第４図以降を参照しつつ具体的に説明
する。
おり、上記フイルタ定数が固定的であることに起
因する上記の欠点に対しフイルタ定数を可変的に
して、良好なトラツキング特性を得てひずみの少
ない復調を行なうためのループ帯域幅と、Ｃ／Ｎ
の悪い場合の出力の雑音を小さく押えるためのル
ープ帯域幅を作出し、それぞれ満足させる特性を
有するFM復調回路を提供することを目的として
いる。以下第４図以降を参照しつつ具体的に説明
する。
第４図は本発明に係るFM復調回路の一実施例
構成、第５図は第４図の可変ループ・フイルタ及
びベース・バンド処理回路の具体的一実施例回路
構成、第６図は本発明に係るFM復調回路に用い
られている可変ループ・フイルタの制御電圧−ル
ープ帯域幅特性曲線、第７図は本発明に係るFM
復調回路に用いられているベース・バンド処理回
路の入力信号の帯域幅−制御電圧特性曲線、第８
図は本発明に係るFM復調回路の入力信号の帯域
幅−ループ帯域幅特性曲線を示している。
構成、第５図は第４図の可変ループ・フイルタ及
びベース・バンド処理回路の具体的一実施例回路
構成、第６図は本発明に係るFM復調回路に用い
られている可変ループ・フイルタの制御電圧−ル
ープ帯域幅特性曲線、第７図は本発明に係るFM
復調回路に用いられているベース・バンド処理回
路の入力信号の帯域幅−制御電圧特性曲線、第８
図は本発明に係るFM復調回路の入力信号の帯域
幅−ループ帯域幅特性曲線を示している。
第４図の本発明に係るFM復調回路の一実施例
回路構成において、符号１，２，４ないし６は第
１図のものに対応し、１０は可変ループ・フイル
タ、１１はベース・バンド処理回路を表わしてい
る。
回路構成において、符号１，２，４ないし６は第
１図のものに対応し、１０は可変ループ・フイル
タ、１１はベース・バンド処理回路を表わしてい
る。
可変ループ・フイルタ１０のループ帯域幅の広
狭は当該可変ループ・フイルタ１０のフイルタ定
数を可変とすることによつて変化し、当該フイル
タ定数は可変ループ・フイルタ１０の復調された
ベース・バンド信号を増幅器４で増幅した後、ベ
ース・バンド処理回路１１で処理された当該ベー
ス・バンド処理回路１１からの制御電圧によつて
可変とされる。
狭は当該可変ループ・フイルタ１０のフイルタ定
数を可変とすることによつて変化し、当該フイル
タ定数は可変ループ・フイルタ１０の復調された
ベース・バンド信号を増幅器４で増幅した後、ベ
ース・バンド処理回路１１で処理された当該ベー
ス・バンド処理回路１１からの制御電圧によつて
可変とされる。
上記可変ループ・フイルタ１０及びベース・バ
ンド処理回路１１の具体的一実施例回路構成が第
５図に示されている。同図において、符号１，
２，４ないし６は第１図のものに対応し、１０，
１１は第４図のものに対応する。そして符号１２
はFET、１３ないし１５は抵抗、１６はコンデ
ンサを表わし、符号１７ないし１９はトランジス
タ、２０はデユアル・ゲートFET、２１は一方
のゲート、２２は他方のゲート、２３ないし２７
はダイオード、２８ないし３０はコイル、３１な
いし４３は抵抗、４４は半固定抵抗、４５ないし
５６はコンデンサを各々表わしている。
ンド処理回路１１の具体的一実施例回路構成が第
５図に示されている。同図において、符号１，
２，４ないし６は第１図のものに対応し、１０，
１１は第４図のものに対応する。そして符号１２
はFET、１３ないし１５は抵抗、１６はコンデ
ンサを表わし、符号１７ないし１９はトランジス
タ、２０はデユアル・ゲートFET、２１は一方
のゲート、２２は他方のゲート、２３ないし２７
はダイオード、２８ないし３０はコイル、３１な
いし４３は抵抗、４４は半固定抵抗、４５ないし
５６はコンデンサを各々表わしている。
FET１２は抵抗１４を介してベース・バンド
処理回路１１からの制御電圧によつて制御される
から、可変抵抗器ＲFETと考えることができ、そ
れ故抵抗１３と並列に接続されているからその合
成抵抗R′1は次の様に表わせる。
処理回路１１からの制御電圧によつて制御される
から、可変抵抗器ＲFETと考えることができ、そ
れ故抵抗１３と並列に接続されているからその合
成抵抗R′1は次の様に表わせる。
R′1＝Ｒ１３×ＲＦＥＴ／Ｒ１３＋ＲＦＥＴ…
…(1) 従がつてラグ・リード・フイルタを構成する可
変ループ・フイルタ１０の時定数は τ１＝R′1×C′1＝Ｒ１３×ＲＦＥＴ／Ｒ１３＋ＲＦＥ
Ｔ×C′1……(2) τ２＝R′2×C′1 ……(3) となる。
…(1) 従がつてラグ・リード・フイルタを構成する可
変ループ・フイルタ１０の時定数は τ１＝R′1×C′1＝Ｒ１３×ＲＦＥＴ／Ｒ１３＋ＲＦＥ
Ｔ×C′1……(2) τ２＝R′2×C′1 ……(3) となる。
FET１２の動作状態は当該FET１２のゲート
に印加されるベース・バンド処理回路１１からの
制御電圧によつて変わり、従がつてその等価抵抗
ＲFETも変化する。式(1)で表わされる抵抗R1′の値
はFET１２がオン状態となるとき最小でそのと
きの等価抵抗値からFET１２がオフ状態になる
ときの最大値、即ち抵抗１３の抵抗値R13までの
範囲の値に変化する。このときの可変ループ・フ
イルタ１０のループ帯域幅の変化の様子が第６図
の本発明に係るFM復調回路に用いられている可
変ループ・フイルタの制御電圧−ループ帯域幅特
性曲線に示されている。即ちFET１２に印加さ
れる制御電圧が大きくなるにつれループ帯域幅も
拡大する。
に印加されるベース・バンド処理回路１１からの
制御電圧によつて変わり、従がつてその等価抵抗
ＲFETも変化する。式(1)で表わされる抵抗R1′の値
はFET１２がオン状態となるとき最小でそのと
きの等価抵抗値からFET１２がオフ状態になる
ときの最大値、即ち抵抗１３の抵抗値R13までの
範囲の値に変化する。このときの可変ループ・フ
イルタ１０のループ帯域幅の変化の様子が第６図
の本発明に係るFM復調回路に用いられている可
変ループ・フイルタの制御電圧−ループ帯域幅特
性曲線に示されている。即ちFET１２に印加さ
れる制御電圧が大きくなるにつれループ帯域幅も
拡大する。
次に上記第６図図示のループ帯域幅の変化を生
じさせる制御電圧の発生について説明する。
じさせる制御電圧の発生について説明する。
第５図において、増幅器４から抽出した中間周
波信号の変調度にレベルが比例したベース・バン
ド信号はコンデンサ４５と抵抗３１の並列回路及
び抵抗３２で高域強調された後コンデンサ４６を
介してトランジスタ１７に入力される。当該トラ
ンジスタ１７のコレクタ側の出力は次段のエミツ
タ・ホロワのトランジスタ１８によつて変調度と
変調周波数とに比例したレベルの信号が抵抗３６
の両端から出力される。これは、FM復調出力
（ベース・バンド信号）の振幅は変調信号の大き
さ即ち変調度に比例しており、また変調信号はプ
リエンフアシスされていて変調周波数が高いほど
レベルが大きいからである。なお、プリエンフア
シスの場合、変調周波数とプリエンフアシス量と
は比例せずに高域では平坦な特性となつている。
この部分に比例関係をもたせるために、抵抗３１
とコンデンサ４５とによるハイパス・フイルタに
よつて高域が強調されている。上記抵抗３６の両
端から出力された信号は、コイル２９，３０及び
コンデンサ５２からなるロー・パス・フイルタに
入力される。なお抵抗３７及び４０は当該ロー・
パス・フイルタのマツチング抵抗である。当該ロ
ー・パス・フイルタによつて最大変調周波数以上
の周波数成分の雑音は除去され、コンデンサ５３
を介して信号成分だけがダイオード２５，２６に
よつて直流電圧に変換されてデユアル・ゲート
FET２０の一方のゲート２１に入力される。な
お、上記ローパスフイルタ（コイル２９，３０、
コンデンサ５２）は、換言すれば、ハイカツトフ
イルタであつて、カツトオフ周波数は前記ハイパ
スフイルタのそれよりも高いものである。その目
的は、ハイパス・フイルタで強調された高域を必
要最小限の周波数で制御するためである。このた
めカツトオフ周波数は最大変調周波数にほぼ一致
させる。そして、言うまでもなく第１ゲート２１
に入力される信号は、変調度と変調周波数とに比
例した信号である。
波信号の変調度にレベルが比例したベース・バン
ド信号はコンデンサ４５と抵抗３１の並列回路及
び抵抗３２で高域強調された後コンデンサ４６を
介してトランジスタ１７に入力される。当該トラ
ンジスタ１７のコレクタ側の出力は次段のエミツ
タ・ホロワのトランジスタ１８によつて変調度と
変調周波数とに比例したレベルの信号が抵抗３６
の両端から出力される。これは、FM復調出力
（ベース・バンド信号）の振幅は変調信号の大き
さ即ち変調度に比例しており、また変調信号はプ
リエンフアシスされていて変調周波数が高いほど
レベルが大きいからである。なお、プリエンフア
シスの場合、変調周波数とプリエンフアシス量と
は比例せずに高域では平坦な特性となつている。
この部分に比例関係をもたせるために、抵抗３１
とコンデンサ４５とによるハイパス・フイルタに
よつて高域が強調されている。上記抵抗３６の両
端から出力された信号は、コイル２９，３０及び
コンデンサ５２からなるロー・パス・フイルタに
入力される。なお抵抗３７及び４０は当該ロー・
パス・フイルタのマツチング抵抗である。当該ロ
ー・パス・フイルタによつて最大変調周波数以上
の周波数成分の雑音は除去され、コンデンサ５３
を介して信号成分だけがダイオード２５，２６に
よつて直流電圧に変換されてデユアル・ゲート
FET２０の一方のゲート２１に入力される。な
お、上記ローパスフイルタ（コイル２９，３０、
コンデンサ５２）は、換言すれば、ハイカツトフ
イルタであつて、カツトオフ周波数は前記ハイパ
スフイルタのそれよりも高いものである。その目
的は、ハイパス・フイルタで強調された高域を必
要最小限の周波数で制御するためである。このた
めカツトオフ周波数は最大変調周波数にほぼ一致
させる。そして、言うまでもなく第１ゲート２１
に入力される信号は、変調度と変調周波数とに比
例した信号である。
一方上記トランジスタ１７のエミツタ側からト
ランジスタ１９に接続され、コイル２８とコンデ
ンサ４９との同調回路に同調し、当該FM復調回
路についての最大変調周波数以上の変調度や変調
周波数に左右されない周波数例えば約10MHzに
同調増幅され、外部雑音に比例した雑音電圧が取
り出される。即ちコイル２８とコンデンサ４９に
よる同調回路の同調周波数は、入力信号やその高
調波信号が存在しない周波数帯域に選ばれてい
る。それは、例えば10MHzである。従つて雑音
成分のみが得られる。当該外部雑音に比例した雑
音電圧はダイオード２３，２４で直流電圧に変換
されてデユアル・ゲートFET２０の他方のゲー
ト２２に入力される。なお外部雑音が無い場合即
ちＣ／Ｎが大きいとき、抵抗３９に印加された負
の直流電圧−Ｂが抵抗３９と半固定抵抗４４とで
分圧され、分圧された負電圧がデユアル・ゲート
FET２０の他方のゲート２２に印加され、当該
デユアル・ゲートFET２０はオフ状態となつて
いる。半固定抵抗４４は上記他方のゲートに印加
される負電圧を調整する抵抗であり、所定の電圧
レベルに設定される。ダイオード２７は外部雑音
によりダイオード２３，２４で得られた正の直流
電圧が上記抵抗３９に印加された負の直流電圧−
Ｂに基づく負電圧に重畳され、デユアル・ゲート
FET２０の他方のゲート２２に過大な正電圧が
印加されるのを防止するためのリミツタ・ダイオ
ードである。
ランジスタ１９に接続され、コイル２８とコンデ
ンサ４９との同調回路に同調し、当該FM復調回
路についての最大変調周波数以上の変調度や変調
周波数に左右されない周波数例えば約10MHzに
同調増幅され、外部雑音に比例した雑音電圧が取
り出される。即ちコイル２８とコンデンサ４９に
よる同調回路の同調周波数は、入力信号やその高
調波信号が存在しない周波数帯域に選ばれてい
る。それは、例えば10MHzである。従つて雑音
成分のみが得られる。当該外部雑音に比例した雑
音電圧はダイオード２３，２４で直流電圧に変換
されてデユアル・ゲートFET２０の他方のゲー
ト２２に入力される。なお外部雑音が無い場合即
ちＣ／Ｎが大きいとき、抵抗３９に印加された負
の直流電圧−Ｂが抵抗３９と半固定抵抗４４とで
分圧され、分圧された負電圧がデユアル・ゲート
FET２０の他方のゲート２２に印加され、当該
デユアル・ゲートFET２０はオフ状態となつて
いる。半固定抵抗４４は上記他方のゲートに印加
される負電圧を調整する抵抗であり、所定の電圧
レベルに設定される。ダイオード２７は外部雑音
によりダイオード２３，２４で得られた正の直流
電圧が上記抵抗３９に印加された負の直流電圧−
Ｂに基づく負電圧に重畳され、デユアル・ゲート
FET２０の他方のゲート２２に過大な正電圧が
印加されるのを防止するためのリミツタ・ダイオ
ードである。
上記説明したベース・バンド処理回路１１にお
いて、Ｃ／Ｎが大の場合、上記説明の如く外部雑
音による正電圧がダイオード２３のカソードに現
われず、従がつて負の直流電圧−Ｂによつてデユ
アル・ゲートFET２０の他方のゲートには負電
圧が深く印加されるので、一方のゲートに入力さ
れる信号の如何にかかわらず当該デユアル・ゲー
トFET２０はオフ状態となり、ベース・バンド
処理回路１１から可変ループ・フイルタ１０への
制御電圧は直流電圧＋B2が出力される。
いて、Ｃ／Ｎが大の場合、上記説明の如く外部雑
音による正電圧がダイオード２３のカソードに現
われず、従がつて負の直流電圧−Ｂによつてデユ
アル・ゲートFET２０の他方のゲートには負電
圧が深く印加されるので、一方のゲートに入力さ
れる信号の如何にかかわらず当該デユアル・ゲー
トFET２０はオフ状態となり、ベース・バンド
処理回路１１から可変ループ・フイルタ１０への
制御電圧は直流電圧＋B2が出力される。
一方Ｃ／Ｎが小さい場合、外部雑音によるダイ
オード２４のカソードに発生する正電圧が負電圧
−Ｂに基づく負電圧に重畳し、デユアル・ゲート
FET２０の他方のゲート２２に入力する電圧が
負バイアスから零電圧の方へ移動するため、一方
のゲート２１に入力する電圧によつてデユアル・
ゲートFET２０のドレイン電圧は変化する。入
力信号の変調度及び変調周波数が小さくかつ上記
Ｃ／Ｎが小さい場合、ダイオード２６のアノード
に発生する負の直流電圧は小さくなるから、デユ
アル・ゲートFET２０の一方のゲート２１及び
他方のゲート２２に入力されるゲート電圧は共に
負バイアスから零電圧の方に移動し、当該デユア
ル・ゲートFET２０はオフ状態からオン状態に
変化して行く。従がつてベース・バンド処理回路
１１からの可変ループ・フイルタ１０への制御電
圧は＋Ｂの正電圧から零電圧に近ずく変化が現わ
れる。また上記入力信号の帯域幅が大きくかつ
Ｃ／Ｎが小さい場合、ダイオード２６のアノード
に発生する負の電圧が深くなり、これがデユア
ル・ゲートFET２０の一方のゲート２１に入力
され、他方のゲート２２に入力される電圧の如何
をとわず、当該デユアル・ゲートFET２０はオ
フ状態となる。これによりベース・バント処理回
路１１からの可変ループ・フイルタ１０への制御
電圧は＋B2の電圧を出力する。
オード２４のカソードに発生する正電圧が負電圧
−Ｂに基づく負電圧に重畳し、デユアル・ゲート
FET２０の他方のゲート２２に入力する電圧が
負バイアスから零電圧の方へ移動するため、一方
のゲート２１に入力する電圧によつてデユアル・
ゲートFET２０のドレイン電圧は変化する。入
力信号の変調度及び変調周波数が小さくかつ上記
Ｃ／Ｎが小さい場合、ダイオード２６のアノード
に発生する負の直流電圧は小さくなるから、デユ
アル・ゲートFET２０の一方のゲート２１及び
他方のゲート２２に入力されるゲート電圧は共に
負バイアスから零電圧の方に移動し、当該デユア
ル・ゲートFET２０はオフ状態からオン状態に
変化して行く。従がつてベース・バンド処理回路
１１からの可変ループ・フイルタ１０への制御電
圧は＋Ｂの正電圧から零電圧に近ずく変化が現わ
れる。また上記入力信号の帯域幅が大きくかつ
Ｃ／Ｎが小さい場合、ダイオード２６のアノード
に発生する負の電圧が深くなり、これがデユア
ル・ゲートFET２０の一方のゲート２１に入力
され、他方のゲート２２に入力される電圧の如何
をとわず、当該デユアル・ゲートFET２０はオ
フ状態となる。これによりベース・バント処理回
路１１からの可変ループ・フイルタ１０への制御
電圧は＋B2の電圧を出力する。
上記Ｃ／Ｎをパラメータに入力信号の帯域幅と
制御電圧との関係を表わしたのが第７図である。
制御電圧との関係を表わしたのが第７図である。
ベース・バンド処理回路１１から可変ループ・
フイルタ１０のFET１２に向けて第７図に示す
ような制御電圧が伝送されるから、第６図に示さ
れる特性を有する可変ループ・フイルタ１０の入
力信号の帯域幅に対するループ帯域幅の特性は第
８図図示の特性を有するに至る。即ちＣ／Ｎの大
きさによつて入力信号の帯域幅に対するループ帯
域幅が可変となり、例えばＣ／Ｎが大きい場合、
可変ループ・フイルタ１０は入力信号の帯域幅を
充分満足する広いループ帯域幅を有するループ・
フイルタとなり、従がつてひずみの小さい復調が
行なわれ、Ｃ／Ｎの小さい場合で入力信号の帯域
幅が小さい場合はその帯域幅を満足するループ帯
域幅に狭くして外部雑音によつて生じる出力ジツ
タを小さくすることができる。
フイルタ１０のFET１２に向けて第７図に示す
ような制御電圧が伝送されるから、第６図に示さ
れる特性を有する可変ループ・フイルタ１０の入
力信号の帯域幅に対するループ帯域幅の特性は第
８図図示の特性を有するに至る。即ちＣ／Ｎの大
きさによつて入力信号の帯域幅に対するループ帯
域幅が可変となり、例えばＣ／Ｎが大きい場合、
可変ループ・フイルタ１０は入力信号の帯域幅を
充分満足する広いループ帯域幅を有するループ・
フイルタとなり、従がつてひずみの小さい復調が
行なわれ、Ｃ／Ｎの小さい場合で入力信号の帯域
幅が小さい場合はその帯域幅を満足するループ帯
域幅に狭くして外部雑音によつて生じる出力ジツ
タを小さくすることができる。
以上説明した如く、本発明によれば、入力信号
の帯域幅と入力信号のＣ／Ｎに対応してループ・
フイルタのループ帯域幅を変化させるようにした
ことにより、Ｃ／Ｎの大きい場合にはひずみの少
ない復調を行なうべくループ帯域幅を広く作動
し、Ｃ／Ｎの小さい場合には外部雑音による復調
雑音を小さくするために入力信号の帯域幅に応じ
たループ帯域幅に狭く作動してひずみの少ない復
調機能と外部雑音による復調雑音減少機能との両
機能を満足するFM復調回路が可能となる。
の帯域幅と入力信号のＣ／Ｎに対応してループ・
フイルタのループ帯域幅を変化させるようにした
ことにより、Ｃ／Ｎの大きい場合にはひずみの少
ない復調を行なうべくループ帯域幅を広く作動
し、Ｃ／Ｎの小さい場合には外部雑音による復調
雑音を小さくするために入力信号の帯域幅に応じ
たループ帯域幅に狭く作動してひずみの少ない復
調機能と外部雑音による復調雑音減少機能との両
機能を満足するFM復調回路が可能となる。
第１図は従来のPLLを用いたFM復調回路の一
構成例、第２図は第１図に用いられているルー
プ・フイルタの一実施例回路構成、第３図は従来
のFM復調回路の入力信号の変調帯域幅−ループ
帯域幅特性曲線、第４図は本発明に係るFM復調
回路の一実施例構成、第５図は第４図の可変ルー
プ・フイルタ及びベース・バンド処理回路の一実
施例回路構成、第６図は本発明に係るFM復調回
路に用いられる可変ループ・フイルタの制御電圧
−ループ帯域幅特性曲線、第７図は本発明に係る
FM復調回路に用いられているベース・バンド処
理回路の入力信号の変調帯域幅−制御電圧特性曲
線、第８図は本発明に係るFM復調回路の入力信
号の変調帯域幅−ループ帯域幅特性曲線を示して
いる。 図中、１は位相比較器、２は電圧制御発振器、
３はループ・フイルタ、４は増幅器、５はデイエ
ンフアシス回路、６はロー・パス・フイルタ、
７，９は抵抗、８はコンデンサ、１０は可変ルー
プ・フイルタ、１１はベース・バンド処理回路、
１２はFET、１３ないし１５は抵抗、１６はコ
ンデンサ、１７ないし１９はトランジスタ、２０
はデユアル・ゲートFET、２１は一方のゲー
ト、２２は他方のゲート、２３ないし２７はダイ
オード、２８ないし３０はコイル、３１ないし４
３は抵抗、４４は半固定抵抗、４５ないし５６は
コンデンサを各々表わしている。
構成例、第２図は第１図に用いられているルー
プ・フイルタの一実施例回路構成、第３図は従来
のFM復調回路の入力信号の変調帯域幅−ループ
帯域幅特性曲線、第４図は本発明に係るFM復調
回路の一実施例構成、第５図は第４図の可変ルー
プ・フイルタ及びベース・バンド処理回路の一実
施例回路構成、第６図は本発明に係るFM復調回
路に用いられる可変ループ・フイルタの制御電圧
−ループ帯域幅特性曲線、第７図は本発明に係る
FM復調回路に用いられているベース・バンド処
理回路の入力信号の変調帯域幅−制御電圧特性曲
線、第８図は本発明に係るFM復調回路の入力信
号の変調帯域幅−ループ帯域幅特性曲線を示して
いる。 図中、１は位相比較器、２は電圧制御発振器、
３はループ・フイルタ、４は増幅器、５はデイエ
ンフアシス回路、６はロー・パス・フイルタ、
７，９は抵抗、８はコンデンサ、１０は可変ルー
プ・フイルタ、１１はベース・バンド処理回路、
１２はFET、１３ないし１５は抵抗、１６はコ
ンデンサ、１７ないし１９はトランジスタ、２０
はデユアル・ゲートFET、２１は一方のゲー
ト、２２は他方のゲート、２３ないし２７はダイ
オード、２８ないし３０はコイル、３１ないし４
３は抵抗、４４は半固定抵抗、４５ないし５６は
コンデンサを各々表わしている。
Claims (1)
- １ 位相比較器、ループ・フイルタ及び電圧制御
発振器から構成されるPLLを用いてFM信号を復
調するFM復調回路において、上記ループ・フイ
ルタがループ帯域幅が可変となる可変ループ・フ
イルタによつて構成すると共に、当該可変ルー
プ・フイルタからの出力信号に含まれる最大変調
周波数以上の周波数をカツトするローパス・フイ
ルタと、当該最大変調周波数以上の周波数に同調
する外部雑音成分抽出用の同調回路と、上記ロー
パス・フイルタからの出力にもとづいた信号成分
を一方のゲートの入力信号としかつ上記同調回路
からの出力にもとづいた外部雑音成分を他方のゲ
ートの入力信号としたデユアル・ゲートFETを
有するベース・バンド処理回路とを設け、上記第
２ゲートに入力される最大変調周波数以上の周波
数を有する外部雑音成分の雑音レベルが予め設定
されたレベル以下の時上記可変ループ・フイルタ
のループ帯域幅を最大に固定せしめ、上記外部雑
音成分の雑音レベルが予め設定されたレベル以上
の時上記一方のゲートに入力された信号レベルが
大きいときは上記可変ループ・フイルタのループ
帯域幅を広く、上記一方のゲートに入力された信
号レベルが小さいときは上記可変ループ・フイル
タのループ帯域幅を狭く作動させるように制御せ
しめたことを特徴とするFM復調回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55169472A JPS5793704A (en) | 1980-12-03 | 1980-12-03 | Fm demodulation circuit |
| US06/326,946 US4479091A (en) | 1980-12-03 | 1981-12-03 | Phase locked loop FM demodulator with variable bandwidth loop filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55169472A JPS5793704A (en) | 1980-12-03 | 1980-12-03 | Fm demodulation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5793704A JPS5793704A (en) | 1982-06-10 |
| JPS6239847B2 true JPS6239847B2 (ja) | 1987-08-25 |
Family
ID=15887183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55169472A Granted JPS5793704A (en) | 1980-12-03 | 1980-12-03 | Fm demodulation circuit |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4479091A (ja) |
| JP (1) | JPS5793704A (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1190289A (en) * | 1981-04-28 | 1985-07-09 | Nippon Hoso Kyokai | Fm signal demodulation system |
| FR2545667B1 (fr) * | 1983-05-06 | 1985-07-12 | Portenseigne | Boucle a verrouillage de phase et dispositif de demodulation de signaux modules en frequence comprenant une telle boucle |
| CA1227547A (en) * | 1983-11-18 | 1987-09-29 | Keiro Shinkawa | Fm demodulator |
| DE3430807A1 (de) * | 1984-08-22 | 1986-03-06 | Blaupunkt-Werke Gmbh, 3200 Hildesheim | Verfahren und schaltung zur erzeugung einer regelgleichspannung |
| US4691176A (en) * | 1986-03-17 | 1987-09-01 | General Electric Company | Adaptive carrier tracking circuit |
| US4818950A (en) * | 1987-04-24 | 1989-04-04 | Ncr Corporation | Low jitter phase-locked loop |
| US4816770A (en) * | 1987-07-10 | 1989-03-28 | Satellite Transmission Systems | Adaptive FM threshold extension demodulator |
| JP2560093B2 (ja) * | 1988-10-05 | 1996-12-04 | シャープ株式会社 | Ｆｍチューナ |
| US5058204A (en) * | 1989-08-02 | 1991-10-15 | Motorola, Inc. | Synthesized selective call receiver having variable characteristics |
| US5062123A (en) * | 1989-08-16 | 1991-10-29 | Cincinnati Electronics Corporation | Kalman predictor for providing a relatively noise free indication of the phase of a carrier laden with noise |
| FR2659508A1 (fr) * | 1990-03-09 | 1991-09-13 | Portenseigne Radiotechnique | Demodulateur de frequences a abaissement de seuil. |
| US5268655A (en) * | 1992-05-27 | 1993-12-07 | Codex Corporation | Device and method for automatically adjusting a phase-locked loop |
| US5416530A (en) * | 1992-12-17 | 1995-05-16 | Luly; Robert A. | Video signal noise reduction circuit for a video demodulator comprising a PLL |
| DE4497810B4 (de) * | 1993-10-14 | 2009-10-08 | Ericsson - Ge Mobile Communications Inc. | Funkempfänder und Verfahren zum Demodulieren sowohl von breitbandigen frequenzmodulieten Signalen, als auch von schmalbandigen frequenzmodulierten Signalen |
| US5668837A (en) * | 1993-10-14 | 1997-09-16 | Ericsson Inc. | Dual-mode radio receiver for receiving narrowband and wideband signals |
| US5499392A (en) * | 1994-07-19 | 1996-03-12 | Matsushita Communication Industrial Corporation Of America | Filter having a variable response time for filtering an input signal |
| FR2729518B1 (fr) * | 1995-01-13 | 1997-06-06 | Sgs Thomson Microelectronics | Boucle a verrouillage de phase de demodulation d'un signal module en frequence |
| JP2820069B2 (ja) * | 1995-05-31 | 1998-11-05 | 日本電気株式会社 | Ｆｍ復調器 |
| KR0175381B1 (ko) * | 1995-07-03 | 1999-04-01 | 김광호 | 위상 동기 루프 방식 에프엠 검파회로의 출력레벨 조정장치 |
| US5650749A (en) * | 1996-06-10 | 1997-07-22 | Motorola, Inc. | FM demodulator using injection locked oscillator having tuning feedback and linearizing feedback |
| GB2347286B (en) * | 1999-02-26 | 2001-04-18 | Motorola Ltd | Frequency tracking loop and method of frequency tracking |
| US6291980B1 (en) * | 1999-10-13 | 2001-09-18 | Quantum Corporation | High-resolution measurement of phase shifts in high frequency phase modulators |
| WO2002102070A1 (fr) * | 2001-05-29 | 2002-12-19 | Sony Corporation | Procede et dispositif de reception de signal de television analogique |
| US7272375B2 (en) | 2004-06-30 | 2007-09-18 | Silicon Laboratories Inc. | Integrated low-IF terrestrial audio broadcast receiver and associated method |
| US7423492B2 (en) * | 2005-10-20 | 2008-09-09 | Honeywell International Inc. | Circuit to reset a phase locked loop after a loss of lock |
| US7327197B2 (en) * | 2005-10-20 | 2008-02-05 | Honeywell International, Inc. | Radiation hardened phase locked loop |
| US7283010B2 (en) * | 2005-10-20 | 2007-10-16 | Honeywell International Inc. | Power supply compensated voltage and current supply |
| US7323946B2 (en) * | 2005-10-20 | 2008-01-29 | Honeywell International Inc. | Lock detect circuit for a phase locked loop |
| US7342465B2 (en) | 2005-10-20 | 2008-03-11 | Honeywell International Inc. | Voltage-controlled oscillator with stable gain over a wide frequency range |
| US7323915B2 (en) * | 2006-01-19 | 2008-01-29 | Honeywell International, Inc. | Delay locked loop with selectable delay |
| US7514972B2 (en) * | 2006-01-27 | 2009-04-07 | Honeywell International, Inc. | Differential charge pump with open loop common mode |
| EP1976110B1 (en) * | 2007-03-31 | 2014-01-01 | Sony Deutschland Gmbh | Circuit and method for processing an input signal |
| US7772931B2 (en) * | 2008-06-08 | 2010-08-10 | Advantest Corporation | Oscillator and a tuning method of a loop bandwidth of a phase-locked-loop |
| US8437721B2 (en) * | 2009-04-26 | 2013-05-07 | Qualcomm Incorporated | Jammer detection based adaptive PLL bandwidth adjustment in FM receiver |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2048056C1 (de) * | 1970-09-30 | 1978-10-19 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Empfänger für in SSMA-Technik modulierte elektrische Schwingungen |
| JPS5243683B2 (ja) * | 1972-12-29 | 1977-11-01 | ||
| US4009450A (en) * | 1975-04-14 | 1977-02-22 | Motorola, Inc. | Phase locked loop tracking filter having enhanced attenuation of unwanted signals |
| US4077015A (en) * | 1976-01-06 | 1978-02-28 | Motorola, Inc. | Dual bandwidth loop filter with sweep generator |
| DE2641501C3 (de) * | 1976-09-15 | 1986-03-27 | Siemens AG, 1000 Berlin und 8000 München | Abstimmbarer Oszillator hoher Frequenzgenauigkeit und Konstanz |
| JPS5616328A (en) * | 1979-07-19 | 1981-02-17 | Mitsubishi Electric Corp | Phase synchronous loop device |
| JPS56117429A (en) * | 1980-02-20 | 1981-09-14 | Keio Giken Kogyo Kk | Phase lock loop |
| JPS6228086Y2 (ja) * | 1980-12-08 | 1987-07-18 |
-
1980
- 1980-12-03 JP JP55169472A patent/JPS5793704A/ja active Granted
-
1981
- 1981-12-03 US US06/326,946 patent/US4479091A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5793704A (en) | 1982-06-10 |
| US4479091A (en) | 1984-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6239847B2 (ja) | ||
| US5970105A (en) | Apparatus and method for efficient wireless communications in the presence of frequency error | |
| US4520507A (en) | Low noise CATV converter | |
| CA1151735A (en) | Broadcast signal receiving system for directly recovering the modulating signal from a received modulated high frequency signal | |
| US5220686A (en) | Tunable resonance amplifier | |
| US4547902A (en) | Radio receiver comprising a frequency locked loop with audio frequency feedback, and a muting circuit | |
| US4193035A (en) | Circuit arrangement for receiving one of the sidebands from a double sideband signal | |
| JPS6035856B2 (ja) | 受信機 | |
| US5650749A (en) | FM demodulator using injection locked oscillator having tuning feedback and linearizing feedback | |
| US3193767A (en) | Transistor radio signal receiver with means for reducing distortion in the rf amplifier | |
| US4101837A (en) | Threshold extension fm demodulator apparatus for wide band width fm signals | |
| US4991226A (en) | FM detector with deviation manipulation | |
| US4792992A (en) | Radio receiver | |
| US3866125A (en) | Circuit arrangement for a receiver for frequency-modulated signals having variable attenuation phase shifter | |
| US4607392A (en) | Circuit for improving the tuning behavior of a receiver frequency control loop | |
| US2528182A (en) | Frequency discriminator network | |
| US5572164A (en) | FM demodulator with threshold extension and receiver comprising such an FM demodulator | |
| US2686259A (en) | Reduction of amplitude modulation in frequency modulation receivers | |
| US2959673A (en) | Radio receiver squelch control | |
| US6259315B1 (en) | FM demodulator being tuned to reference frequency by auxiliary detector | |
| US3823379A (en) | Television automatic gain control circuitry providing for compatible control of vhf tuner and uhf tuner | |
| US4610031A (en) | Receiver including surface acoustic wave amplifier | |
| US2171638A (en) | Automatic volume control | |
| US3197708A (en) | Agc parametric amplifier with constant output signal level | |
| JPH0441524B2 (ja) |