JPS6240731A - 半導体装置の素子分離方法 - Google Patents
半導体装置の素子分離方法Info
- Publication number
- JPS6240731A JPS6240731A JP60180819A JP18081985A JPS6240731A JP S6240731 A JPS6240731 A JP S6240731A JP 60180819 A JP60180819 A JP 60180819A JP 18081985 A JP18081985 A JP 18081985A JP S6240731 A JPS6240731 A JP S6240731A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist
- substrate
- mask
- positive resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
- Element Separation (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
微細な素子分離パターンを形成するために、ネガ型レジ
ストとポジ型レジストの複合層を基板上に被着し、リフ
トオフ工程と金属層の陽極酸化を用いて金属酸化層のエ
ツチングマスクを形成して、イオンエツチングを行う方
法を提案する。
ストとポジ型レジストの複合層を基板上に被着し、リフ
トオフ工程と金属層の陽極酸化を用いて金属酸化層のエ
ツチングマスクを形成して、イオンエツチングを行う方
法を提案する。
本発明はエツチングによる厚い半導体基板の素子分離方
法に関する。
法に関する。
水銀カドミウムテルル(HgCdTe、または車にMC
T)の光伝導型受光素子のように10数μm以上の極め
て厚い結晶にパターンを切って素子分離を行うとき、イ
オンエツチングのマスクとなるレジストは厚くなり、微
細パターンが切れなくなる。
T)の光伝導型受光素子のように10数μm以上の極め
て厚い結晶にパターンを切って素子分離を行うとき、イ
オンエツチングのマスクとなるレジストは厚くなり、微
細パターンが切れなくなる。
そのため通常チタン(Ti)等の薄膜を挟んでエツチン
グしているが、Ti蒸着の際の温度上昇により蒸気圧の
高い水銀(Hg)を含むI(gCdTe結晶に対しては
Ti″i!i膜を使用することはできない。
グしているが、Ti蒸着の際の温度上昇により蒸気圧の
高い水銀(Hg)を含むI(gCdTe結晶に対しては
Ti″i!i膜を使用することはできない。
最近の受光素子は高画素数のものが要望され、従って素
子パターンも微細化され、厚い結晶基板を精度よくエツ
チングして分離する方法が望まれている。
子パターンも微細化され、厚い結晶基板を精度よくエツ
チングして分離する方法が望まれている。
従来は、受光素子の画素数は数10程度であるため、素
子分離はレジストのみをマスクにして、イオンエツチン
グにより行っていた。
子分離はレジストのみをマスクにして、イオンエツチン
グにより行っていた。
11gCdTe光伝導型受光素子は素子厚さが10数μ
mあり、イオンミリング法によるエツチングを行う際の
マスクとなるレジスト厚さは3μm以上必要となる。
mあり、イオンミリング法によるエツチングを行う際の
マスクとなるレジスト厚さは3μm以上必要となる。
この際、HgCdTeのエツチング速度ニレジストのエ
ツチング速度は約6:1である。
ツチング速度は約6:1である。
このように、厚いレジストを用いると、微細パターンの
形成が困難である。
形成が困難である。
従来のレジストのみをマスクにした素子分離工程のエツ
チングでは、微細パターンの形成は困難である。
チングでは、微細パターンの形成は困難である。
〔問題点を解決するための手段〕
上記問題点の解決は、半導体基板(2)上にネガ型レジ
スト(5)とポジ型レジスト(4)を被着し、所定パタ
ーンで露光、現像して素子形成領域の該ポジ型レジスト
(4)を除去し、 つぎに金属膜(9)を該半導体基板(2)全面に被着し
、該ポジ型レジスト(4)の剥離液を用いて、素子分離
領域に残っている該ポジ型レジスト(4)上の該金属膜
(9)をリフトオフし、 つぎに該金属膜(9)を酸化して金属酸化膜(10)を
形成した後、該ネガ型レジスト(5)を現像し、該金属
酸化膜(10)をマスクにして半導体基板(2)をエツ
チングする 工程を含む本発明による半導体装置の素子分離方法によ
り達成される。
スト(5)とポジ型レジスト(4)を被着し、所定パタ
ーンで露光、現像して素子形成領域の該ポジ型レジスト
(4)を除去し、 つぎに金属膜(9)を該半導体基板(2)全面に被着し
、該ポジ型レジスト(4)の剥離液を用いて、素子分離
領域に残っている該ポジ型レジスト(4)上の該金属膜
(9)をリフトオフし、 つぎに該金属膜(9)を酸化して金属酸化膜(10)を
形成した後、該ネガ型レジスト(5)を現像し、該金属
酸化膜(10)をマスクにして半導体基板(2)をエツ
チングする 工程を含む本発明による半導体装置の素子分離方法によ
り達成される。
本発明は、ネガ型レジストとポジ型レジストの二重層を
基板上に被着し、素子形成領域を同時露光し、まず上層
のポジ型レジストを現像してパターニングしく金属膜、
例えばアルミニウム(AI)膜を被着した後、残ったポ
ジ型レジスト上(素子分離領域に相当)のAI膜をリフ
トオフし、AI膜を陽極酸化法により酸化して金属酸化
膜としてのアルミナntzo3)膜に変換する。
基板上に被着し、素子形成領域を同時露光し、まず上層
のポジ型レジストを現像してパターニングしく金属膜、
例えばアルミニウム(AI)膜を被着した後、残ったポ
ジ型レジスト上(素子分離領域に相当)のAI膜をリフ
トオフし、AI膜を陽極酸化法により酸化して金属酸化
膜としてのアルミナntzo3)膜に変換する。
つぎに、ネガ型レジストを現像すると素子分離領域のネ
ガ型レジストが除去される。
ガ型レジストが除去される。
以上の工程で素子形成領域上に形成されたA1□0.膜
をマスクにして基板をイオンエツチングして素子分離領
域を形成する。
をマスクにして基板をイオンエツチングして素子分離領
域を形成する。
^1203膜は5000人程度あれば、レジスト厚さは
1.5μm程度あればよく、パターンの微細化が容易に
なる。
1.5μm程度あればよく、パターンの微細化が容易に
なる。
第1図(11〜(8)は本発明による厚い半導体基板の
素子分離方法を工程順に説明する断面図である。
素子分離方法を工程順に説明する断面図である。
第1図(11において、サファイア基板3上に半導体基
板としてHgCdTe結晶基板2を形成し、その表面に
l1gcdTe結晶の保護膜としてlIgcdTeの陽
極酸化膜1を形成する。
板としてHgCdTe結晶基板2を形成し、その表面に
l1gcdTe結晶の保護膜としてlIgcdTeの陽
極酸化膜1を形成する。
第1図(2)において、陽極酸化膜1の上に、ネガ型レ
ジスト5、ポジ型レジスト4とを順次塗布する。
ジスト5、ポジ型レジスト4とを順次塗布する。
第1図(3)において、素子分離領域を遮光するマスク
6を用いて、紫外光7でポジ型レジスト4を露光する。
6を用いて、紫外光7でポジ型レジスト4を露光する。
8は露光領域である。
第1図(4)において、ポジ型レジスト4を現像すると
、素子形成領域のポジ型レジスト4が除去される。
、素子形成領域のポジ型レジスト4が除去される。
第1図(5)において、基板全面に金属膜としてAII
O2蒸着する。
O2蒸着する。
つぎに、ポジ型レジスト4の剥離液を用いて、素子分離
領域上に残ったポジ型レジスト4上のAl膜9をリフト
オフする。
領域上に残ったポジ型レジスト4上のAl膜9をリフト
オフする。
第1図(6)において、素子形成領域上に残ったA1膜
9を陽極酸化により酸化しAh(h膜10に変換する。
9を陽極酸化により酸化しAh(h膜10に変換する。
A1の陽極酸化はプロピレングリコール90%と水10
%の混合液に硼酸アンモン0.1mol入れた電解液中
に、At膜を被着した半導体基板を浸漬して陽極とし、
白金、またはカーボンを陰極として数mA/cm”程度
の電流を流して行う。
%の混合液に硼酸アンモン0.1mol入れた電解液中
に、At膜を被着した半導体基板を浸漬して陽極とし、
白金、またはカーボンを陰極として数mA/cm”程度
の電流を流して行う。
第1図(7)において、ネガ型レジスト5を現像すると
、素子分離領域のネガ型レジスト5が除去される。
、素子分離領域のネガ型レジスト5が除去される。
第1図(8)において、Ah03膜10全10クにして
HgCdTeの陽極酸化膜1、およびHgCdTe結晶
基板2をイオンエツチングして素子分離を行う。
HgCdTeの陽極酸化膜1、およびHgCdTe結晶
基板2をイオンエツチングして素子分離を行う。
Alz(h 、ネガ型レジスト、およびHgCdTe結
晶のエツチング速度比は約1:3:18である。
晶のエツチング速度比は約1:3:18である。
前記のようにレジストのみによるエツチングではレジス
ト厚さが3μm以上必要であったが、以上の工程による
とAh(h膜10の厚さを5000人程度にすれば、レ
ジスト厚さは1.5μm程度ですみ、微細加工が可能と
なる。
ト厚さが3μm以上必要であったが、以上の工程による
とAh(h膜10の厚さを5000人程度にすれば、レ
ジスト厚さは1.5μm程度ですみ、微細加工が可能と
なる。
また、陽極酸化のAh(h膜は酸、アルカリに侵されや
すく、かつポジ型レジストの現像液は一般にアルカリ性
を示すため、ポジ型レジストのみで本発明と同様の工程
を行うことは困難である。
すく、かつポジ型レジストの現像液は一般にアルカリ性
を示すため、ポジ型レジストのみで本発明と同様の工程
を行うことは困難である。
第2図は本発明の素子分離方法により形成されたl1g
cdTe光伝導型受光素子の斜視図である。
cdTe光伝導型受光素子の斜視図である。
図において、11はインジウム(In)、またはAI主
電極、分離された各素子中央の受光部は図示されていな
いが、硫化亜鉛(ZnS)よりなる保護膜で覆われてい
る。
電極、分離された各素子中央の受光部は図示されていな
いが、硫化亜鉛(ZnS)よりなる保護膜で覆われてい
る。
一般に受光素子は、分離された各素子が1画素を形成し
、数10〜数100画素よりなる。 ゛分離幅は従
来は数10μm程度であったが、本発明によりHgCd
Te結晶の層厚10数μm程度、あるいはそれ以下まで
可能となった。
、数10〜数100画素よりなる。 ゛分離幅は従
来は数10μm程度であったが、本発明によりHgCd
Te結晶の層厚10数μm程度、あるいはそれ以下まで
可能となった。
以上詳細に説明したように本発明による素子分離方法で
は、微細加工が可能となり集積度が上がる。
は、微細加工が可能となり集積度が上がる。
第1図(1’)〜(8)は本発明による厚い半導体基板
の素子分離方法を工程順に説明する断面図、第2図は本
発明の素子分離方法により形成されたl1gCdTe光
伝導型受光素子の斜視図である。 図において、 1は保護膜でHgCdTeの陽極酸化膜2は半導体基板
でHgCdTe結晶基板、3はサファイア基板、 4はポジ型レジスト、 5はネガ型レジスト、 6は遮光マスク、 7は紫外光、 8は露光領域、 9は金属膜でAt膜、 10は金属酸化膜でAl2O3膜、 11はIn電極 木−71]しril>既口料5断市図 第 1 図 2(づ芒9月グ ユーネし言先叫1ろ話T面図%1図 2不・会ef4t・よ5タ充]幸子n律手オ晃図第2
ズ
の素子分離方法を工程順に説明する断面図、第2図は本
発明の素子分離方法により形成されたl1gCdTe光
伝導型受光素子の斜視図である。 図において、 1は保護膜でHgCdTeの陽極酸化膜2は半導体基板
でHgCdTe結晶基板、3はサファイア基板、 4はポジ型レジスト、 5はネガ型レジスト、 6は遮光マスク、 7は紫外光、 8は露光領域、 9は金属膜でAt膜、 10は金属酸化膜でAl2O3膜、 11はIn電極 木−71]しril>既口料5断市図 第 1 図 2(づ芒9月グ ユーネし言先叫1ろ話T面図%1図 2不・会ef4t・よ5タ充]幸子n律手オ晃図第2
ズ
Claims (1)
- 【特許請求の範囲】 半導体基板(2)上にネガ型レジスト(5)とポジ型レ
ジスト(4)を被着し、所定パターンで露光、現像して
素子形成領域の該ポジ型レジスト(4)を除去し、つぎ
に金属膜(9)を該半導体基板(2)全面に被着し、素
子分離領域に残っている該ポジ型レジスト(4)上の該
金属膜(9)をリフトオフし、 つぎに該金属膜(9)を酸化して金属酸化膜(10)を
形成した後、該ネガ型レジスト(5)を現像し、該金属
酸化膜(10)をマスクにして半導体基板(2)をエッ
チングする 工程を含むことを特徴とする半導体装置の素子分離方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60180819A JPS6240731A (ja) | 1985-08-17 | 1985-08-17 | 半導体装置の素子分離方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60180819A JPS6240731A (ja) | 1985-08-17 | 1985-08-17 | 半導体装置の素子分離方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6240731A true JPS6240731A (ja) | 1987-02-21 |
Family
ID=16089909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60180819A Pending JPS6240731A (ja) | 1985-08-17 | 1985-08-17 | 半導体装置の素子分離方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6240731A (ja) |
-
1985
- 1985-08-17 JP JP60180819A patent/JPS6240731A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3968360A (en) | High resolution photoconductive array and process for fabricating same | |
| JPS61263172A (ja) | 薄膜太陽電池の製造方法 | |
| US4451554A (en) | Method of forming thin-film pattern | |
| CA1268728A (en) | Photoelectroforming mandrel | |
| JPS62142323A (ja) | X線ホトリソグラフイに使用するマスクの加法的方法及びその結果得られるマスク | |
| GB1071576A (en) | Improvements in and relating to methods of manufacturing semiconductor devices | |
| JPS6240731A (ja) | 半導体装置の素子分離方法 | |
| EP0877417A1 (en) | Method for fabrication of electrodes and other electrically-conductive structures | |
| US3723178A (en) | Process for producing contact metal layers consisting of chromium or molybdenum on semiconductor components | |
| US5075200A (en) | Process of forming superconductive wiring strip | |
| US6379871B1 (en) | Method for fabricating a mask for a LIGA process | |
| US3568305A (en) | Method for producing a field effect device | |
| JPS61216360A (ja) | 密着型イメ−ジセンサ | |
| US4565616A (en) | Method for producing a photoelectroforming mandrel | |
| JPS5967675A (ja) | ジヨセフソン集積回路装置の製造方法 | |
| KR930008128B1 (ko) | 습식 식각법을 이용한 경사식각방법 | |
| JPS62158324A (ja) | X線露光用マスクの製造方法 | |
| JPH0638511B2 (ja) | 赤外線検出素子の製造方法 | |
| JPH02130551A (ja) | 薄膜パターンとその製造方法ならびにそれを用いたマトリクス回路基板と画像表示装置 | |
| JPS6028237A (ja) | 半導体装置の製造方法 | |
| JPS6260821B2 (ja) | ||
| JPS60231331A (ja) | リフトオフ・パタ−ンの形成方法 | |
| JPS5892224A (ja) | パタ−ン形成方法 | |
| JPS5983129A (ja) | エレクトロクロミツク表示極の作製方法 | |
| JPS61240661A (ja) | 厚膜金属パタ−ンの形成方法 |