JPS6028237A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6028237A JPS6028237A JP58137354A JP13735483A JPS6028237A JP S6028237 A JPS6028237 A JP S6028237A JP 58137354 A JP58137354 A JP 58137354A JP 13735483 A JP13735483 A JP 13735483A JP S6028237 A JPS6028237 A JP S6028237A
- Authority
- JP
- Japan
- Prior art keywords
- film
- photoresist
- electrode
- opening
- element region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は半導体装置の電極形成に関するものであり、特
にリフトオフ法に関するものである。
にリフトオフ法に関するものである。
〈従来技術〉
リフトオフ法とは、半導体基板上にフォトレジストを塗
布して例えば電極パターンを形成しておき、後にフォト
レジスト上及び半導体基板上に電極用金属膜を被着させ
、フォトレジスト上に伺着した不要部分の金属膜をフォ
トレジストの剥離と同時に取り除いて例えば電極を形成
する方法であり、工程が簡単な上、エツチング液を使用
しない為、電極側面のエツチングが無い、という利点等
があって広く利用されている。
布して例えば電極パターンを形成しておき、後にフォト
レジスト上及び半導体基板上に電極用金属膜を被着させ
、フォトレジスト上に伺着した不要部分の金属膜をフォ
トレジストの剥離と同時に取り除いて例えば電極を形成
する方法であり、工程が簡単な上、エツチング液を使用
しない為、電極側面のエツチングが無い、という利点等
があって広く利用されている。
この方法をより効果的にするには、フォトレジスト上に
被着した金属膜と基板上に直接被着した金属膜とがフォ
トレジスト膜厚による段差によって分離している状態が
望ましい。その為フォトレジストは被着しようとルてい
る金属膜厚より厚くする必要がある。特に厚膜電極（１
０μｍ程度）を必要とする半導体素子の場合、フォトレ
ジスト厚は２０μｍ程度必要となる。
被着した金属膜と基板上に直接被着した金属膜とがフォ
トレジスト膜厚による段差によって分離している状態が
望ましい。その為フォトレジストは被着しようとルてい
る金属膜厚より厚くする必要がある。特に厚膜電極（１
０μｍ程度）を必要とする半導体素子の場合、フォトレ
ジスト厚は２０μｍ程度必要となる。
処でネガタイプフォトレジストでレジスト膜厚を、厚く
してパターンを形成した場合、パターン形成後のレジス
ト側面は第１図で示す様にテーパー状になりやすく、そ
の為、金属膜の分離がむずかしくなる。
してパターンを形成した場合、パターン形成後のレジス
ト側面は第１図で示す様にテーパー状になりやすく、そ
の為、金属膜の分離がむずかしくなる。
第１図において、ｌは回路素子が形成された半導体基板
で、該基板ｌの導体被着が必要な電極開口部等を除いて
表面が５ｉ０２膜２で被われ、該５ｉ０２膜２上にネガ
タイプフォトレジスト３が塗布される。該塗布されたネ
ガタイプフォトレジスト３には電極パターン像が露光続
いて現像され電極開口部２ａが形成された後、電極金属
膜５が蒸着等によって形成され、不要部分の金属膜５が
レジスト３の剥離と共に除去される。このようなネガタ
イプフォトレジストでは、予め行なう電極開口部２ａの
形成時にレジストの開口端面３ａがテーパー状にエツチ
ングされて急峻な段差が得られず、そのために電極部で
の金属膜５の分離が難しいという不都合かある。
で、該基板ｌの導体被着が必要な電極開口部等を除いて
表面が５ｉ０２膜２で被われ、該５ｉ０２膜２上にネガ
タイプフォトレジスト３が塗布される。該塗布されたネ
ガタイプフォトレジスト３には電極パターン像が露光続
いて現像され電極開口部２ａが形成された後、電極金属
膜５が蒸着等によって形成され、不要部分の金属膜５が
レジスト３の剥離と共に除去される。このようなネガタ
イプフォトレジストでは、予め行なう電極開口部２ａの
形成時にレジストの開口端面３ａがテーパー状にエツチ
ングされて急峻な段差が得られず、そのために電極部で
の金属膜５の分離が難しいという不都合かある。
又、ポジタイプレジストの場合、電極パターン形成後の
レジストの側面はステップ状態ではあるが、、半導体基
板とレジストとの密着が比較的劣る為、エツチングを要
するコンタクト部絶縁膜エッチに適さない欠点があった
。その為、ポジタイプフォトレジストを用いてリフトオ
フを行う場合、第２図（ａｌ〜（Ｃ）に示す様に、予め
ネガタイプフォトレジスト３を用いてコンタクト部の絶
縁膜２のエツチングを行ない（第２図（ａ））、次にネ
ガタイプフォトレジスト３を剥離後ポジタイプフォトレ
ジスト４でリフトオフ用のパターンを形成（第２図（ｂ
））Ｌ、その後電極となる金属５を被着（第２図（Ｃ）
）して、ポジタイプフォトレジスト剥離により第２図（
ｄｌの様な電極５を形成していた。しかしこのような改
良型の工程におＧ−）でも工程数が多い上に、レジスト
膜厚が一層しか形成されない為必要な膜厚を得るにはな
お充分ではない、という問題があった。
レジストの側面はステップ状態ではあるが、、半導体基
板とレジストとの密着が比較的劣る為、エツチングを要
するコンタクト部絶縁膜エッチに適さない欠点があった
。その為、ポジタイプフォトレジストを用いてリフトオ
フを行う場合、第２図（ａｌ〜（Ｃ）に示す様に、予め
ネガタイプフォトレジスト３を用いてコンタクト部の絶
縁膜２のエツチングを行ない（第２図（ａ））、次にネ
ガタイプフォトレジスト３を剥離後ポジタイプフォトレ
ジスト４でリフトオフ用のパターンを形成（第２図（ｂ
））Ｌ、その後電極となる金属５を被着（第２図（Ｃ）
）して、ポジタイプフォトレジスト剥離により第２図（
ｄｌの様な電極５を形成していた。しかしこのような改
良型の工程におＧ−）でも工程数が多い上に、レジスト
膜厚が一層しか形成されない為必要な膜厚を得るにはな
お充分ではない、という問題があった。
〈発明の目的〉
本発明は従来の欠点を改良したものであり、リフトオフ
法による電極パターン形成時のフォトレジストの剥離作
業を簡単にし、且つ信頼性の高いパターンを得ることが
できる半導体装置の製造方法を提供する。
法による電極パターン形成時のフォトレジストの剥離作
業を簡単にし、且つ信頼性の高いパターンを得ることが
できる半導体装置の製造方法を提供する。
〈実施例〉
第３図（ａ＋〜（ｄｌは本発明の方法を半導体装置に実
施した工程図を説明するための断面図である。半導体基
板１に半導体素子を形成する為、所定の部分に不純物を
拡散等の工程を施こした後に、基板表面に絶縁膜として
二酸化ケイ素膜２を被着し、続いてネガタイプフォトレ
ジスト３を塗布し、従来のフォトエツチング技術で、例
えば電極に対応するパターンを形成する（第３図（ａ）
）。
施した工程図を説明するための断面図である。半導体基
板１に半導体素子を形成する為、所定の部分に不純物を
拡散等の工程を施こした後に、基板表面に絶縁膜として
二酸化ケイ素膜２を被着し、続いてネガタイプフォトレ
ジスト３を塗布し、従来のフォトエツチング技術で、例
えば電極に対応するパターンを形成する（第３図（ａ）
）。
次に先に形成したネガタイプフォトレジスト３のパター
ン上に、第３図（ｂ）に示す如くポジタイプフォトレジ
スト４を塗布し、該ポジタイプフォトレジスト膜４のパ
ターンとしては、ネガタイプフォトレジスト３を覆う形
状になる様なガラスマスクを用いて従来のフォトエツチ
ング技術でパターンを形成する。即ちネガタイプフォト
レジストの欠点であるエツチング端面のテーパ状を補っ
て急峻な端面を形成する。次にコンタクト部の絶縁膜２
′を公知の技術でエツチングし、その後にフォトレジス
ト上及び基板上に電極となるための金属材料５を被着す
る（第３図（Ｃ））。次に該半導体基板をフォトレジス
ト剥離剤に浸漬し、ポジタイプレジスト４．ネガタイプ
レジスト３の剥離と同時にフォトレジスト上に被着した
不要部分の金属膜をも除去して、第３図Ｆｄｌに示す如
く基板１に被着された電極５を形成する。このとき電極
開口の端面はポジレジストで被われているため急峻にな
っており、レジスト上の金属膜は剥離され易い。
ン上に、第３図（ｂ）に示す如くポジタイプフォトレジ
スト４を塗布し、該ポジタイプフォトレジスト膜４のパ
ターンとしては、ネガタイプフォトレジスト３を覆う形
状になる様なガラスマスクを用いて従来のフォトエツチ
ング技術でパターンを形成する。即ちネガタイプフォト
レジストの欠点であるエツチング端面のテーパ状を補っ
て急峻な端面を形成する。次にコンタクト部の絶縁膜２
′を公知の技術でエツチングし、その後にフォトレジス
ト上及び基板上に電極となるための金属材料５を被着す
る（第３図（Ｃ））。次に該半導体基板をフォトレジス
ト剥離剤に浸漬し、ポジタイプレジスト４．ネガタイプ
レジスト３の剥離と同時にフォトレジスト上に被着した
不要部分の金属膜をも除去して、第３図Ｆｄｌに示す如
く基板１に被着された電極５を形成する。このとき電極
開口の端面はポジレジストで被われているため急峻にな
っており、レジスト上の金属膜は剥離され易い。
く効 果〉
以上説明した様に、本発明の方法はネガタイプフォトレ
ジストを下地にしている事から、コンタクト部の絶縁膜
エツチングにも問題は無く、またポジタイプフォトレジ
ストが、ネガタイプフォトレジストを覆うパターン形状
となっている為、全体としてレジスト膜厚は厚く、パタ
ーン形成後のレジスト側面はステップ状態なって、厚膜
電極の場合でも、フォトレジスト上の不要部分の金属膜
と、半導体基板上の残すべき部分の金属膜が分離されや
すく、作業が非常に簡単になってパターン形状の信頼性
も向上する。ざら【こ、ネガタイプフォトレジスト、ポ
ジタイプフォトレジストと２層形状にする為、レジスト
に発生するピンホールも極端に少なくなる利点もある。
ジストを下地にしている事から、コンタクト部の絶縁膜
エツチングにも問題は無く、またポジタイプフォトレジ
ストが、ネガタイプフォトレジストを覆うパターン形状
となっている為、全体としてレジスト膜厚は厚く、パタ
ーン形成後のレジスト側面はステップ状態なって、厚膜
電極の場合でも、フォトレジスト上の不要部分の金属膜
と、半導体基板上の残すべき部分の金属膜が分離されや
すく、作業が非常に簡単になってパターン形状の信頼性
も向上する。ざら【こ、ネガタイプフォトレジスト、ポ
ジタイプフォトレジストと２層形状にする為、レジスト
に発生するピンホールも極端に少なくなる利点もある。
第１図はネガタイプフォトレジスタを用いた従来の製造
方法を説明するための断面図、第２図（ａｌ〜Ｆｄｌは
ポジタイプフォトレジスタを用いた場合の従来のリフト
オフ工程図、第３図は本発明の一実施例を説明するため
の工程図である。 に半導体基板、 ２．２’：二酸化ケイ素膜。 ３：ネガタイプフォトレジスト膜、４：ポジタイプフォ
トレジスト膜、５：電極用金属膜。 代理人 弁理士 福 士 愛 彦（他２名）（ｂノ 第 （Ｃ） ３！２Ｉ！
方法を説明するための断面図、第２図（ａｌ〜Ｆｄｌは
ポジタイプフォトレジスタを用いた場合の従来のリフト
オフ工程図、第３図は本発明の一実施例を説明するため
の工程図である。 に半導体基板、 ２．２’：二酸化ケイ素膜。 ３：ネガタイプフォトレジスト膜、４：ポジタイプフォ
トレジスト膜、５：電極用金属膜。 代理人 弁理士 福 士 愛 彦（他２名）（ｂノ 第 （Ｃ） ３！２Ｉ！
Claims (1)
- １ 絶縁膜で被われた半導体基板上にネガタイプフォト
レジストでパターンを形成する工程と、該パターン上に
ポジタイプフォトレジストを塗布して該ポジタイプフォ
トレジストを対応するパターンにエツチングする工程と
、上記エツチングによって露出した基板表面の絶縁膜を
エツチングする工程と、上記フォトレジストパターン上
及び露出した半導体基板上に金属膜を被着する工程と、
次に残留するフォトレジストを剥離すると同時にフォト
レジスト上の金属膜を除去する工程とからなることを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58137354A JPS6028237A (ja) | 1983-07-26 | 1983-07-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58137354A JPS6028237A (ja) | 1983-07-26 | 1983-07-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6028237A true JPS6028237A (ja) | 1985-02-13 |
Family
ID=15196692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58137354A Pending JPS6028237A (ja) | 1983-07-26 | 1983-07-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6028237A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465337A (zh) * | 2014-12-03 | 2015-03-25 | 复旦大学 | 一种使用pmma/neb双层胶制作金属纳米狭缝的方法 |
-
1983
- 1983-07-26 JP JP58137354A patent/JPS6028237A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465337A (zh) * | 2014-12-03 | 2015-03-25 | 复旦大学 | 一种使用pmma/neb双层胶制作金属纳米狭缝的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JPS604221A (ja) | 半導体装置の製造方法 | |
| JPS6226843A (ja) | 電極金属配線パタ−ンの形成方法 | |
| JPH05218212A (ja) | 半導体装置の製造方法 | |
| JPH05283429A (ja) | 薄膜トランジスタ装置の製造方法 | |
| KR100252757B1 (ko) | 금속패턴 형성방법 | |
| JPS6334928A (ja) | スル−ホ−ルの形成方法 | |
| JPS60154539A (ja) | アルミ配線の形成方法 | |
| JPS6193629A (ja) | 半導体装置の製造方法 | |
| JPH038338A (ja) | 多層配線構造の製造方法 | |
| JPH0269934A (ja) | 半導体装置の製造方法 | |
| JPS59188915A (ja) | 半導体装置の製造法 | |
| JPS6132427A (ja) | 半導体装置の製造方法 | |
| JPH04324681A (ja) | 半導体装置及びその製造方法 | |
| JPH03222330A (ja) | 半導体装置 | |
| JPS58112331A (ja) | リフトオフパタ−ン形成方法 | |
| JPS6148942A (ja) | 半導体装置の電極形成方法 | |
| JPS5928344A (ja) | 半導体装置の製造方法 | |
| JPH03127827A (ja) | 半導体装置の製造法 | |
| JPH01144651A (ja) | 半導体装置の製造方法 | |
| JPH0376269A (ja) | 半導体装置 | |
| JPS61292916A (ja) | コンタクト孔形成法 | |
| JPS6046049A (ja) | 半導体装置の製造方法 | |
| JPH01251642A (ja) | 半導体装置の製造方法 | |
| JPS61140134A (ja) | 半導体装置の製造方法 |