JPS6242232A - 記憶内容表示方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概　要］ 対象とする装置のレジスタまたはメモリの記憶内容を指
定されたアドレスを先頭とする複数アドレスにわたって
表示装置の画面上に表示するごとく構成された系におい
て、従来、指定されたアドレス以降については単にアド
レスの最下位ビットを順次歩道せしめることによりアド
レスを生成していたので、アドレスの有効桁が他と異な
るレジスタ等が存在する場合、無効なデータが表示され
ることとなり画面の表示効率が低下するという問題点が
あったが、これを解決するためアドレスごとのアドレス
有効桁を記憶しておくテーブルを設けて、表示に際し該
テーブルを参照することにより、有効なアドレスの内容
のみを表示する表示方式を開示している。

［産業上の利用分野］ 本発明はレジスタやメモリの内容を表示する際の制御に
関するもので特にサービスプロセッサなどを用いて、先
頭アドレスを指定することにより対象装置内の該アドレ
ス以降の複数アドレスのレジスタやメモリの内容を表示
させる堝合に、有効アドレス桁が他と異なるものがある
場合であっても効率良く表示せしめることの可能な制御
方式に係る。

［従来の技術］ 第４図は従来の表示画面の１例を示す図で、１はアドレ
ス、２はデータで、２ｏはアドレス“０１００”のデー
タ、２．はアドレス“０１０１ｎのデータ、２□はアド
レス“０１０２”のデータ、２．はアドレス“０１０３
”のデータ、３はアドレス入力行、４は表示画面を表し
ており、利用者がアドレス入力行に“０１００”なるア
ドレスを入力した場合の表示画面を示している。

すなわち、本図に見られるように、アドレス入力行にア
ドレス値として０１００”を入力するとアドレス”０１
００″〜“０１１Ｆ”に対応するレジスタまたはメモリ
の３２ワ一ド分のデータが表示される。

第５図は従来の表示方式の制御を示す流れ図Ｖある。

同図に示されるように、従来の制御においては、アドレ
ス入力行にアドレス値が入力されると、該アドレス値の
最下位ビットに次々と“１”を加算（歩進）して、これ
らのアドレスの内容を読み出して記憶領域へ格納して、
それが所定の量（この場合は３２ワード）に達すると、
これを表示装置画面に表示している。

［発明が解決しようとする問題点］ 上述した従来の制御方式においては、常にアドレス値の
最下位ビットに”１”を加算してアドレスを歩進する制
御を行なっているので、アドレスの有効桁が他と異なる
レジスタ等が存在する場合、無意味なデータを表示する
こととなり、表示に関する画面の利用効率が悪いという
問題点があった。

例えば、１６ビツトのアドレスの内上位８ビットのみが
有効である場合に、アドレス“０１００″を指定して表
示をさせると０１００〜０１１Ｆまでのアドレスに対応
する３２ワ一ド分のデータが表示されるが、アドレスの
下位８ビツトはハードウェアにおいて無視されるため、
実際には同一レジスタの同一データが３２ワ一ド分表示
されることになってしまう。

本発明はこのような従来の問題点に鑑み、指定アドレス
を先頭とする表示可能な範囲（例えば３２ワード）の有
効なアドレスに対応するデータのみを画面に表示せしめ
ることの可能な制御方式を提供することを目的としてい
る。

［問題点を解決するための手段］ そして、この目的は本発明によれば特許請求の範囲に記
載のとおり、対象とする装置のレジスタまたはメモリの
記憶内容を指定されたアドレスを先頭とする複数アドレ
スにわたって表示装置の画面上に表示するごとく構成さ
れた系において、各アドレスに対応して該当するアドレ
スのレジスタまたはメモリ領域のアドレス有効桁を記憶
しておくテーブルを設け、表示すべきレジスタまたはメ
モリ領域の先頭アドレスが指定されたとき該テーブルを
参照することによりアドレスの有効桁を認識して有効な
アドレスに対応する内容のみを表示することを特徴とす
る記憶内容表示方式により達成される９ ［実　施　例］ 第１図は本発明の１実施例のアドレスの型テーブルを示
す図で、（ａ）はレジスタまたはメモリのアドレスを示
しており、（ｂ）はアドレスの型テーブルを示している
。図中参照符すで示される数字はビット位置を表してい
る。輸）におけるアドレス中のＸ印は有効ビットである
ことを表しており一印は無効ビットであることを表して
いる。また、（ｂ）に示したアドレスの型テーブルにお
けるパターン”ｏ　ｏ　ｏ　ｏ　ｏ　ｏ　ｏ　ｏ”は１
６ビツトのアドレスビット全部が有効であることを示す
ものであり“０００００００１′′は全部で１６ビツト
のアドレスビット中上位の８ビツトのみが有効であるこ
とを示すものである。

第２図は本発明の１実施例の制御を示す流れ図である。

すなわち、本発明においては、レジスタ、または、メモ
リ内容の画面表示に際し、アドレスが指定されると、ア
ドレスの型テーブルを参照して、その有効桁数を知り、
対応するデータを読み出して表示データ格納領域に格納
すると共に、有効桁の最下位ビットに“１”を加算して
次のアドレスを生成する。そして、このアドレスを用い
て該当するデータを読み出して表示データ格納領域に格
納する。このような動作を繰り返してデータが所定の量
（この例では３２ワード）になるとこれを画面に表示す
る。

本発明の場合における表示画面の１例を第３図に示す。

第３図において、５はアドレス、６はデータ、７はアド
レス入力行、８は表示画面を表しており、６゜はアドレ
ス“００００″のデータ、６１はアドレス″０１００”
のデータ、６□はアドレス“０２００”のデータ、６３
はアドレス″０３００″のデータを示している。

すなわち、本図はアドレス入力行７において、“０１０
０°なる先頭アドレスが指示され、画面上にアドレス゛
’ｏ　ｏ　ｏ　ｏ〜ＩＦＯＯ’に対応するレジスタまた
はメモリの内容が表示されている場合を表すものであっ
て、第２図において示したアドレス型テーブルを用いた
場合について示している。

Ｕ発明の効果コ 以上説明したように本発明の方式によれば、レジスタま
たはメモリの内容を表示装置に表示せしめる際に、アド
レスの有効桁が異なるレジスタまたはメモリ領域が存在
する場合であっても、有効なアドレスに対応するデータ
のみを表示せしめることが可能であるから、表示に際す
る画面の効率的な利用が図れるので効果は大である。

【図面の簡単な説明】

第１図は本発明の１実施例のアドレスの型テーブルを示
す図、第２図は本発明の１実施例の制御を示す流れ図、
第３図は本発明の場合の表示画面の１例を示す図、第４
図は従来の表示画面の１例を示す図、第５図は従来の表
示方式の制御を示す流れ図である。 １．５・・・アドレス、２．６・・・データ、３．７・
・・アドレス入力行、４．８・・・表示画面代理人　弁
理士　井　桁　貞　〜 本発明のｌ実施例のアドレスのをテープ゛ルを示す図第
　７　回 本死朗め鳥含め表示画ｌ坊のメ伊Ｉ屯示す目算　３　図 第２図 ４丁 Ｒ来の表示画面の１４列を示す図 第　４　図

Claims (1)

【特許請求の範囲】
1. 対象とする装置のレジスタまたはメモリの記憶内容を指
   定されたアドレスを先頭とする複数アドレスにわたつて
   、表示装置の画面上に表示するごとく構成された系にお
   いて、各アドレスに対応して該当するアドレスのレジス
   タまたはメモリ領域のアドレス有効桁を記憶しておくテ
   ーブルを設け、表示すべきレジスタまたはメモリ領域の
   先頭アドレスが指定されたとき該テーブルを参照するこ
   とによりアドレスの有効桁を認識して有効なアドレスに
   対応する内容のみを表示することを特徴とする記憶内容
   表示方式。