JPS6243984A - 文字発生装置 - Google Patents
文字発生装置Info
- Publication number
- JPS6243984A JPS6243984A JP60183228A JP18322885A JPS6243984A JP S6243984 A JPS6243984 A JP S6243984A JP 60183228 A JP60183228 A JP 60183228A JP 18322885 A JP18322885 A JP 18322885A JP S6243984 A JPS6243984 A JP S6243984A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- character
- signal
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Studio Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はビデオチープレコーグ（以下ＶＴＲと称す）等
の映像出力信号に文字信号を重畳する文字発生装置に関
づる。
の映像出力信号に文字信号を重畳する文字発生装置に関
づる。
従来の技術
従来、ＶＴＲ等の映像出力信号に文字信号を重畳する簡
易型の文字発生装置としては、第５図に示す様なものが
ある。第５図において、１は映像信号入力端子、２は映
像信号より複合同期信号ｒ咎貰を取り出す同期分離回路
、３は複合同期信号から垂直同期信号［■荊を取り出す
積分回路、４は文字コード・アドレスデータと水平・垂
直タイミングパルスにより文字信号を発生する文字発生
器、５は文字発生器４に文字コード・アドレスデータを
与えるマイクロコンピュータ、６は操作用キーボード、
７は入力映像信号に文字発生器４の文字信号を加算する
加算回路、８は映像出力端子である。
易型の文字発生装置としては、第５図に示す様なものが
ある。第５図において、１は映像信号入力端子、２は映
像信号より複合同期信号ｒ咎貰を取り出す同期分離回路
、３は複合同期信号から垂直同期信号［■荊を取り出す
積分回路、４は文字コード・アドレスデータと水平・垂
直タイミングパルスにより文字信号を発生する文字発生
器、５は文字発生器４に文字コード・アドレスデータを
与えるマイクロコンピュータ、６は操作用キーボード、
７は入力映像信号に文字発生器４の文字信号を加算する
加算回路、８は映像出力端子である。
次に第５図に従って簡単に動作を説明する。キ−ボード
６とマイクロコンピュータ５により表示したい文字コー
ド・アドレスデータを文字発生器４にメモリする。文字
の表示タイミングは同期分離回路２により分離された複
合同期信号ｒ羽訃により水平方向表示タイミングのリセ
ットと、その数をカウントすることによる垂直方向の表
示タイミングがなされ、また積分回路３で得られる垂直
同期信号五「丑により垂直方向表示タイミングのリセッ
トがなされる。従って文字発生器４からは入力映像信号
と同期した文字信号が発生せしめられ、加算回路７で重
畳された後、ＣＲＴ等で表示される。
６とマイクロコンピュータ５により表示したい文字コー
ド・アドレスデータを文字発生器４にメモリする。文字
の表示タイミングは同期分離回路２により分離された複
合同期信号ｒ羽訃により水平方向表示タイミングのリセ
ットと、その数をカウントすることによる垂直方向の表
示タイミングがなされ、また積分回路３で得られる垂直
同期信号五「丑により垂直方向表示タイミングのリセッ
トがなされる。従って文字発生器４からは入力映像信号
と同期した文字信号が発生せしめられ、加算回路７で重
畳された後、ＣＲＴ等で表示される。
発明が解決しようとする問題点
しかしながら上記の様な構成では、ＶＴＲのようにノイ
ズの多い映像信号を入力した場合、文字表示位醒が不安
定になると言う欠点があった。これは同期分離された複
合同期信号もノイズが多いためにノイズによりカウント
ミスを起こすためで、表示画面上で垂直方向の位置変動
となって現れる（垂直同期信号は積分回路３で得るため
にノイズは非常に少ない）。
ズの多い映像信号を入力した場合、文字表示位醒が不安
定になると言う欠点があった。これは同期分離された複
合同期信号もノイズが多いためにノイズによりカウント
ミスを起こすためで、表示画面上で垂直方向の位置変動
となって現れる（垂直同期信号は積分回路３で得るため
にノイズは非常に少ない）。
これを防ぐ方法としてはＡＦＣ（八１ｌｔｏｌａｔｉｃ
Ｆｒｅｑｕｅｎｃｙ Ｃｏｎｔｒｏｌ ＞ループを構
成でるのが最適であるが、簡易型の文字発生装置に使用
するには不適当であり、該だフィルタ等でノイズ除去を
すると、同期（Ｈ号そのものまで除去されかねず、簡易
な構成で効果のある方法が望まれていた。
Ｆｒｅｑｕｅｎｃｙ Ｃｏｎｔｒｏｌ ＞ループを構
成でるのが最適であるが、簡易型の文字発生装置に使用
するには不適当であり、該だフィルタ等でノイズ除去を
すると、同期（Ｈ号そのものまで除去されかねず、簡易
な構成で効果のある方法が望まれていた。
本発明はかかる問題点を解決するもので、簡易な構成で
かつノイズに対して表示文字の位置変動の極めて小さい
文字発生装置を貯供ゼんとするものである。
かつノイズに対して表示文字の位置変動の極めて小さい
文字発生装置を貯供ゼんとするものである。
問題点を解決するための手段
上記問題点を解決するために、本発明は、入力映像信号
より複合同期信号を分離する同期分離回路と、水平・垂
直方向リセットタイミングパルス入力端子を有する文字
発生回路と、入力映像信号に前記文字発生回路の文字出
力信号を加算する加算回路と、分離された複合同期信号
から垂直同期信号を得て、これを前記文字発生回路の垂
直方向リセットタイミングパルス入力端子に供給する積
分回路と、前記複合同期信号の前縁をトリガ入力として
第１パルスを発生し、前記第１パルス後縁をトリが入力
として少くとも１／２水平走査期間以上のパルス幅の第
２パルスを発生し、前記第２パルス発生中における第１
パルスのみを選択して、これを前記文字発生装置の水平
方向リセットタイミング入力端子に供給するパルス発生
回路とを有する構成にしたものである。
より複合同期信号を分離する同期分離回路と、水平・垂
直方向リセットタイミングパルス入力端子を有する文字
発生回路と、入力映像信号に前記文字発生回路の文字出
力信号を加算する加算回路と、分離された複合同期信号
から垂直同期信号を得て、これを前記文字発生回路の垂
直方向リセットタイミングパルス入力端子に供給する積
分回路と、前記複合同期信号の前縁をトリガ入力として
第１パルスを発生し、前記第１パルス後縁をトリが入力
として少くとも１／２水平走査期間以上のパルス幅の第
２パルスを発生し、前記第２パルス発生中における第１
パルスのみを選択して、これを前記文字発生装置の水平
方向リセットタイミング入力端子に供給するパルス発生
回路とを有する構成にしたものである。
作用
本発明は上記の構成により、入力映像信号から分離され
た複合同期信号をそのまま文字発生装置の水平方向リセ
ットタイミング入力とはせずに、同期信号区間以外は阻
止するパルス発生回路により、複合同期信号中に含まれ
るノイズによる垂直方向の文字位置変動を押さえるもの
である。
た複合同期信号をそのまま文字発生装置の水平方向リセ
ットタイミング入力とはせずに、同期信号区間以外は阻
止するパルス発生回路により、複合同期信号中に含まれ
るノイズによる垂直方向の文字位置変動を押さえるもの
である。
実施例
以下本発明の一実施例を図面に基づいて説明する。第１
図は本発明の第１の実施例による文字発生装置の構成図
を示す。第１図おいて、１〜８は第５図と同一要素であ
り、同一番号を付している。
図は本発明の第１の実施例による文字発生装置の構成図
を示す。第１図おいて、１〜８は第５図と同一要素であ
り、同一番号を付している。
破線で間該れた９が本発明で新たに付加されたパルス発
生要素であり、９１．９３．９５はＡＮＤゲート、９２
は立上がり入力で０．０８１−１ （１１：１水平走査
期）の水平同期信号と同一幅パルスを発生づる非再トリ
ガ型単安定バイブレータ（以下ＭＭと略す）、９４は立
上がり入力で０．８〜０ 、９１−１の１７２水平期間
以上のパルスを発生ずる非再トリガ型ＭＭを示づ。
生要素であり、９１．９３．９５はＡＮＤゲート、９２
は立上がり入力で０．０８１−１ （１１：１水平走査
期）の水平同期信号と同一幅パルスを発生づる非再トリ
ガ型単安定バイブレータ（以下ＭＭと略す）、９４は立
上がり入力で０．８〜０ 、９１−１の１７２水平期間
以上のパルスを発生ずる非再トリガ型ＭＭを示づ。
以下その動作について第２図のタイミングチャートとと
もに説明する。第２図はパルス発生回路９内の各点にお
Ｇプる垂直帰線期間付近のタイミングチャートを示して
おり、（ａ）は入力となる複合同期信号、（ｂ）はＭＭ
９２の１極性側出力、（Ｃ）はＭＭ９４のｆ１極性側出
力、（ｄ） １．、Ｉ Ｎ Ａ Ｎ ｒ） ９５（７）
出力すなわち文字発生器４の水平方向リセツ１へタイミ
ング入力を示す。
もに説明する。第２図はパルス発生回路９内の各点にお
Ｇプる垂直帰線期間付近のタイミングチャートを示して
おり、（ａ）は入力となる複合同期信号、（ｂ）はＭＭ
９２の１極性側出力、（Ｃ）はＭＭ９４のｆ１極性側出
力、（ｄ） １．、Ｉ Ｎ Ａ Ｎ ｒ） ９５（７）
出力すなわち文字発生器４の水平方向リセツ１へタイミ
ング入力を示す。
今複合同期信＠（ａ）が入力されると、その前縁に同期
してＭ Ｍ ９２は第２図ｆｂ）の０．０８ト１のパル
スを発生する。次にＭＭ９２の出力パルスの後縁に同期
してＭ Ｍ ９４は第２図（Ｃ）の０．８〜０，９Ｈの
パルスを発生する。このＭＭ９４の出力とＭ Ｍ ９２
の出力はＮＡＮＤ９５にて第２図（ｄ）のように出力さ
れる。つまり複合同期信号は、１Ｆ１明間の中の０．８
〜０，９日はゲートによりノイズが除去された幅ｏ、ｏ
８Ｆ＋のＩＨ毎のパルスに変換される。
してＭ Ｍ ９２は第２図ｆｂ）の０．０８ト１のパル
スを発生する。次にＭＭ９２の出力パルスの後縁に同期
してＭ Ｍ ９４は第２図（Ｃ）の０．８〜０，９Ｈの
パルスを発生する。このＭＭ９４の出力とＭ Ｍ ９２
の出力はＮＡＮＤ９５にて第２図（ｄ）のように出力さ
れる。つまり複合同期信号は、１Ｆ１明間の中の０．８
〜０，９日はゲートによりノイズが除去された幅ｏ、ｏ
８Ｆ＋のＩＨ毎のパルスに変換される。
このように第１の実施例によれば、ノイズが除去された
文字発生器用のパルスが得られるばかりでなく、そのパ
ルスは幅が０．０８８で１］１毎であるから水平同期信
号としても利用できる。
文字発生器用のパルスが得られるばかりでなく、そのパ
ルスは幅が０．０８８で１］１毎であるから水平同期信
号としても利用できる。
第３図は本発明の第２の実施例を示したもので、パルス
発生回路９内の要素だけを示している。第３図において
、９１〜９５は第１図と同一要素であり、同一番号を付
している。９６はインバータである。
発生回路９内の要素だけを示している。第３図において
、９１〜９５は第１図と同一要素であり、同一番号を付
している。９６はインバータである。
第１図と異なる点はＭＭ９２の出力の代わりに複合同期
信号を反転したインバータ９６の出力信号をＮＡＮＤゲ
ート９５の入力とした点である。これはＭＭ９２の出力
にジッターが多いと、第１図では、これがそのまま水平
方向リセットタイミングのジッターとなって文字表示時
に水平ジッターが現れるので、これを防ぐために複合同
期信号をＭＭ９４の出力でゲートした出力を水平方向リ
セットタイミングパルスとして用いるものである。垂直
帰線期間ではパルス幅は変化し、さらに垂直同期信号期
間では１ｌ−Ｉｆσのパルスになるとは限らないので、
水平同期信号として利用することは出来ないが、文字発
生器４のリセッｉ・タイミングの入力パルスとしてであ
れば、パルス幅の変化覆るのは垂直帰線期間内であり、
またパルス数の変化でるのは垂直同期信号期間内であっ
て文字発生器は既に垂直同期信号によりリセッ１−され
ているので、文字表示には何ら差しつかえない。
信号を反転したインバータ９６の出力信号をＮＡＮＤゲ
ート９５の入力とした点である。これはＭＭ９２の出力
にジッターが多いと、第１図では、これがそのまま水平
方向リセットタイミングのジッターとなって文字表示時
に水平ジッターが現れるので、これを防ぐために複合同
期信号をＭＭ９４の出力でゲートした出力を水平方向リ
セットタイミングパルスとして用いるものである。垂直
帰線期間ではパルス幅は変化し、さらに垂直同期信号期
間では１ｌ−Ｉｆσのパルスになるとは限らないので、
水平同期信号として利用することは出来ないが、文字発
生器４のリセッｉ・タイミングの入力パルスとしてであ
れば、パルス幅の変化覆るのは垂直帰線期間内であり、
またパルス数の変化でるのは垂直同期信号期間内であっ
て文字発生器は既に垂直同期信号によりリセッ１−され
ているので、文字表示には何ら差しつかえない。
このＪ：うに第２の実施例によれば、ジッターの多いＭ
Ｍでも安心して使用できる。
Ｍでも安心して使用できる。
第４図は本発明の第３の実施例を示したもので、パルス
発生回路９内の部分だけを示している。第４図において
、９３〜９６は第３図と同一要素であり、同一番号を付
している。第３図と異なる点はＮＡＮＤゲート９１．
ＭＭ９２を削除し、ＮＡＮＤゲート９３の入力をインバ
ータ９６の出力から供給している点である。第３図の第
２の実施例まではＭＭ９４の出力波形は変動しなかった
のが、第３の実施例では垂直帰線期間で大きく変動する
ため、ＮＡＮＯゲート９５出力の垂直帰線期間でのパル
ス幅や垂直同期信号期間でのパルス数の変動は第２の実
施例に比してかなり大きい。しかしながら、第２の実施
例で述べた理由により文字発生器４の水平リセットタイ
ミングパルスとして利用する分には何ら問題はない。
発生回路９内の部分だけを示している。第４図において
、９３〜９６は第３図と同一要素であり、同一番号を付
している。第３図と異なる点はＮＡＮＤゲート９１．
ＭＭ９２を削除し、ＮＡＮＤゲート９３の入力をインバ
ータ９６の出力から供給している点である。第３図の第
２の実施例まではＭＭ９４の出力波形は変動しなかった
のが、第３の実施例では垂直帰線期間で大きく変動する
ため、ＮＡＮＯゲート９５出力の垂直帰線期間でのパル
ス幅や垂直同期信号期間でのパルス数の変動は第２の実
施例に比してかなり大きい。しかしながら、第２の実施
例で述べた理由により文字発生器４の水平リセットタイ
ミングパルスとして利用する分には何ら問題はない。
このように第３の実施例によれば、より簡略化された回
路が実現できる。もちろんＭ Ｍ ９２は削除している
ので水平ジッターは良好となる。
路が実現できる。もちろんＭ Ｍ ９２は削除している
ので水平ジッターは良好となる。
発明の詳細
な説明したように、本発明によれば、簡易な構成で、文
字表示時に垂直方向の変動の極めて少ない文字発生装置
が実現でき、その実用的効果は極めて大きい。
字表示時に垂直方向の変動の極めて少ない文字発生装置
が実現でき、その実用的効果は極めて大きい。
第１図は本発明における一実施例を示す文字発生装置の
ブロック図、第２図は同実施例のタイミングチャート、
第３図および第４図はそれぞれ本発明の他の実施例の文
字発生装置の一部ブロックー 〇 − 図、第５図は従来の文字発生装置のブロック図である。 １・・・映像入力端子、２・・・同期分離回路、３・・
・積分器、４・・・文字発生器、５・・・マイクロコン
ピュータ、６・・・キーボード、７・・・加算回路、８
・・・映像出力端子、９・・・パルス発生回路、９１．
９３．９５・・・ＮＡＮＤゲート、９２．９４・・・単
安定マルチバイブレータ、９６・・・インバータ 代理人 森 木 義 弘 第２図 一時間 第３図 第５図
ブロック図、第２図は同実施例のタイミングチャート、
第３図および第４図はそれぞれ本発明の他の実施例の文
字発生装置の一部ブロックー 〇 − 図、第５図は従来の文字発生装置のブロック図である。 １・・・映像入力端子、２・・・同期分離回路、３・・
・積分器、４・・・文字発生器、５・・・マイクロコン
ピュータ、６・・・キーボード、７・・・加算回路、８
・・・映像出力端子、９・・・パルス発生回路、９１．
９３．９５・・・ＮＡＮＤゲート、９２．９４・・・単
安定マルチバイブレータ、９６・・・インバータ 代理人 森 木 義 弘 第２図 一時間 第３図 第５図
Claims (1)
- １、入力映像信号より複合同期信号を分離する同期分離
回路と、水平・垂直方向リセットタイミングパルス入力
端子を有する文字発生回路と、入力映像信号に前記文字
発生回路の文字出力信号を加算する加算回路と、分離さ
れた複合同期信号から垂直同期信号を得て、これを前記
文字発生回路の垂直方向リセットタイミングパルス入力
端子に供給する積分回路と、前記複合同期信号の前縁を
トリガ入力として第１パルスを発生し、前記第１パルス
後縁をトリガ入力として少くとも１／２水平走査期間以
上のパルス幅の第２パルスを発生し、前記第２パルス発
生中における第１パルスのみを選択して、これを前記文
字発生装置の水平方向リセットタイミング入力端子に供
給するパルス発生回路とを有する文字発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60183228A JPS6243984A (ja) | 1985-08-21 | 1985-08-21 | 文字発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60183228A JPS6243984A (ja) | 1985-08-21 | 1985-08-21 | 文字発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6243984A true JPS6243984A (ja) | 1987-02-25 |
Family
ID=16132028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60183228A Pending JPS6243984A (ja) | 1985-08-21 | 1985-08-21 | 文字発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6243984A (ja) |
-
1985
- 1985-08-21 JP JP60183228A patent/JPS6243984A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4498098A (en) | Apparatus for combining a video signal with graphics and text from a computer | |
| EP0096627A2 (en) | Interactive computer-based information display system | |
| JPH071423B2 (ja) | パルス発生回路 | |
| JPH05327486A (ja) | 同期信号生成回路 | |
| JPH05130448A (ja) | 水平ａｆｃ回路 | |
| US6108043A (en) | Horizontal sync pulse minimum width logic | |
| JPS61172484A (ja) | ビデオフイ−ルドデコ−ダ | |
| US6331875B1 (en) | Method and device for arranging digitized image signals or data in orthogonal rows and columns | |
| JPS6161308B2 (ja) | ||
| JP3203682B2 (ja) | 垂直同期処理回路 | |
| JP3405008B2 (ja) | 垂直同期信号回路 | |
| JP2687484B2 (ja) | 自動周波数制御回路 | |
| JP2592264B2 (ja) | ビデオ信号発生装置 | |
| JP3008382B2 (ja) | Ｐａｌ用信号変換回路およびそれを用いたｐａｌ用ビデオ信号生成方法 | |
| JPH0119493Y2 (ja) | ||
| JPS63114491A (ja) | ビデオプリンタ用信号処理装置 | |
| JPS60130971A (ja) | 同期信号分離回路 | |
| JPS6055770A (ja) | テレビジョン受像機の水平パルス発生装置 | |
| JPH0552110B2 (ja) | ||
| JP2519816B2 (ja) | 磁気記録再生装置のヘッド調整装置 | |
| JPS59153587U (ja) | 陰極線管デイスプレイ装置 | |
| JPH0340667A (ja) | ビデオ信号の同期回路 | |
| JPH0782308B2 (ja) | パーソナルコンピュータの同期合わせ回路 | |
| JPH0416990B2 (ja) | ||
| JPS6249788B2 (ja) |