JPS6245151A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6245151A JPS6245151A JP60184248A JP18424885A JPS6245151A JP S6245151 A JPS6245151 A JP S6245151A JP 60184248 A JP60184248 A JP 60184248A JP 18424885 A JP18424885 A JP 18424885A JP S6245151 A JPS6245151 A JP S6245151A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- film
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/934—Cross-sectional shape, i.e. in side view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/981—Auxiliary members, e.g. spacers
- H10W72/983—Reinforcing structures, e.g. collars
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体装置、特に多層ｋｌ （アルミニウム）
配線によりなるポンデイングパツド（外部接続用端子）
よりの配線引き出し構造に関する。
配線によりなるポンデイングパツド（外部接続用端子）
よりの配線引き出し構造に関する。
ＩＣやＬＳＩのごとき半導体集積回路装置において、ｌ
テクブあたりの素子数の増大に伴い、素子間を接続する
ためのｉ配線は２層、３層と多層化され、同時に微細化
された多層配線構造が採用されるようになってきた。
テクブあたりの素子数の増大に伴い、素子間を接続する
ためのｉ配線は２層、３層と多層化され、同時に微細化
された多層配線構造が採用されるようになってきた。
このような多層配線の層間絶縁膜として、欠陥密度が小
さく、電気的安定性、耐湿性および加工性などに優れて
いるＳ１０．系の無機絶縁膜は従来から使用されている
ことが工業訓査会１９８２年３月１日発行「電子材料１
９８２年３月号」Ｐ４３に記載されている。
さく、電気的安定性、耐湿性および加工性などに優れて
いるＳ１０．系の無機絶縁膜は従来から使用されている
ことが工業訓査会１９８２年３月１日発行「電子材料１
９８２年３月号」Ｐ４３に記載されている。
一方半導体素子にはバイポーラトランジスタとＭＯＳ（
又はＣＭＯ８）電界効果トランジスタ（ＦＥＴ）の２種
類がある。本願出願人らは、これら２種の半導体素子を
同一基板上に形成する技術全開発している。
又はＣＭＯ８）電界効果トランジスタ（ＦＥＴ）の２種
類がある。本願出願人らは、これら２種の半導体素子を
同一基板上に形成する技術全開発している。
本願出願人らのバイポーラ−ＣＭＯ８製造プロセスにお
いては、バイポーラ部のエミッタ拡散の為、基板全面に
リン酸化物を含むｓｉｏ、ガラス（ＰＳＧ）ｆ：形成す
る。このＰＳＧ膜はエミッタを形成するため高濃度のリ
ンを含む。そのまま基板上にＰ Ｓ ０Ｍ全残留させる
とＭ２Ｓ部のゲートＳ１０を膜がリンにより汚染される
ので、上記Ｓｉｎ。
いては、バイポーラ部のエミッタ拡散の為、基板全面に
リン酸化物を含むｓｉｏ、ガラス（ＰＳＧ）ｆ：形成す
る。このＰＳＧ膜はエミッタを形成するため高濃度のリ
ンを含む。そのまま基板上にＰ Ｓ ０Ｍ全残留させる
とＭ２Ｓ部のゲートＳ１０を膜がリンにより汚染される
ので、上記Ｓｉｎ。
ガラス（ＰＳＧ）の表面一部のリン酸化物を取シ除いて
リン儂度を低下させパッジベージ薦ン膜の一つとして利
用し、その上に多層配線全形成しポリイミド系高分子樹
膜のごとき有機絶縁膜で覆う。
リン儂度を低下させパッジベージ薦ン膜の一つとして利
用し、その上に多層配線全形成しポリイミド系高分子樹
膜のごとき有機絶縁膜で覆う。
ポリイミド系樹脂は、耐熱性があり、柔軟性を有すると
ともに表面の平坦性を確保する上で有利である。
ともに表面の平坦性を確保する上で有利である。
ところでこの碌なＴ、Ｃチップにおいては、ポンディン
グパッド部分の構造は、２層（又は３層）の多層１’構
造を採用しているが、このポンディングパッドからのＡ
Ｊ配紛糾引出はこれまで第３図、第４図に示すように第
１層の１？膜を使用し行なってきた。同図において、１
は半導体基板。
グパッド部分の構造は、２層（又は３層）の多層１’構
造を採用しているが、このポンディングパッドからのＡ
Ｊ配紛糾引出はこれまで第３図、第４図に示すように第
１層の１？膜を使用し行なってきた。同図において、１
は半導体基板。
２は表面ＳｌＯ＊ＩｉＵ、 ３ｉｊ第１層Ａ４ ｍ、
４はＣｖＤ（気相化学堆積）ＳｔＯｔ層間脱、５は
ポリイミド系樹脂層間膜、６は第２層Ａｌ膜、７はポリ
イミド系樹脂弐面保１ｉ膜、８はボンディングされた金
ボールである。第１層ＡＩのパッド部分３で第３図で示
すように配線９の引出される方向のボンディングエリア
の配線の一部１０の幅を広く形放し引出し線の断線防止
を行なう。
４はＣｖＤ（気相化学堆積）ＳｔＯｔ層間脱、５は
ポリイミド系樹脂層間膜、６は第２層Ａｌ膜、７はポリ
イミド系樹脂弐面保１ｉ膜、８はボンディングされた金
ボールである。第１層ＡＩのパッド部分３で第３図で示
すように配線９の引出される方向のボンディングエリア
の配線の一部１０の幅を広く形放し引出し線の断線防止
を行なう。
しかし、ボンディング位置がこの配線引出し方向にずれ
た位置で行われた場合、ボンディングの際の応力（スト
レス）によりて、第５図に示すように、第１層Ａｌ膜よ
シなる配線９．ｌＯを良うかたいガラス性のＣＶＤ−８
ｉＯｔ膜４が破壊され、このガラスの破砕部分１１によ
って直下の第１層Ａｌ配線１０．１１の断線不良をひき
起すことが、本発明者によりｓきらかとされた。
た位置で行われた場合、ボンディングの際の応力（スト
レス）によりて、第５図に示すように、第１層Ａｌ膜よ
シなる配線９．ｌＯを良うかたいガラス性のＣＶＤ−８
ｉＯｔ膜４が破壊され、このガラスの破砕部分１１によ
って直下の第１層Ａｌ配線１０．１１の断線不良をひき
起すことが、本発明者によりｓきらかとされた。
本発明は上記した問題を克服するためになされたもので
ある。
ある。
本発明の一つの目的は、多層配線構造のポンディングパ
ッドよりの配線引き出し部の断線不良をなくし半導体装
置の信頼性を向上することにある。
ッドよりの配線引き出し部の断線不良をなくし半導体装
置の信頼性を向上することにある。
本発明の前記ならびにそのｉｔかの目的と新規な特徴は
、本明細誉の記述および添付図面からあきらかになるで
あろう。
、本明細誉の記述および添付図面からあきらかになるで
あろう。
本願において開示される発明のうち代表的なものの概要
全簡単に説明すれば下記のとおりである。
全簡単に説明すれば下記のとおりである。
すなわち、半導体基体の一生表面にいくつかの半導体素
子が形成され、これら半導体素子の上にその電極間全接
続して回路をつくる多層のＡＩ配線層が無機又は／及び
有機の絶縁膜を介して配設され、上記ＡＩ配＋ｌｉ５！
層の一部は上記基体（チップ）のたとえば周辺部上で外
部接続用端子（ポンディングパッド）として積層されて
いる半導体装置であって、上記端子より引き出されるＡ
Ｊ配線は少なくともその上が無機絶縁膜で覆われていな
い配線層、たとえば第２層Ａｌ膜線であることにより、
ボンディング時のストレスによシ硬質の無機絶縁膜でに
よる配線破壊を防止し、前記発明の目的を達成すること
ができる。
子が形成され、これら半導体素子の上にその電極間全接
続して回路をつくる多層のＡＩ配線層が無機又は／及び
有機の絶縁膜を介して配設され、上記ＡＩ配＋ｌｉ５！
層の一部は上記基体（チップ）のたとえば周辺部上で外
部接続用端子（ポンディングパッド）として積層されて
いる半導体装置であって、上記端子より引き出されるＡ
Ｊ配線は少なくともその上が無機絶縁膜で覆われていな
い配線層、たとえば第２層Ａｌ膜線であることにより、
ボンディング時のストレスによシ硬質の無機絶縁膜でに
よる配線破壊を防止し、前記発明の目的を達成すること
ができる。
第１図、第２図（ａ）は本発明の一実施例を示すもので
ある。このうち第１図はポンディングパッド部における
第１層Ａｌ膜３（破線で示す）と第２層Ａｌ膜６（実線
で示す）との位置関係を示す平面図である。
ある。このうち第１図はポンディングパッド部における
第１層Ａｌ膜３（破線で示す）と第２層Ａｌ膜６（実線
で示す）との位置関係を示す平面図である。
第２図はポンディングパッド部の半導体装置の断面図で
あって、第１図におけるＡ−Ａ視断面図である。
あって、第１図におけるＡ−Ａ視断面図である。
１はＳｔ（シリコン）半導体基板で図示されない基板表
面にト２／ジスタなどの半導体素子が形成される。
面にト２／ジスタなどの半導体素子が形成される。
２は表面熱酸化によシ形成した５ｉ０１膜、３は第１層
Ａｌ膜よりなるポンディングパッド下地部分である。こ
の第」層へ！膜のパッド部分からは配線は引出されない
。
Ａｌ膜よりなるポンディングパッド下地部分である。こ
の第」層へ！膜のパッド部分からは配線は引出されない
。
４はｃｖｎ−ｓｉｏ！又はＣＶＤ・ＰＳＧ（リン。
シリケートガラス）からなる漸開（第１層）絶縁膜でパ
ッド部分にスルーホール（透孔）をあけである。
ッド部分にスルーホール（透孔）をあけである。
５はボリイきド系樹脂、たとえば芳香族ジアミンと芳香
族テトラカルボン酸二無水物とを反応してイヒられる重
合物からなり、そのプレポリマー溶液を配線の形成され
た基板表面にスピンナ塗布し、２００−３００℃で熱処
理して重合硬化させた層間（第２層）絶縁膜で、パッド
部分にスルーホール金あけである。
族テトラカルボン酸二無水物とを反応してイヒられる重
合物からなり、そのプレポリマー溶液を配線の形成され
た基板表面にスピンナ塗布し、２００−３００℃で熱処
理して重合硬化させた層間（第２層）絶縁膜で、パッド
部分にスルーホール金あけである。
６は第２層Ａｌ ｇ！よシなるポンディングパッドであ
って、第１図に示すように、配線９が引き出され、ボン
ディングエリアとなる配線の一部１０は太い幅に形成さ
れる。
って、第１図に示すように、配線９が引き出され、ボン
ディングエリアとなる配線の一部１０は太い幅に形成さ
れる。
７はポリイミド系樹脂よりなる保ｄ用絶縁膜（プロチク
７ｇ７Ｍ）であって、パッド部分にスルーホールをあけ
である。
７ｇ７Ｍ）であって、パッド部分にスルーホールをあけ
である。
８はワイヤボンディングによる金ボールでわる。
第２図（ｂ）、 （ｃ）、 （ｄ）は本発明を３層配線
のポンディングパッド部に適用した場合を示し、いずれ
もパッド部からひき出された配線の上にはＣＶＤ・Ｓｉ
ｎｇ、ＰＳＧ、５ＯＧ（スピン・オン・グラス）等の硬
質無機層間絶縁膜が形成されていないのがその特徴でら
り、本発明の効果を有する。
のポンディングパッド部に適用した場合を示し、いずれ
もパッド部からひき出された配線の上にはＣＶＤ・Ｓｉ
ｎｇ、ＰＳＧ、５ＯＧ（スピン・オン・グラス）等の硬
質無機層間絶縁膜が形成されていないのがその特徴でら
り、本発明の効果を有する。
第２図（ｂ）は第２／！！Ａｌ膜よυなるポンディング
パッド６から引き出された配＠９．第３層ＡＩ Ｍよシ
なるポンディングパッド２０から引き出された配線２１
上には軟質の有機絶縁膜５，７が形成されており、配ｌ
ＩＭ９．２１下には硬質の無機層間膜を有しないため金
ボール８をボンディングしても配線９，２】は断線しな
い。
パッド６から引き出された配＠９．第３層ＡＩ Ｍよシ
なるポンディングパッド２０から引き出された配線２１
上には軟質の有機絶縁膜５，７が形成されており、配ｌ
ＩＭ９．２１下には硬質の無機層間膜を有しないため金
ボール８をボンディングしても配線９，２】は断線しな
い。
第２図（ｅ）、 （ｄ）は第１層、第２層Ａ１１ｆＨで
形成されたポンディングパッド部３，６からは引き出し
配線がなく第３層Ａｌ膜のボンデ・イングパッド部２０
からだけ引き出し配線２１が形成されている。
形成されたポンディングパッド部３，６からは引き出し
配線がなく第３層Ａｌ膜のボンデ・イングパッド部２０
からだけ引き出し配線２１が形成されている。
そのためポンディングパッド部６以外の部分の配線２３
ｅは硬質の無機絶縁膜２２で被うことが可能′ごあり、
耐温性が向上できる。第２図（ｅ）、 （ｄ）と・も１
−ｊｉ １ｊ４Ｊ ２１上には有機絶縁膜７全使用して
いる点ｌｊ、 Ｉｉ］Ｊじである。第２図（ｃ）は配た
メ２１下に有機絶縁膜５？使用１７ているが、第２図（
ｄ）は使用していない。
ｅは硬質の無機絶縁膜２２で被うことが可能′ごあり、
耐温性が向上できる。第２図（ｅ）、 （ｄ）と・も１
−ｊｉ １ｊ４Ｊ ２１上には有機絶縁膜７全使用して
いる点ｌｊ、 Ｉｉ］Ｊじである。第２図（ｃ）は配た
メ２１下に有機絶縁膜５？使用１７ているが、第２図（
ｄ）は使用していない。
↓゛Ｊ、−ヒ実施例で述べた本発明によれば下記のよう
に効果が得られる。
に効果が得られる。
従来の２層配線では、第１層Ａｌ膜は硬質のＣＶＤ−８
ＩＯ，膜の下に軟質のＡＪ膜が存在する構造でちるため
、ワイヤボンディング時に第１層Ｍ配線に応力集中が起
り、その部分でＡＪが押し出されてＣＶＤ−８１０，膜
が破壊されたが、本発明による２層配線では、ポンディ
ングパッド部の第２層Ａｌ膜から配線が取り出されてお
り、ワイヤボンディングによりて応力がかかりても、配
線取出し部分は柔軟な有機樹脂膜で囲′ｌｌ′＋′１．
″ｒいるため応力集中がなく、Ａｌ配線の破壊は聾ぬが
れ、一方、硬質のＣＶ Ｄ ＝８１０２膜の下Ｖ・書ｔ
ＡＪ配脂が存在しないことにより、ｌ断線全防止できる
。
ＩＯ，膜の下に軟質のＡＪ膜が存在する構造でちるため
、ワイヤボンディング時に第１層Ｍ配線に応力集中が起
り、その部分でＡＪが押し出されてＣＶＤ−８１０，膜
が破壊されたが、本発明による２層配線では、ポンディ
ングパッド部の第２層Ａｌ膜から配線が取り出されてお
り、ワイヤボンディングによりて応力がかかりても、配
線取出し部分は柔軟な有機樹脂膜で囲′ｌｌ′＋′１．
″ｒいるため応力集中がなく、Ａｌ配線の破壊は聾ぬが
れ、一方、硬質のＣＶ Ｄ ＝８１０２膜の下Ｖ・書ｔ
ＡＪ配脂が存在しないことにより、ｌ断線全防止できる
。
このようにボンディングバッド部分でｋｌＨＨ不良がな
くなることにより、半導体装置の製造プロセスの歩留り
が向上するとともに半導体製品の信頼性が向上する。
くなることにより、半導体装置の製造プロセスの歩留り
が向上するとともに半導体製品の信頼性が向上する。
以上本発明者によりなされた発明を実施例にもとづき具
体的に説明したが本発明は上記実施例に限定されるもの
でｔよなく、その要旨全逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが本発明は上記実施例に限定されるもの
でｔよなく、その要旨全逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、３層のＡＪ配線構造の場合、ＣＶＤ・５ｉｏ
ｔ膜で覆われた第１層Ａｌ膜からの配線とり出しは避け
て、Ｓｉｎ、膜で直接覆われない第２層Ａｌ膜又は第３
層Ａｌ膜から配線取出しを行うようにする。
ｔ膜で覆われた第１層Ａｌ膜からの配線とり出しは避け
て、Ｓｉｎ、膜で直接覆われない第２層Ａｌ膜又は第３
層Ａｌ膜から配線取出しを行うようにする。
本発明は主として多層配線構造全もつ半導体集積回路装
置に適用される。
置に適用される。
第１図ｉｔ、本発明の一実施例を示すものでちって、半
導体装ｆｆｌにおけるボ／デイングパ；ンド部の平面図
でた）る。 橙″′ｌ：１１￥Ｉ （ａ） ＆ｉ、同じくポンディン
グパッド部の縦断面図で第１図におけるＡ−Ａ視断面図
である。 第２図か）、 （ｅ）、 （ｄ）は各々本発明を３層配
線に適用し、た場合の実施例の断面図を示す。 第３図は半導体装置におけるポンディ／グツ（ラドγ−
１１のこれまでの例を示す平面図である。 第４図及び第５図は第３図におけるＡ−Ａ祝断面図でろ
りて、このうち第４図はワイヤボンディング以前の状態
、第５図はワイヤボンディング以後の状態を示す。 °１・・・半導体基板、２・・・Ｓｉｎ、膜、３・・・
第１層ｈｌ ＰＱ、４ ・ＣＶ Ｄ −ｓｔｏｗ ｆｉ
ｌｌ、５・・・ポリイミド系樹脂膜、６・・・第２層Ａ
ｌ膜（パッド）、７・・・プロテクシ日ン膜、８・・・
金ボール、９・・・Ａ７配線、１０・・・Ａｌ配線取出
し部、１１・・・破砕部。 代理人 弁理士 小 川 勝 男 第 ｌ 図 第 ２ 図 （’Ｕ ） 第 ２ 図 （り 第 ２ 図 （Ｃ） 第 ２ 図 （ｉｔ）
導体装ｆｆｌにおけるボ／デイングパ；ンド部の平面図
でた）る。 橙″′ｌ：１１￥Ｉ （ａ） ＆ｉ、同じくポンディン
グパッド部の縦断面図で第１図におけるＡ−Ａ視断面図
である。 第２図か）、 （ｅ）、 （ｄ）は各々本発明を３層配
線に適用し、た場合の実施例の断面図を示す。 第３図は半導体装置におけるポンディ／グツ（ラドγ−
１１のこれまでの例を示す平面図である。 第４図及び第５図は第３図におけるＡ−Ａ祝断面図でろ
りて、このうち第４図はワイヤボンディング以前の状態
、第５図はワイヤボンディング以後の状態を示す。 °１・・・半導体基板、２・・・Ｓｉｎ、膜、３・・・
第１層ｈｌ ＰＱ、４ ・ＣＶ Ｄ −ｓｔｏｗ ｆｉ
ｌｌ、５・・・ポリイミド系樹脂膜、６・・・第２層Ａ
ｌ膜（パッド）、７・・・プロテクシ日ン膜、８・・・
金ボール、９・・・Ａ７配線、１０・・・Ａｌ配線取出
し部、１１・・・破砕部。 代理人 弁理士 小 川 勝 男 第 ｌ 図 第 ２ 図 （’Ｕ ） 第 ２ 図 （り 第 ２ 図 （Ｃ） 第 ２ 図 （ｉｔ）
Claims (1)
- 【特許請求の範囲】 １、半導体基体の一主表面にいくつかの半導体素子が形
成され、これらの半導体素子の上にその電極間を接続す
る多層の配線層が無機又は／及び有機の絶縁膜を介して
配設され、上記配線層の一部は上記基体上で外部接続用
端子として積層されている半導体装置であって、上記外
部接続用端子より引き出される配線上が有機絶縁膜で覆
われていることを特徴とする半導体装置。 ２、多層の配線は２層のアルミニウムからなる配線層で
あって、第１層の配線と第２層の配線との間には有機絶
縁膜が介在し、上記外部接続用端子より引き出される配
線は第２層の配線である特許請求の範囲第１項に記載の
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60184248A JPS6245151A (ja) | 1985-08-23 | 1985-08-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60184248A JPS6245151A (ja) | 1985-08-23 | 1985-08-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6245151A true JPS6245151A (ja) | 1987-02-27 |
Family
ID=16149979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60184248A Pending JPS6245151A (ja) | 1985-08-23 | 1985-08-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6245151A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62298137A (ja) * | 1986-06-17 | 1987-12-25 | Nec Corp | 半導体装置 |
| JPH02113533A (ja) * | 1988-10-22 | 1990-04-25 | Nec Corp | 半導体装置 |
-
1985
- 1985-08-23 JP JP60184248A patent/JPS6245151A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62298137A (ja) * | 1986-06-17 | 1987-12-25 | Nec Corp | 半導体装置 |
| JPH02113533A (ja) * | 1988-10-22 | 1990-04-25 | Nec Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI650844B (zh) | 具有測試鍵結構的半導體晶圓 | |
| US4723197A (en) | Bonding pad interconnection structure | |
| US11488913B2 (en) | Semiconductor device with guard ring | |
| JPS6355213B2 (ja) | ||
| JP2005223245A (ja) | 半導体装置 | |
| KR20010062130A (ko) | 반도체 장치 | |
| JP2948018B2 (ja) | 半導体装置およびその製造方法 | |
| JP2006005011A (ja) | 半導体装置 | |
| JP2007250760A (ja) | 半導体装置 | |
| JPS6248892B2 (ja) | ||
| JPWO2005096364A1 (ja) | 半導体装置及びその製造方法 | |
| JPS6245151A (ja) | 半導体装置 | |
| JPS60161637A (ja) | 電子装置 | |
| JPS63308924A (ja) | 半導体装置 | |
| US12278210B2 (en) | Manufacturing method of semiconductor structure | |
| JPS6151847A (ja) | 半導体装置 | |
| JP3498619B2 (ja) | 半導体装置とその製法 | |
| JPS5923541A (ja) | 半導体装置 | |
| JPS62122238A (ja) | 半導体装置 | |
| JPS61112349A (ja) | 半導体集積回路装置 | |
| JPS63252445A (ja) | 半導体装置の製造方法 | |
| JPS5974651A (ja) | 半導体装置 | |
| JPS62237748A (ja) | 半導体装置の製造方法 | |
| JPS61194848A (ja) | 半導体装置 | |
| JPH1022389A (ja) | 半導体装置 |