JPS6245475Y2 - - Google Patents
Info
- Publication number
- JPS6245475Y2 JPS6245475Y2 JP1980177737U JP17773780U JPS6245475Y2 JP S6245475 Y2 JPS6245475 Y2 JP S6245475Y2 JP 1980177737 U JP1980177737 U JP 1980177737U JP 17773780 U JP17773780 U JP 17773780U JP S6245475 Y2 JPS6245475 Y2 JP S6245475Y2
- Authority
- JP
- Japan
- Prior art keywords
- load
- control element
- abnormality detection
- power supply
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Power Conversion In General (AREA)
Description
【考案の詳細な説明】
この考案は、負荷の動作状態に応じてその電源
供給路を開閉制御する電源制御回路に関するもの
である。
供給路を開閉制御する電源制御回路に関するもの
である。
従来この種の装置として第１図に示すものがあ
つた。図において、１は電源スイツチ、２は回路
を保護するヒユーズ、３は異常検出信号により
ONとなりヒユーズ２を溶断し負荷５への電源供
給を止めるためのNPNトランジスタ、４はトラ
ンジスタ３を制御する記憶回路、６は負荷異常検
出回路、７は記憶回路４との接続のためのゲート
回路である。
つた。図において、１は電源スイツチ、２は回路
を保護するヒユーズ、３は異常検出信号により
ONとなりヒユーズ２を溶断し負荷５への電源供
給を止めるためのNPNトランジスタ、４はトラ
ンジスタ３を制御する記憶回路、６は負荷異常検
出回路、７は記憶回路４との接続のためのゲート
回路である。
次に動作について説明する。
電源スイツチ１を投入しても回路に異常がなけ
れば負荷異常検出回路６からの検出信号は出力さ
れず、記憶回路４の出力はOVを維持し、電源は
負荷５及び負荷異常検出回路６に供給され続け
る。
れば負荷異常検出回路６からの検出信号は出力さ
れず、記憶回路４の出力はOVを維持し、電源は
負荷５及び負荷異常検出回路６に供給され続け
る。
次に、負荷に異常が発生すると、負荷異常検出
回路６からの検出信号はゲート回路７を通して記
憶回路４に与えられ、記憶回路４の出力はNPN
トランジスタ３をONにさせるに十分な正電圧を
出す。このことによりヒユーズ２の定格電流を越
える電流が流れ、ヒユーズ２を強制的に溶断し、
負荷への電源供給は断たれ、負荷５が破壊するこ
とを防いでいる。
回路６からの検出信号はゲート回路７を通して記
憶回路４に与えられ、記憶回路４の出力はNPN
トランジスタ３をONにさせるに十分な正電圧を
出す。このことによりヒユーズ２の定格電流を越
える電流が流れ、ヒユーズ２を強制的に溶断し、
負荷への電源供給は断たれ、負荷５が破壊するこ
とを防いでいる。
従来の電源制御回路は以上の様に構成されてい
るので、ヒユーズ２を溶断するに十分な電流が流
せ得る大電力用トランジスタ３が必要である。ヒ
ユーズ記憶回路４、ゲート回路７が必要である。
等回路が複雑となり、コストが高くつく、ヒユー
ズ２を交換する必要がある等の欠点があつた。
るので、ヒユーズ２を溶断するに十分な電流が流
せ得る大電力用トランジスタ３が必要である。ヒ
ユーズ記憶回路４、ゲート回路７が必要である。
等回路が複雑となり、コストが高くつく、ヒユー
ズ２を交換する必要がある等の欠点があつた。
また、負荷異常検出回路６が故障した場合、負
荷５に異常があつても異常検出信号が出力されな
ので、負荷５が破壊されると云う欠点もあつた。
荷５に異常があつても異常検出信号が出力されな
ので、負荷５が破壊されると云う欠点もあつた。
この考案は上記のような従来のものの欠点を除
去するためになされたもので、負荷の電源供給路
に開閉素子を設け、この開閉素子を負荷の動作状
態に応じて制御することにより、簡単かつ安価に
負荷を確実に保護することができ、またその保守
も容易に行なえる電流制御回路を提供することを
目的としている。
去するためになされたもので、負荷の電源供給路
に開閉素子を設け、この開閉素子を負荷の動作状
態に応じて制御することにより、簡単かつ安価に
負荷を確実に保護することができ、またその保守
も容易に行なえる電流制御回路を提供することを
目的としている。
以下、この考案の一実施例を図について説明す
る。第２図において、８はリレー駆動用PNPトラ
ンジスタ、９はリレー駆動用PNPトランジスタ８
のON／OFFを制御するNPNトランジスタ、１１
は電源スイツチ１をON→OFFにした場合コンデ
ンサ１０を早く放電させる為のダイオード１２は
コンデンサ１５と共にあつてPNPトランジスタ９
のベースにパルス状正電圧を供給する抵抗、１４
は電源スイツチ１をON→OFFにした場合コンデ
ンサ１５を早く放電させる為の抵抗、１７は抵抗
１３と共にあつて負荷異常検出回路６の信号を一
つの方向に流させ、電源スイツチ１投入時、コン
デンサ１５によつて発生されたパルス状正電圧が
負荷異常検出回路６に流れ込むことを防ぐダイオ
ードである。
る。第２図において、８はリレー駆動用PNPトラ
ンジスタ、９はリレー駆動用PNPトランジスタ８
のON／OFFを制御するNPNトランジスタ、１１
は電源スイツチ１をON→OFFにした場合コンデ
ンサ１０を早く放電させる為のダイオード１２は
コンデンサ１５と共にあつてPNPトランジスタ９
のベースにパルス状正電圧を供給する抵抗、１４
は電源スイツチ１をON→OFFにした場合コンデ
ンサ１５を早く放電させる為の抵抗、１７は抵抗
１３と共にあつて負荷異常検出回路６の信号を一
つの方向に流させ、電源スイツチ１投入時、コン
デンサ１５によつて発生されたパルス状正電圧が
負荷異常検出回路６に流れ込むことを防ぐダイオ
ードである。
上記これら符号８〜１７により制御回路２０が
構成されている。
構成されている。
１８は負荷５への電源の供給のON，OFFを行
うリレーで、１８ａはその励磁用コイルであり、
１８ｂはそのリレー接点である。なお、この第２
図において符号１，５，６は第１図の同符号のも
のに相当するものであるが、この場合の負荷異常
検出回路３は負荷５が正常時所定電圧（たとえ
ば″１″出力）を出力し、異常時はその出力が零
となるよう構成されている。
うリレーで、１８ａはその励磁用コイルであり、
１８ｂはそのリレー接点である。なお、この第２
図において符号１，５，６は第１図の同符号のも
のに相当するものであるが、この場合の負荷異常
検出回路３は負荷５が正常時所定電圧（たとえ
ば″１″出力）を出力し、異常時はその出力が零
となるよう構成されている。
第２図において、電源スイツチ１を投入すると
コンデンサ１５、抵抗１３に依つて決定される時
定数である時間パルス状の正電圧がNPNトラン
ジスタ９のベースに印加され、NPNトランジス
タ９がこの時定数の期間一時的にONとなる。こ
の為PNPトランジスタ８はONとなり、励磁コイ
ル１８ａに電流が流れ、その接点１８ｂが閉じて
負荷５に電流が供給される。一方PNPトランジス
タ８の出力電圧はコンデンサ１０、抵抗１２に依
つて決定される時定数で或る時間、パルス状の正
電圧が再びNPNトランジスタ９のベースに印加
されると言う具合に閉ループを描いて正電圧を加
えることにより非常に安定に或る時間の間負荷５
に電源を供給することができる。
コンデンサ１５、抵抗１３に依つて決定される時
定数である時間パルス状の正電圧がNPNトラン
ジスタ９のベースに印加され、NPNトランジス
タ９がこの時定数の期間一時的にONとなる。こ
の為PNPトランジスタ８はONとなり、励磁コイ
ル１８ａに電流が流れ、その接点１８ｂが閉じて
負荷５に電流が供給される。一方PNPトランジス
タ８の出力電圧はコンデンサ１０、抵抗１２に依
つて決定される時定数で或る時間、パルス状の正
電圧が再びNPNトランジスタ９のベースに印加
されると言う具合に閉ループを描いて正電圧を加
えることにより非常に安定に或る時間の間負荷５
に電源を供給することができる。
このある一定時間内の電源供給を行つている間
に負荷が正常であれば正の電圧を出力する。この
ことによりNPNトランジスタ９をONにさせ、
PNPトランジスタ８をONにしリレー１８をONと
し、電源の供給が連続して行われる様になる。
に負荷が正常であれば正の電圧を出力する。この
ことによりNPNトランジスタ９をONにさせ、
PNPトランジスタ８をONにしリレー１８をONと
し、電源の供給が連続して行われる様になる。
負荷異常検出回路６が負荷５が異常と判断した
場合、その出力はOvとなる為NPNトランジスタ
９がOFFとなり、PNPトランジスタ８をOFFと
しリレー１８をOFFとさせ電源の供給が断たれ
る。
場合、その出力はOvとなる為NPNトランジスタ
９がOFFとなり、PNPトランジスタ８をOFFと
しリレー１８をOFFとさせ電源の供給が断たれ
る。
なお、抵抗１４は電源スイツチ１をON→OFF
にもどした場合コンデンサ１５を早く放電させる
為の抵抗である。又、ダイオード１１についても
電流スイツチ１をON→OFFにもどした場合コン
デンサ１０を早く放電させる為のものである。
にもどした場合コンデンサ１５を早く放電させる
為の抵抗である。又、ダイオード１１についても
電流スイツチ１をON→OFFにもどした場合コン
デンサ１０を早く放電させる為のものである。
なお、上記実施例では負荷５の電源供給路を開
閉する開閉素子としてリレー１８を用いて説明し
たが、トランジスタ，サイリスタ等の制御素子を
用いても同様の効果を奏する。
閉する開閉素子としてリレー１８を用いて説明し
たが、トランジスタ，サイリスタ等の制御素子を
用いても同様の効果を奏する。
以上の様にこの考案によれば負荷の電源供給時
に開閉素子を設け、この開閉素子を負荷の状態に
応じて制御すると共に、その制御ループの中に負
荷異常検出回路の自己チエツク機能を含ませるよ
うにしたので、負荷を確実に保護することができ
またその保守、復帰動作が容易に行なえると云う
効果がある。
に開閉素子を設け、この開閉素子を負荷の状態に
応じて制御すると共に、その制御ループの中に負
荷異常検出回路の自己チエツク機能を含ませるよ
うにしたので、負荷を確実に保護することができ
またその保守、復帰動作が容易に行なえると云う
効果がある。
第１図は従来の電源制御回路を示すブロツク図
第２図はこの考案の一実施例による電源制御回路
を示す接続図である。 図中、５は負荷、６は負荷異常検出回路、１８
は開閉素子、２０は制御回路である。なお、図
中、同一符号は同一又は相当部分を示す。
第２図はこの考案の一実施例による電源制御回路
を示す接続図である。 図中、５は負荷、６は負荷異常検出回路、１８
は開閉素子、２０は制御回路である。なお、図
中、同一符号は同一又は相当部分を示す。
Claims (1)
- 負荷の電源供給路に直列接続され、その供給路
を開閉する開閉素子、この開閉素子を開閉制御す
る制御素子、上記負荷の動作状態を検出し、その
状態に応じて正常／異常信号を出力する負荷異常
検出回路、上記負荷に電源供給開始後の所定時間
の間、上記制御素子に上記負荷が正常時上記負荷
異常検出回路から出力される正常信号と同極性の
充電電流を供給する第１の充電路と、この充電電
流により駆動される上記制御素子の出力電圧によ
り充電され、この充電電流を再度上記制御素子に
供給する第２の充電路を形成して上記制御素子に
起動信号を入力すると共に、その後上記負荷異常
検出回路から出力される正常／異常信号に応じて
上記制御素子を駆動制御する制御回路を備えたこ
とを特徴とする電源制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980177737U JPS6245475Y2 (ja) | 1980-12-10 | 1980-12-10 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980177737U JPS6245475Y2 (ja) | 1980-12-10 | 1980-12-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57101534U JPS57101534U (ja) | 1982-06-22 |
| JPS6245475Y2 true JPS6245475Y2 (ja) | 1987-12-04 |
Family
ID=29971891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1980177737U Expired JPS6245475Y2 (ja) | 1980-12-10 | 1980-12-10 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6245475Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014073045A (ja) * | 2012-10-01 | 2014-04-21 | Toyota Motor Corp | スイッチング回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5917979B2 (ja) * | 1978-12-28 | 1984-04-24 | 三菱電機株式会社 | 半導体装置 |
-
1980
- 1980-12-10 JP JP1980177737U patent/JPS6245475Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57101534U (ja) | 1982-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5079667A (en) | Relay driving circuit for a latch-in relay | |
| US4764838A (en) | Regulated alternator with positive fault related shut down apparatus | |
| EP0018836A1 (en) | Generation control apparatus for vehicle generators | |
| JPH0787608A (ja) | 電気自動車高電圧回路遮断装置 | |
| US3936701A (en) | Timing circuit for electronic undervoltage detecting device and latch | |
| JPS6245475Y2 (ja) | ||
| US4361796A (en) | Voltage control system for vehicles | |
| JPH06141476A (ja) | 充電器の保護回路 | |
| JPH0810969B2 (ja) | 車両用交流発電機の制御装置 | |
| US4477758A (en) | Stepping motor overcurrent detection and protection device | |
| JPH0473327B2 (ja) | ||
| JP2000138023A (ja) | 逆電圧保護装置 | |
| JPH0729705Y2 (ja) | 異常電圧保護装置 | |
| JPH0237045Y2 (ja) | ||
| JP2728902B2 (ja) | 電源遮断装置 | |
| JPH0359450B2 (ja) | ||
| JPH0145201Y2 (ja) | ||
| JP2886398B2 (ja) | ステッピングモ−タの駆動装置 | |
| JPH07308087A (ja) | モータの制動回路 | |
| KR910007046Y1 (ko) | 전원 단락시 ac입력 차단 회로 | |
| JPS6114223Y2 (ja) | ||
| KR920002184Y1 (ko) | 차량용 전압조정기회로 | |
| JPH079563Y2 (ja) | 電源スイッチング回路 | |
| JPH0526912Y2 (ja) | ||
| JP2002044860A (ja) | 負荷の保護回路 |