JPS62460B2

JPS62460B2 -

Info

Publication number: JPS62460B2
Application number: JP2331183A
Authority: JP
Inventors: Kunio Koga
Original assignee: Yaskawa Electric Manufacturing Co Ltd
Current assignee: Yaskawa Electric Corp
Priority date: 1983-02-15
Filing date: 1983-02-15
Publication date: 1987-01-08
Also published as: JPS59148871A

Description

【発明の詳細な説明】本発明は、たとえば工作機等のレゾルバを使用
した速度検出回路において、低速での温度ドリフ
トとリツプルの影響を除去した高精度速度検出回
路に関する。

ベクトル制御を採用したAC工作機主軸駆動装
置において、主軸位置をパルスゼネレータで検出
するデイジタル方式の任意点位置決め（任意点オ
リエンテーシヨン）を行なう場合には、停止直前
に安定した低速運転が要求される。

例えば、トツプ速度を6000rpmとすると、低速
速度2rpmが必要とされる。2rpmは6000rpmに対
して0.033％であり、6000rpm時の速度検出電圧
を10Vとすると、2rpm時は 10×２／６０００＝3.33ｍＶとなる。

従つて、2rpm時に速度検出回路に−3.33ｍＶ
の温度ドリフトがあると、電動機は停止する。そ
のため、ドリフトは3.33ｍＶに対して十分に小さ
い値が必要である。

また、速度検出回路から生じるリツプル電圧が
大きいと、2rpmに対してその変動分が大きくな
り、不都合を生じるため、リツプル電圧が小さい
ことが必要とされる。

第１図は、従来方式の速度検出回路のブロツク
図である。

１は4.608MHzの周波数を発生する水晶発振
器、２はデジタル方式単安定回路、３と４は
FET（電界効果形トランジスタ）、５は低減濾波
器（ローパスフイルタ）、６は水晶発振器１から
の入力4.608MHzを1/256に分周して18KHzを出
力する分周器、７は２相正弦波発生回路、８はレ
ゾルバ（α，βは励磁巻線、Ｄは検出巻線）、９
はレゾルバ８によつて検出された周波数を1/8に
分周する分周器である。

第１図において、水晶発振器１は4.608MHzの
安定したパルスを発生し、このパルスを分周器６
で1/256に分周した18KHzのパルスを２相正弦波
発生回路７の入力とする。

２相正弦波発生回路７の出力周波数は18KHz
であり、レゾルバ８のα，β相の励磁巻線を励磁
する。レゾルバ８の検出巻線Ｄには次の（１式）
の_０のような周波数を発生する。_０＝18＋ＰＮ／１２０×１／１０００＝18 ＋７２Ｎ／１２０×１０００（KHz） ………（１式）ただし、Ｐはレゾルバ８の極性（この例では72極）、Ｎ
はレゾルバ８の回転数（rpm）、_０はレゾルバ
８の検出巻線Ｄの周波数（KHz）である。

この周波数信号_０は分周器９で波形成形後1/
８に分周され、その出力パルスがデイジタル方式
単安定回路２の一方の入力となる。

デイジタル方式単安定回路２の他方の入力は
4.608MHzのパルスである。

このデイジタル方式単安定回路２は分周器９の
パルス信号の入力された後、デイジタル方式単安
定回路２に内蔵されたフリツプフロツプ回路によ
り、4.608MHzのパルスを1024個計数する。この
計数期間中はデイジタル方式単安定回路２の出力
Ｍには高レベルの信号が発生し、Ｍの反転信号
には低レベルの信号が発生している。

1024パルス計数後は出力Ｍは低レベルに、出力
は高レベルに反転する。出力Ｍが高レベルの場
合、FET３のＤ−Ｓ間は短絡される。また、
FET４のゲートＧにはの信号は低レベルであ
り、FET４のＤ−Ｓ間がoffになるように構成さ
れているので、ローパスフイルタ５の入力には＋
8Vが印加される。

逆に出力Ｍが反転するとFET３がoff、FET４
がonとなり、ローパスフイルタ５の入力には−
8Vが印加される。

従つて、ローパスフイルタ５の入力波形は第１
図ｂのようになる。第１図ｂにおいてローパスフ
イルタ５の入力波形の一周期は、分周期９の出力
周波数で決定されている。

θ＝０゜で分周器９の出力が発生し1024/4608
（ｍｓ）間においてFET３はonになる。この時間
に相当する角度δは次の（２式）のようになる。

また、φは φ＝δ−180＝３６×Ｎ／６０００（度）………（３式
）となる。

ローパスフイルタ５の出力電圧V₀は第１図ｂ
の平均電圧となるので、次の（４式）のようにな
る。

V₀＝８×（１８０＋φ）−８×（１８０−φ）／３６０
＝１６×φ／３６０＝１６／３６０×３６×Ｎ／６０００＝１６／６００
００×Ｎ（Ｖ）………（４式）従つて、ローパスフイルタ５の出力には、速度
Ｎに比例した電圧が発生する。

しかし、この従来方式では＋8Vや−8Vの電源
電圧が温度により変化すれば、ローパスフイルタ
５の出力電圧V₀も変化する。またFET３や４の
スイツチング速度が変化すると、第１図ｂでφの
変化となり同様にローパスフイルタ５の出力電圧
V₀の変化をもたらし、ドリフトの原因となつて
いる。

さらに、第１図ｂの波形の基本波成分の振幅Ａ
は次式のようになり、 φ＝０すなわちＮ＝０で最大となるから、低速
でのリツプル電圧が大きい。

ここにおいて本発明は、従来装置の難点を克服
し、低速でも高精度の速度制御が行なえるレゾル
バを使用した検出回路を提供することを、その目
的とする。

第２図に本発明の一実施例の構成を表わすブロ
ツク図を示す。

第２図において、第１図ａと同一の符号は同一
もしくは相当部分であり、１０，１１は論理積回
路、１２は演算増幅器、R₁〜R₁₀は抵抗、C₁〜C₆
はコンデンサである。

分周器９の１つの出力信号θ〓に対して、その反
転信号〓は論理積回路１０の入力となる。また論
理積回路１０の他の入力信号はＭである。そして
論理積回路１１の入力信号は反転信号と信号θ〓
となつている。従つて論理積回路１０の出力は反
転信号と信号θ〓の論理積である×θ〓となる。

論理積回路１０，１１の出力はFET３，４の
ゲート端子に接続されているので、論理積回路１
０，１１の出力が高レベルの場合のみFET３，
４はonとなる。

FET３の出力は抵抗R₁〜R₃、コンデンサC₁，
C₂より構成されるローパスフイルタ回路を通じ
て、演算増幅器１２の一方の入力となる。

同様に、論理積回路１１の出力はFET４のゲ
ート入力となり、抵抗R₄〜R₆、コンデンサC₃，
C₄より構成されるローパスフイルタを通じて、
演算増幅器１２の他の入力となる。

抵抗R₁〜R₆，R₉，R₁₀の値もそれぞれ同じ記号
で表わし R₁＋R₂＋R₃≫R₉ R₄＋R₅＋R₆≫R₁₀ とすると、論理積回路１０，１１の出力が高レベ
ルの期間のみ、FETの出力段（ドレンＤ）の
Ｘ、Ｙ点には−8Vに近いパルス状の電圧が印加
される。

また、おのおの抵抗値は R₁＝R₂＝R₃＝R₄＝R₅＝R₆ R₇＝R₈ R₉＝R₁₀ と設定され対称回路となつている。したがつて演
算増幅器１２は差動増幅器となつているので、Ｘ
点とＹ点の電圧平均値の差に比例した直流電圧が
演算増幅器１２の出力電圧となる。

第３図ａ，ｂは、本発明の動作を説明するタイ
ムチヤートである。

レゾルバ８の回転方向が正（Ｎ＞０）の場合が
第３図ａである。

第３図ａにおいて、信号θ〓と〓の周波数は（１
式）で示される周波数_０の1/8である。信号θ〓
に対して信号〓は180度位相が遅れている。信号
θ〓がＬ（低いレベル）→Ｈ（高いレベル）になる
時点から、信号ＭがＬ→Ｈとなりｔ_M＝1024/4608（ｍｓ）の間はＨになつており、その後信号ＭはＬとな
り、次に信号θ〓がＬ→Ｈになるのと同じ動作にな
る。論理積回路１０の出力である×〓は図のよ
うにt₀間発生するが、論理積回路１１の出力であ
る×θ〓は低レベルのみである。従つてＸ点のみ
t₀期間−8Vとなり、Ｙ点は零である。

t₀に相当する角φ_０は次の（５式）のようにな
る。

従つて、Ｘ点の平均電圧をＶ_xとすると、 Vx＝−８×φ_０／３６０＝−８×０．００６Ｎ／３６０＝−1.33×10^-4N（Ｖ） ………（６式）演算増幅器１２のゲインは−R₇／3R₁であるか
ら、演算増幅器１２の出力電圧V₀は V₀＝−Ｒ_７／３Ｒ_１×Ｖ_x＝Ｒ_７／３Ｒ_１×1.33 ×10^-4N（Ｖ） ………（７式）次にレゾルバ８の回転方向が負（Ｎ＜０）の場
合は、第３図ｂに示すように、Ｙ点の電圧のみt₁
期間−8Vとなる。

この場合、t₁に相当する角φ_１は次式のように
なる。

Ｙ点の平均電圧Ｖ_yはＶ_y＝−８×φ_１／３６０＝1.33 ×10^-4N（Ｖ） ………（９式）演算増幅器１２の正相ゲインはR₇／3R₁となる
ので出力電圧V₀は次式のようになる。

V₀＝Ｒ_７／３Ｒ_１Ｖ_y ＝Ｒ_７×１．３３×１０^−４／３Ｒ_１Ｎ（Ｖ）………
（10式）故に（７式）＝（10式）となり、出力電圧V₀は回転数Ｎに比例し、Ｎ＞
０なら正の電圧、Ｎ＜０なら負の電圧を発生す
る。

次に、第３図ａでＸ点電圧波形の基本波成分の
大きさA₁は次の（11式）のようになる。

したがつて、A₁はＮ＝０ではφ_１＝０とな
り、A₁＝０となるから低速になる程リツプル電
圧が小さくなる。

以上は、本発明の一実施例のマクロ的な動作で
ある。

次に、回転数Ｎ＝０においてミクロ的な動作の
説明を行なう。

第４図は、回転数Ｎ＝０の時の拡大タイムチヤ
ートである。

第４図において、水晶発振器１の出力パルスに
対して信号θ〓および〓は、レゾルバ８の停止位置
や分周器９の位相遅れのため、水晶発振器１の出
力パルスに対して相対的にt₃の遅れ時間を生じ
る。時間t₃はロータ（つまりレゾルバ８）の停止
位置で変動する。

デジタル方式単安定回路２の出力は、信号θ〓が
Ｌ→Ｈに変化した直後の水晶発振器１の出力パル
スを1024パルス計数する。Ｍの信号幅の時間変化
はないが、θ〓との相対的位相変化に相当する時間
t₃のため、論理積〓×Ｍとθ〓×は共にパルス幅
t₂の信号を発生し、この間FET３，４はonとな
り、Ｘ点、Ｙ点共に同じ大きさの平均電圧を発生
する。しかし演算増幅器１２の出力V₀は、演算
増幅器１２がＸ点電圧Ｖ_xとＹ点電圧Ｖ_yの差に比
例した電圧を発生するような差動増幅器であるの
で、零となる。

また、温度変化でFET３，４のスイツチング
速度が変化しても、FET３，４を同じ温度特性
のものを採用しておけば、そのパルス幅の変化に
よる温度ドリフトは、出力電圧V₀には僅かしか
発生しないようにすることができる。さらに、−
8Vの電圧が変化しても同様に出力電圧V₀には非
常に小さな電圧変動しか発生しない。なお、従来
手段は、第１図ｂで速度を表現する部分はφの部
分であり、それ以外の（δ−φ）と（360−δ）
は速度を表現しない部分であるが、この部分での
8V、−8Vの電源電圧の変動が出力に影響する。こ
れに対して本発明の方式ではφの部分のみを検出
するので、電源電圧変動の影響が小さい。

以上により本発明の速度検出回路によると高精
度の速度検出がなされ得る。

第５図は、本発明の他の実施例の要部を示すブ
ロツク図である。

論理積〓×Ｍ＝〓＋〓および論理積θ〓×＝θ〓＋Ｍの関係を適用して、論理積回路１０，１１に代え
てノア（NOR）回路素子で構成してもよい。

さらに、本発明の別の実施例として、第３図に
おいてＬレベルに着目した論理つまり裏論理を考
慮して、Ｌレベルの論理積回路等で構成してもよ
い。

かくして本発明によれば、次に挙げる効果が認
められる。

○イ本発明の速度検出回路は温度ドリフトの少な
い回路となる。特に低速になる程ドリフトが少
ない。

○ロ本発明の速度検出回路は、速度検出リツプル
が小さい。特に低速になる程リツプルが小さく
なる。従つて低速になる程トルクリツプルによ
る速度変動が大きくなる電動機の速度帰還制御
回路に適する。

○ハまたリツプルが小さいので出力段に設けるロ
ーパスフイルタが簡単になる。

○ニこれまでの○イ〜○ハの点により、誘導電動機の
ベクトル制御を採用した位置制御において、速
度制御系のゲインが高くとれ、また温度ドリフ
トの少ない速度制御系が得られるので、高精度
の位置制御が可能となる。

【図面の簡単な説明】

第１図ａは従来方式の速度検出回路のブロツク
図、第１図ｂは従来方式のローパスフイルタの入
力電圧波形形図、第２図は本発明の一実施例の構
成を示すブロツク図、第３図ａ，ｂはその作用を
表わすタイムチヤート、第４図はその停止時にお
ける拡大タイムチヤート、第５図は本発明の他の
実施例の要部の構成を示すブロツク図である。１……水晶発振器、２……デジタル方式単安定
回路、３，４……FET、５……ローパスフイル
タ、６，９……分周器、７……２相正弦波発生回
路、８……レゾルバ、１０，１１……論理積回
路、１２……演算増幅器、R₁〜R₁₀……抵抗、C₁
〜C₆……コンデンサ。

Claims

【特許請求の範囲】

１レゾルバの検出電圧波形を分周して得られた
信号θ〓とその反転信号〓、信号θ〓より一定時間幅
のパルス信号Ｍおよびその反転信号をつくり、
かつ反転信号〓とパルス信号Ｍの論理積〓×Ｍと
信号θ〓と反転信号の論理積θ〓×をつくり、こ
れら論理積からなる二つの信号を低減濾波器を通
じて差動増幅器の入力として速度に比例したアナ
ログ電圧を得るようにしたことを特徴とするレゾ
ルバを使用した高精度速度検出回路。