JPS6246353Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は通信用等の受信機に使用をする雑音除
去回路に関する。

柔来の雑音除去回路は、持続時間が非常に短
い、たとえば数μsec〜数＋μsecのパルス性雑音
に対して除去能力を持つように構成されているた
め、持続時間の長い、たとえば数msecのパルス
性雑音に対しては殆んど効果が無かつた。持続時
間の長いパルス性雑音の例としては、たとえば特
殊なレーダーが発生源と言われ、受信音が啄木鳥
が樹をつつく時のようなので、ウツドペツカーと
称される雑音がこれである。ウツドペツカーの周
期は約100msec，パルス幅は約3msec程度であ
る。

本考案は上記にかんがみなされたもので、持続
時間の長いパルス性雑音に対して除去能力を有
し、かつ従来の持続時間の短いパルス性雑音に対
する除去能力を有する雑音除去回路とも併用する
ことのできる雑音除去回路を提供することを目的
とするものである。

以下、本考案を実施例により説明する。

第１図ａおよびｂに従来の雑音除去回路のブロ
ツク図であり、第３図は本考案の一実施例の雑音
除去回路のブロツク図である。

本考案の一実施例の説明に先立つて従来の雑音
除去回路について説明する。

第１図ａに示す従来の雑音除去回路は、受信信
号経路中に挿入した信号ゲート回路１と、信号ゲ
ート回路１に印加された受信信号を入力として増
幅する増幅器２と増幅器２の出力信号を検波する
検波器３と検波器３の出力により増幅器３の利得
を制御する自動利得制御回路４と検波器３の出力
を波形整形しその整形出力で信号ゲート回路１を
制御する波形整形回路５とを有して自動利得制御
回路４の時定数を設定して雑音を検出する雑音検
出手段と、から構成されている。この第１図ａに
示す回路において自動利得制御回路４の時定数を
小さく設定することにより信号とパルス性雑音と
を識別して、非常に持続時間の短いパルス性雑音
を除去している。従つて持続時間の長いパルス性
雑音に対しては第２図ａに示す如く効果がなかつ
た。すなわち、第２図ａのＡに示す如くウツドペ
ツカーの如き持続時間の長いパルス性雑音a₁が混
入した受信信号が入力端子INに印加されたと
き、増幅器２の出力信号波形は第２図ａにおいて
Ｂに示す如き波形となる。なお、第２図ａのＡに
おいて破線は受信信号a₃を示している。第２図ａ
のＢにおいて一点鎖線は自動利得制御回路４が作
用したとき、増幅器２から出力される増幅出力信
号の最高レベル（以下、単に設定レベルと記す）
であり、パルス性雑音の立上りは速く、自動利得
制御回路４の応答は遅れるために、順次自動利得
制御作用が働き、パルス性雑音を増幅した増幅器
２の出力信号のレベルは設定レベルを一旦、超え
た後順次減少して行く。そこで第２図Ｂに示す波
形の信号が検波器３に印加されて、検波器３の出
力信号波形は第２図ａのＣに示す如くになる。第
２図ａのＣにおいて一点鎖線は波形整形回路５の
スレシホールドレベルである。従つて波形整形回
路５の出力波形は第２図ａのＤに示す如きパルス
出力になる。第２図ａのＤに示す波形の高レベル
期間のみ信号ゲート回路１はそのゲートを閉じ
る。そこで出力端子OUTから出力される受信信
号波形は第２図ａのＥに示す如く持続時間の長い
パルス性雑音の始めの部分のみが除去され、残り
の持続時間の長いパルス性雑音は出力端子OUT
に出力されてしまう。

そこで波形整形回路５のスレシホールドレベル
を下げることにより第２図ａのＤに示すパルス幅
を広くすることができるが、この場合は受信信号
で誤動作してしまう。

また、自動利得制御回路４の時定数を長くする
と、第２図ｂのＡに示す持続時間の長いパルス性
雑音a₁の混入した受信信号a₃に対する、増幅器
２、検波器３、波形整形回路５および信号ゲート
回路１の出力信号波形はそれぞれ第２図ｂのＢ，
Ｃ，ＤおよびＥに示す如くになる。第２図ｂのＢ
から明らかな如く、自動利得制御回路４の時定数
を大きく設定したために、受信信号を増幅した増
幅器２の出力信号を設定レベルに抑え込めず、そ
の一部は設定レベルを超える場合が生じ、この場
合に第２ｂのＣに示す如く検波器３の出力信号中
において増幅器２で抑え切れなかつたパルス性雑
音以外の受信信号の一部分が波形整形回路５のス
レシホールドレベルを超えてしまう。従つて、波
形整形回路５の出力には第２図ｂのＤにおいてイ
にて示した誤動作パルスが出力されることにな
る。このため受信信号の一部を除去してしまうこ
とになる。

以上のために従来、第１図ｂに示した如く波形
整形回路５の出力を単安定マルチバイブレータ６
に印加し、単安定マルチバイブレータ６の出力で
信号ゲート回路１を制御するようにした従来の雑
音除去回路もある。この雑音除去回路において
は、単安定マルチバイブレータ６を用いたことに
より信号ゲート回路１のゲートを閉とするパルス
幅を広くすることが可能になるが、第２図ｃに示
す如く、第１図ａに示す雑音除去回路において除
去可能であつて持続時間の短いパルス性雑音a₂の
ほかに、パルス性雑音a₂に引続く受信信号をも除
去してしまう。

すなわち第２図ｃのＡに示す如く持続時間の長
いパルス性雑音a₁と短いパルス性雑音a₂とが混入
した受信信号に対して、増幅器２、波形整形回路
５、単安定マルチバイブレータ６および信号ゲー
ト回路１の出力信号は第２図ｃのＢ，Ｄ，Ｆおよ
びＥに示す如くなる。第２図ｃから明らかな如
く、持続時間の短いパルス性雑音で単安定マルチ
バイブレータ６がトリガされ、持続時間の短いパ
ルス性雑音の終了後の単安定マルチバイブレータ
６の設定時間の間、受信信号a₃が除去されてしま
う。

本考案の一実施例は上記した従来の雑音除去回
路の欠点を解消し、前記した如く持続時間の長い
パルス性雑音を除去することができるとともに、
持続時間の短いパルス性雑音をも除去するもので
ある。

第３図は本考案の一実施例のブロツク図であ
る。

本考案の一実施例は第１ａに示した従来の雑音
除去回路に、さらに波形整形回路５の出力でトリ
ガされる単安定マルチバイブレータ６Ａを設け、
単安定マルチバイブレータ６Ａの出力で信号ゲー
ト回路１を制御するように構成してある。またさ
らに単安定マルチバイブレータ６Ａによつてトリ
ガされ、かつ出力で単安定マルチバイブレータ６
Ａの設定時間経過後、所定設定時間の間、単安定
マルチバイブレータ６Ａからの出力を禁止する単
安定マルチバイブレータ６Ｂが設けてある。

以上の如く構成した本考案の一実施例におい
て、自動利得制御回路４の時定数は短く設定して
ある。

そこで持続時間の長いパルス性雑音a₁とが持続
時間の短いパルス性雑音a₂とが混入した第４図の
Ａに示す受信信号が入力端子INに印加されたと
きの作用について説明する。第４図のＡの受信信
号に対する増幅器２の出力号波形は第４図のＢに
示す如くになる。すなわちパルス性雑音の立上り
は早く、自動利得制御作用が間に合わないため、
順次自動利得制御作用が働き、持続時間の長いパ
ルス性雑音a₁の振幅は順次減少し、持続時間の短
いパルス性雑音a₂は自動利得制御されず出力され
る。また受信信号a₃に対してはその出力は自動利
得制御作用によつて抑え込まれて一点鎖線で示す
自動利得制御作用による設定レベル以下に下る。
第４図のＢに示す増幅器２の出力信号は検波器３
によつて検波されて、検波器３の出力信号波形は
第４図のＣに示す如くになる。なお第４図のＣに
おいては破線は波形整形回路５のスレシホールド
レベルである。従つて波形整形回路５の出力信号
波形は第４図のＤに示す如き波形となる。波形整
形回路５のこの出力パルスは信号ゲート回路１に
印加されてそのゲートを閉じるため持続時間の長
いパルス性雑音a₁により生じた波形整形回路５の
出力パルスa₁₁により入出端子INに印加された持
続時間の長いパルス性雑音の立上りの部分は除去
され、かつ持続時間の短いパルス性雑音a₂に対す
る波形整形回路５の出力パルスa₁₂により入力端
子INに印加された持続時間の短いパルス性雑音
は除去される。ここまでの作用は第１図ａに示し
た従来の雑音除去回路の場合と同一である。しか
し本考案の一実施例においては、単安定マルチバ
イブレータ６Ａおよび６Ｂが接続されているため
に、第４図のＤに示した波形整形回路５の出力パ
ルスにより単安定マルチバイブレータ６Ａはトリ
ガされる。従つて波形整形回路５の出力パルス
a₁₁により単安定マルチバイブレータ６Ａは第４
図のＧに示した出力パルスb₁₁を出力する。また
単安定マルチバイブレータ６Ａの出力パルスb₁₁
の立下りにより単安定マルチバイブレータ６Ｂは
トリガされて単安定マルチバイブレータ６Ｂで設
定された期間、単安定マルチバイブレータ６Ａの
トリガを禁止するため、単安定マルチバイブレー
タ６Ａの出力パルスは第４図のＧに示す如く、波
形整形回路５の出力パルスa₁₁によりトリガされ
た出力パルスb₁₁のみが出力され、波形整形回路
５の出力パルスa₁₂に対しては出力パルスが発生
しない。なお、第４図のＨは単安定マルチバイブ
レータ６Ｂの出力パルスを示している。単安定マ
ルチバイブレータ６Ｂのこの出力パルスによつ
て、波形整形回路５の出力パルスa₁₂に対応した
出力パルスは単安定マルチバイブレータ６Ａから
出力されない。これは第４図のＨに示すパルス幅
の期間、単安定マルチバイブレータ６Ａからの出
力パルスを出力することが禁止されるためであ
る。

従つて、波形整形回路５から出力された出力パ
ルスa₁₁によつて信号ゲート回路１を介して除去
された持続時間の長いパルス性雑音以外の残り部
分は単安定マルチバイブレータ６Ａの出力パルス
b₁₁によつて除去される。このために、出力端子
OUTから出力される信号は第４図のＥに示す如
く持続時間の長いパルス性雑音a₁も、持続時間の
短いパルス性雑音a₂もともに除去されて、受信信
号a₃のみとなる。また持続時間の長いパルス性雑
音a₁および持続時間の短いパルス性雑音a₂以外は
除去されることもなくなる。

つぎに単安定マルチバイブレータ６Ａおよび６
Ｂの具体的回路について説明する。

第５図は単安定マルチバイブレータ６Ａおよび
６Ｂの具体的一例を示す回路図である。

単安定マルチバイブレータ６Ａはナンドゲート
６１、コンデンサ６２および抵抗６３からなる微
分回路、ナンドゲート６４とから構成してあり、
単安定マルチバイブレータ６Ｂはナンドゲート６
７、コンデンサ６３および抵抗６９からなる微分
回路、インバーター接続ナンドゲート７０とから
構成してある。またナンドゲート６１の出力端子
には抵抗６５とコンデンサ６６とからなる積分回
路が接続してあり、該積分回路の出力をナンドゲ
ート６７にトリガ信号として印加し、ナンドゲー
ト７０の出力はナンドゲート６４に接続して構成
してある。

第５図に示す如く構成した単安定マルチバイブ
レータ６Ａおよび６Ｂにおいて、抵抗６５とコン
デンサ６６からなる積分回路を除去して、ナンド
ゲート６１の出力をナンドゲート６７に直接、印
加した場合についてまず説明する。なお、第５図
は第３図の場合とパルスの極性を逆にして、負論
理で構成してある。従つて第４図と第６図および
第７図とを比較するときは、このことに注意して
欲しい。

ナンドゲート６１に第６図のＤに示す波形整形
回路５の出力パルスが印加されると、ナンドゲー
ト６４の出力は第６図のＧに示す如きパルス出力
となる。一方、ナンドゲート６１の出力パルスは
第６図のG₁において実線に示す如き出力パルス
となり、この出力パルスがナンドゲート６７に印
加される。従つてナンドゲート６７および７０か
らなる単安定マルチバイブレータ６Ｂは第６図の
G₁に示したナンドゲート６１の出力パルスの立
下りでトリガされ、ナンドゲート７０の出力パル
スは第６図のＨに示す如くになる。ナンドゲート
７０の出力パルスはナンドゲート６４に印加され
ているため、第６図のＨに示す出力パルス幅の期
間、ナンドゲート６４の出力は高電位レベルに維
持され、此の間におけるナンドゲート６１へのト
リガパルス（第６図のＤにおけるパルスa₁₂）によ
る出力パルスの出力は禁止される。

第６図に示す波形と第４図に示す波形を比較す
れば対応する波形は、正論理と負論理との関係を
勘案すれば同一である。

つぎに、抵抗６５とコンデンサ６６とからなる
積分回路が接続されているときは、ナンドゲート
６７への入力パルスは第６図のG₁において破線
に示した如く前記積分回路の時定数に対応して遅
れ、ナンドゲート７０の出力パルスは第６図のＨ
において破線に示した如くになる。

ここで積分回路を挿入したのは、次の如き理由
による。

すなわちウツドペツカーには第７図のＡに示す
如く短い時間間隔をおいて引き続いて発生する場
合がある。この場合において波形整形回路５の出
力パルスは第７図のＤに示す如くになる。従つて
単安定マルチバイブレータ６Ａすなわちナンドゲ
ート６４の出力パルスは第７図のＧに示す如くな
る。一方、単安定マルチバイブレータ６Ａを構成
するナンドゲート６１の出力パルスによる積分回
路の出力は第７図のG₁に示す如くになつて、ウ
ツドペツカーが続いている期間、単安定マルチバ
イブレータ６Ｂを構成するナンドゲート６７のス
レシホールドレベル（第７図のG₁）の破線で示し
てある）以下となることはなくなる。従つて、単
安定マルチバイブレータ６Ｂの出力すなわちナン
ドゲート７０の出力パルスは第７図のＨの如くに
なり、単安定マルチバイブレータ６Ａはウツドペ
ツカーの続いている期間、その出力を発生するこ
とが禁止されることはなく無り、ウツドペツカー
が引続いて入力された場合もウツドペツカーを除
去することができる。

なお、以上の説明において単安定マルチバイブ
レータ６Ｂのトリガは単安定マルチバイブレータ
６Ａの出力パルスB₁₁の立下りでトリガされる場
合を例に説明したが、単安定マルチバイブレータ
６Ａの立上りでトリガされるようにしてもよく、
この場合は単安定マルチバイブレータ６Ｂの出力
パルスは第４図のＨにおいて破線に示す如くな
る。このときの作用も第４図により説明した場合
と同様である。

以上説明した如く本考案によれば第１図ａに示
した従来の雑音除去回路に単安定マルチバイブレ
ータを２個設けることにより、持続時間の短いパ
ルス性雑音も、持続時間の長いパルス性雑音も除
去することができる。

また誤動作も少ない。

さらに従来の回路に追加可能でもあり、また従
来の回路と併用も可能である。

【図面の簡単な説明】

第１図ａおよびｂは従来の雑音除去回路のブロ
ツク図。第２図ａ，ｂおよびｃは第１図ａおよび
ｂに示した従来の雑音除去回路の作用の説明に供
する波形図。第３図は本考案の一実施例のブロツ
ク図。第４図は本考案の一実施例の作用の説明に
供する波形図。第５図は本考案の一実施例におけ
る単安定マルチバイブレータの具体的一例を示す
回路図。第６図および第７図は第５図に示した単
安定マルチバイブレータの作用の説明に供する波
形図。 １……信号ゲート回路、２……増幅器、３……
検波器、４……自動利得制御回路、５……波形整
形回路、６Ａおよび６Ｂ……単安定マルチバイブ
レータ、６５および６６……積分回路を構成する
抵抗およびコンデンサ。

Claims (1)

【実用新案登録請求の範囲】
1. 信号経路中に挿入した信号ゲート回路と、該信
   号ゲート回路への入力信号を増幅する増幅器と該
   増幅器の出力信号を検波する検波器と該検波器の
   出力信号を入力して前記増幅器の利得を制御する
   自動利得制御回路と前記検波器の出力信号を波形
   整形する波形整形回路とを有し前記自動利得制御
   回路の時定数を設定して雑音を検出する雑音検出
   手段とを備えてなる雑音除去回路において、前記
   波形成形回路の出力信号によりトリガされかつ出
   力信号により前記信号ゲート回路を制御する第１
   の単安定マルチバイブレータと、該第１の単安定
   マルチバイブレータにより直接または積分回路を
   介してトリガされかつ前記第１の単安定マルチバ
   イブレータの出力信号の開始または終了時から所
   定設定時間、前記第１の単安定マルチバイブレー
   タの出力信号の発生を禁止する第２の単安定マル
   チバイブレータとを備えてなることを特徴とする
   雑音除去回路。