JPS6246529A - エツチング方法 - Google Patents

エツチング方法

Info

Publication number
JPS6246529A
JPS6246529A JP18572185A JP18572185A JPS6246529A JP S6246529 A JPS6246529 A JP S6246529A JP 18572185 A JP18572185 A JP 18572185A JP 18572185 A JP18572185 A JP 18572185A JP S6246529 A JPS6246529 A JP S6246529A
Authority
JP
Japan
Prior art keywords
layer
silicon nitride
resist
processed
refractive index
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18572185A
Other languages
English (en)
Inventor
Masamitsu Imai
今井 政光
Tatsumi Shirasu
白須 辰美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP18572185A priority Critical patent/JPS6246529A/ja
Publication of JPS6246529A publication Critical patent/JPS6246529A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Weting (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、エツチングに適用して有効な技術に関する。
〔背景技術〕
ウェハ処理工程の一つに、配線形成工程がある。
この配線形成は、一般に配線形成材料を被着して形成し
た被加工層上上レジスト層を形成し、該レジスl−[を
所定パターンに露光・現像を行った後、該レジスト層を
マスクとして被加工層の不要部をエツチング除去するこ
とにより行われる。
したがって、レジスト層のパターン精度が直接配線のパ
ターン精度に影響する。そのため、レジスト層のパター
ン精度を維持向上することが極めて重要である。
ところが、上記のように被加工層上に直接レジスト層を
形成する場合は、露光時に該被加工層による露光光の反
射が起こり、該反射光によるレジスト層の露光が併発す
る。そのため、露光むらが発生し、結果としてレジスト
層のパターン精度の低下を来すことになる。そして、上
記パターン精度の低下は、レジスト層の層厚に依存する
ため、層厚に差がある場合には、場所によってレジスト
バクーンの巾に差が生じ、ひいては配線バクーンの巾に
差を生じることになる。したがって、信頼性の上で問題
があることが本発明者により見い出された。
なお、エツチングについては、昭和43年11月25日
、丸善株式会社発行、集積回路ハンドブック編集委員全
編「集積回路ハンドブックJP244〜P271に詳細
に説明されている。
〔発明の目的〕
本発明の目的は、エツチング工程におけるレジストパタ
ーンの精度を向上することができる技術を提供すること
にある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、屈折率n1のレジスト層と屈折率n2の被加
工層との間に屈折率nの反射防止層である中間層を形成
することにより、被加工層表面で反射した露光光を上記
反射防止層の内部で消滅または減衰させることができる
ことにより、反射光がレジスト層を透過することを防止
または抑制することができ、上記目的が達成されるもの
である。
〔実施例〕
第1図(a)〜(glは、本発明による一実施例である
エツチング方法の概略を各工程におけるウェハの部分断
面図で示すものである。
第1図ta+は、ウェハのシリコン基板lの上に形成さ
れたシリコン酸化N2の上に、被加工層であるポリシリ
コン層3を被着した工程を示す部分断面図、第1図(b
lは、上記ポリシリコン層3の上面に反射防止層である
窒化シリコン層4を被着した工程を示す部分断面図、第
1図(C1は、上記の窒化シリコン層4の上にホトレジ
スト層5を被着形成した工程を示す部分断面図である。
そして、第1図+d+は、上記レジスト層5を露光現像
して所定のレジストパターン5aを形成した工程を示す
部分断面図、第1図(elは、上記のレジストパターン
5aをマスクにしてドライエツチングを行い窒化シリコ
ン層4aおよびポリシリコン層3aをドライエツチング
で形成した工程を示す部分断面図である。
また、第1図(flは、レジストパターン5aを除去し
た工程を示す部分断面図、第1図(幻は、窒化シリコン
層4aを除去し配線パターン3aを形成した工程を示す
部分断面図である。
本実施例においては、約9500人の厚さのホトレジス
ト層5とポリシリコン層3との間に、約500人の窒化
シリコン層4を形成し、波長が436nmのいわゆるG
線を照射してホトレジスト層5の露光を行っている。そ
して、上記ポリシリコン層3の屈折率は約2.0であり
、ホトレジスト層5の屈折率:約1.6とポリシリコン
層3の屈折率:約5.0との間の値である。
上記条件下でホトレジスト層5の露光を行ったところ、
反射率が2%以下であった。これは、窒化シリコン層4
を形成しない場合の反射率が約30%であることから、
極めて顕著な反射防止が達成されていることを示してい
る。
事実、レジストパターンの巾の加工精度が窒化シリコン
層がない条件下では、ホトレジストの厚さ100人につ
き0.1μmであったものが本実施例においては0.0
3μmと大巾に向上された。
上記のように、大巾に露光光の反射が防止され、レジス
トパターンの加工精度の向上が達成されることにより、
下地パターンの段差部等においてホトレジスト層に厚さ
のむらがある場合であっても、精度の高いレジストパタ
ーンを形成することができる。したがって、その後のド
ライエツチング等の工程を経て、高精度のポリシリコン
からなる配線パターン3aを形成することができるもの
である。
なお、本実施例において、反射防止層として窒化シリコ
ン層4を用いたのは、次の考えに基づくものである。
すなわち、一般に屈折率n、のレジスト層とn2の被加
工層との間に屈折率nの中間層を厚さdで形成し、波長
λの光で該レジスト層を露光する場合、次式の関係があ
るとレジスト層を通過する反射光を完全に無くすること
ができることが知られている。
n=(n+・n2)0・5・・・・・・(1)(n、<
n<nt) λ これは、上式が成り立つ場合は、被加工層の表面で反射
された光が入射光と位相が丁度π/2ずれるため、上記
中間層内において反射光と入射光により完全に相殺され
るものであり、その結果レジスト層へは反射光が及ばな
いことによるものである。
したがって、上式を満足する条件でレジスト層、中間層
等を形成することにより、酸中間層は完全な反射防止層
として機能することになる。そのため、レジスト層が反
射光で露光されることを完全に防止できることになり、
入射光のみによるレジスト層の露光が可能となり、その
結果レジストパターンの精度を大巾に向上することがで
きるものである。
このように、レジスト層を透過する反射光を完全にゼロ
にするためには、前記の(11式および(2)式を満足
することが条件として必要である。しかし、上記条件に
近い条件を選定することにより、反射光の部分的相殺に
よりレジスト層を透過する反射光を低減することができ
る。
本実施例のエツチング方法においては、上記者えに基づ
くものである。
すなわち、本実施例ではn + = 1.6、n、=5
.0、n #2.0であり、前記+11式を満足する関
係にはないが、n、<n<n、の関係にある。そのため
、前記のような厚さで中間層である窒化シリコン層を形
成することにより、反射率の低減が達成されるものであ
る。
このようにレジスト層を透過する反射光を低減すること
ができることにより、入射光と反射光との位相が一致す
ることに起因して生じる定在波現象をも防止できる。
なお、本実施例の如くポリシリコン層を加工するために
、反射防止層として窒化シリコン層を用いる場合は、次
のような特長をも有している。
(1)、窒化シリコン層は、低圧CVD法で容易に被着
形成でき、かつその被着厚を高い精度で制御できる。
+21.mい層で反射防止ができるため、ポリシリコン
層のエツチング加工の精度を悪化させない。
(3)、窒化シリコン層をポリシリコン層と同一工程で
異方性ドライエツチングすることができる。
(4)、窒化シリコン層は、熱リン酸を用いることによ
りポリシリコン層に対し選択性の高い除去を行うことが
できるため、精度の高いパターン形成をポリシリコン層
に行うことができる。
〔効果〕
(1)、屈折率n、のレジスト層と屈折率ngの被加工
層との間に屈折率nの反射防止層である中間層を形成す
ることにより、被加工層表面で反射した露光光を上記反
射防止層の内部で消滅または減衰させることができるの
で、反射光によるレジスト層の露光を防止することがで
きる。
(2)、前記fl)により、レジストパターンの精度を
向上させることができる。
(3)、前記(2)により、被加工層のエツチング精度
の向上が達成できる。
(4)、前記(3)により半導体装置の信頼性向上が達
成される。
(51,’flい層で十分な反射防止が達成されるため
下地の被加工層のエツチング精度が低下することを防止
できる。
(6)、被加工層がポリシリコン層であり、反射防止層
が窒化シリコン層である場合、低圧CVD法により正確
な厚さで反射防止層を容易に形成することができる。
(7)、前記(6)において、窒化シリコン層をポリシ
リコン層と同一工程で異方性ドライエツチングを行うこ
とができる。
(8)、前記(6)において窒化シリコン層を熱リン酸
により選択的に除去することができるので、精度の高い
パターン形成をポリシリコン層に行うことができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、被加工層がポリシリコンで反射防止層が窒化
ケイ素で形成されたものについて説明したが、これに限
るものでないことはいうまでもない。被加工層が他の金
属または非金属であっても、それぞれの形成材料の屈折
率の間に所定の関係があるものであれば如何なるもので
あってもよい。
反射防止層の厚さも実施例に示したものに限られるもの
でない、特に単一波長の光を使用しない場合には、最適
な厚さが実験を通して決定される。
〔利用分野〕
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるウェハにおける配線
形成に適用した場合について説明したが、それに限定さ
れるものではなく、たとえば、ウェハのシリコン基板内
部への不純物元素の打ち込みや、シリコン基板の酸化、
さらには絶縁層のエツチング加工等の如く、レジスト層
またはその下層の反射防止層自体をマスクとして利用す
る技術であれば如何なるものについて適用しても有効な
技術である。
【図面の簡単な説明】
第1図fatは、ウェハのシリコン基板の上に形成され
たシリコン酸化層の上に、被加工層であるポリシリコン
層を被着した工程を示す部分断面図、第1図(blは、
上記ポリシリコン層の上面に反射防止層である窒化シリ
コン層を被着した工程を示す部分断面図、 第1図(elは、上記の窒化シリコン層の上にホトレジ
スト層を被着形成した工程を示す部分断面図、第1図f
dlは、上記レジスト層を露光・現像して所定のレジス
トパターンを形成した工程を示す部分断面図、 第1図telは、上記のレジストパターンをマスクにし
てドライエツチングを行い窒化シリコン層およびポリシ
リコン層をドライエンチングした工程を示す部分断面図
、 第1図tf)は、レジストパターンを除去した工程を示
す部分断面図、 第1図(幻は、窒化シリコン層を除去し配線パターンを
形成した工程を示す部分断面図である。 1・・・シリコン基板、2・・・シリコン酸化層、3.
3a・・・ポリシリコン層、4,4a・・・窒化シリコ
ン層、5・・・ホトレジスト層、5a・・・レジストパ
ターン。 第  1  図

Claims (1)

  1. 【特許請求の範囲】 1、レジスト層と被加工層との間に、該レジスト層の屈
    折率n_1より大きく、被加工層の屈折率n_2より小
    さい屈折率nの反射防止層を形成し、レジスト層の露光
    ・現像を行った後、該レジスト層をマスクとして反射防
    止層、被加工層の除去を行うエッチング方法。 2、露光光の波長をλとする場合、反射防止層の厚さd
    をλ/4nの整数倍またはそれに近似した厚さにするこ
    とを特徴とする特許請求の範囲第1項記載のエッチング
    方法。 3、被加工層がポリシリコン層で、反射防止層が窒化シ
    リコン層であることを特徴とする特許請求の範囲第1項
    記載のエッチング方法。
JP18572185A 1985-08-26 1985-08-26 エツチング方法 Pending JPS6246529A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18572185A JPS6246529A (ja) 1985-08-26 1985-08-26 エツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18572185A JPS6246529A (ja) 1985-08-26 1985-08-26 エツチング方法

Publications (1)

Publication Number Publication Date
JPS6246529A true JPS6246529A (ja) 1987-02-28

Family

ID=16175692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18572185A Pending JPS6246529A (ja) 1985-08-26 1985-08-26 エツチング方法

Country Status (1)

Country Link
JP (1) JPS6246529A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01241125A (ja) * 1988-03-23 1989-09-26 Sony Corp 半導体装置の製造方法
JPH01290244A (ja) * 1988-05-18 1989-11-22 Sony Corp 半導体装置の製造方法
US6242160B1 (en) 1996-06-27 2001-06-05 Nec Corporation Patterning method of chemical amplification type resist film for far ultraviolet radiation

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01241125A (ja) * 1988-03-23 1989-09-26 Sony Corp 半導体装置の製造方法
JPH01290244A (ja) * 1988-05-18 1989-11-22 Sony Corp 半導体装置の製造方法
US6242160B1 (en) 1996-06-27 2001-06-05 Nec Corporation Patterning method of chemical amplification type resist film for far ultraviolet radiation

Similar Documents

Publication Publication Date Title
US4820611A (en) Titanium nitride as an antireflection coating on highly reflective layers for photolithography
US5672243A (en) Antireflection coating for highly reflective photolithographic layers comprising chromium oxide or chromium suboxide
US5580701A (en) Process for elimination of standing wave effect of photoresist
US5665641A (en) Method to prevent formation of defects during multilayer interconnect processing
US6348404B1 (en) Wiring forming method
US6174644B1 (en) Anti-reflective silicon nitride film using in-situ deposition
KR100219550B1 (ko) 반사방지막 및 이를 이용한 패턴형성방법
US5595938A (en) Method of manufacturing semiconductor device
JPH08293462A (ja) 半導体装置の製造方法
JPS6246529A (ja) エツチング方法
JPH07201990A (ja) パターン形成方法
EP0289174B1 (en) Antireflection coatings for use in photolithography
JP3257245B2 (ja) 微細パターンの形成方法
JP2792088B2 (ja) 半導体装置
JPH0575092A (ja) 光電子集積回路装置の製造方法
KR0144140B1 (ko) 금속배선방법
US5888908A (en) Method for reducing reflectivity of a metal layer
KR100241534B1 (ko) 반도체 소자의 반사방지막 형성방법
KR960009098B1 (ko) 반도체 소자의 배선형성방법
JP2737256B2 (ja) 半導体装置の製造方法
KR100238212B1 (ko) 반도체소자의 제조방법
JPS62281348A (ja) 半導体装置の製造方法
KR100265822B1 (ko) 포토레지스트 패턴 형성방법
KR100291412B1 (ko) 포토레지스트도포방법
JP2570709B2 (ja) エツチング方法