JPS6247287A

JPS6247287A - ビデオエンコ−ダ装置

Info

Publication number: JPS6247287A
Application number: JP61194145A
Authority: JP
Inventors: ジエフリー・スコツト・ハミルトン
Original assignee: Deutsche ITT Industries GmbH; ITT Corp
Current assignee: TDK Micronas GmbH; ITT Inc
Priority date: 1985-08-22
Filing date: 1986-08-21
Publication date: 1987-02-28
Also published as: EP0212223A1; DE3685067D1; US4796299A; EP0212223B1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】し産業上の利用分野］一５＝この発明は、ビデオ信号に使用できる符号化システムに
関する。

［従来技術］料金テレビジョンまたはケーブルテレビジョンシステム
においては、料金を払った加入者だけが番組を受信する
ことが確実に付われるように何等かの形態の信号スクラ
ンブルが必要である。また、信号スクランブルのために
は受信側のデコーダ（符号解読装置）すなわちデスクラ
ンブラ（スクランブルされた信号をもとへ戻す装置）が
必要である。潜在的な加入者数は非常に多い。その結果
、許可されていない組織または会社が許可されていない
デコーダやデスクランブラを販売または提供して利益を
得ようとする可能性がある。このため、スクランブルシ
ステムは通常のテレビジョンによって受信されることに
対してのみならず、高価でない私的受信デコーダまたは
デスクランブラに対しても秘密でなければならない。

ライン・ローテーション（ｔｉｎθｒｏｔａｔｌＯｎ　
）・ビデオスクランブル技術を使用してビデオ信号を符
号化し、およびそれを解読する装置はすでに知られてい
る。ライン・ローテーション・ビデオスクランブルは送
信前に意図的に各ビデオラインのセグメントを交換する
。送信端において、この交換を行なうた：めにエンコー
ダが使用されなければならない。

通常のライン・ローテーション・ビデオスクランブルシ
ステムの送信端においては、水平走査線は変化した地点
で切断され、ラインセグメントは時間的に切替えられる
。これは効果的に各ラインの終わりを同じラインの始め
に回転させる。受信端においては、スクランブルされた
ビデオラインはローカルデコーダ装冒によってもとのラ
インに回転して戻される。

ラインローテーション・スクランブルに有用な従来の回
路は、情報をそれぞれから交互に読み出す２個のメモリ
回路を必要としている。各メモリ回路は、他のメモリ回
路が現在のスクランブルされていないビデオラインを読
み出す間、次のスクランブルされたビデオラインを一時
的に蓄積するだめに使用される。

［発明の解決すべき問題点］ラインローテーションビデオエンコーダ回路はしばしば
他のテレビジョン送信回路と絹合わゼて使用される。で
きるだけ多くの回路を単一のチップ上に集積することが
望ましいから、符号化動作を行なう能力を損わないでエ
ンコーダ回路の複雑性を最少のものとすることが必要で
ある。

この発明は、上記のような条件を満足させることのでき
る情報信号を符号化するための装置および方法を提供す
ることを目的とするものであ兆。

Ｕ問題点解決のための手段］この発明のエンコーダ装置は、入出力変換装置と制御装
置とを有する。エンコーダ装置はさらに入出力変換装置
から受信されたビデオ情報の単一のデジタル化された水
平ラインに対する少なくとも複数のデータザンプルを蓄
積する手段と、この蓄積手段中のサンプル蓄積位置のア
ドレス手段とを具面している。アドレス手段は制御装置
と結合されている。蓄積手段は各アドレスされた蓄積位
置に予め蓄積されたビデオデータサンプルを入出力変換
装置へ読み出し、入出力変換装置から受信された各ビデ
オデータサンプルを同じアドレスされたサンプル蓄積位
置へ順次書込む手段を備えている。この発明の１実施態
様によれば、エンコーダ装置中の蓄積手段の容量はビデ
オ情報の単一ラインだけに実質的に等しい。この発明の
さらに別の実施態様によれば、アドレス手段は予め定め
られた値に予め設定可能である。アドレス手段はさらに
予め設定された値から始まる蓄積手段の複数の蓄積位置
を順次アドレスする手段を備えている。

この発明のさらに別の実施態様によれば、アドレス手段
はアドレスカウンタを備え、そのアドレスカウンタはそ
れに結合された比較装置を含む１を較手段を有するイン
クレメント的に増加または減少するアドレスカウンタで
ある。アドレスカウンタは２進カウンタでよい。

この発明によれば、エンコーダ装置中で情報信号を符号
化する方法が提供される。エンコーダ装置は蓄積装置お
よび結合されたアドレスレジスタを有する。この方法は
、蓄積装置中に情報信号の予め定められたザンプルセッ
トを蓄積し、スプリット・アドレスを決定し、選択され
たスプリット・アドレスをアドレスレジスタに負荷し、
アドレスレジスタ中の７ドレスによって特定された位置
における符号化された情報のサンプルを蓄積装置から読
み出し、符号化されるべき情報信号のサンプルを前記同
じ蓄積位置へ書込み、アドレスレジスタ中の現在のアド
レスを予め定められたアドレス値と比較し、もしも現在
のアドレス値が予め定められたエンドアドレスと同じで
あれば前記の新しいスプリット・アドレスを決定する段
階に戻り、もし等しくなければ、アドレスレジスタ中の
アドレスを予め定められた態様で変化させ、それから前
記の蓄積装置から読み出す段階に戻る各段階を含んでい
る。

この方法の別の実施態様では、選択されたスプリット・
アドレスは連続する各情報信号に対して予め定められた
態様で変化する。さらに、各情報信号は予め定められた
数のサンプルを有するビデオ水平ライン信号に対応する
。この方法のさらに別の実施態様では、アドレスレジス
タ中のアドレスの変化の段階はアドレスレジスタ中のア
ドレスの１カウントづつの増加またはをアドレスレジス
タ中のアドレスの１カウントづつの減少を含んでいる。

この方法のさらに別の実施態様では、符号化されるべき
各ビデオ水平ライン信号は１ライン当りＮ個のサンプル
を含み、各ラインは送信側におけるスプリット・アドレ
スにおいて２個以上のセグメントに分割され、エンコー
ダの開始時のアドレスは次の式により決定される。

開始アドレス− （Ｎ−ＳＰ＋ＰＳＡ）モジュロＮここで、Ｎはサンプル数、ＳＰはスブリッ１〜・アドレ
ス、ＰＳＡは以前の開始アドレスである。

［実施例］以下、添附図面を参照に説明する。

第２図は従来の技術によるライン・ローテーション・エ
ンコーダシステム１０のブロック図を示す１システム１
０は例えばテレビジョン受像機と接続するのに有用であ
る。システム１０は入出力変換装置１２を備え、それは
ライン１４上にでるされる符号化されるべきアナログ複
合ビデオ信号を入力とする。

受信側において、ライン・ローテーション・スクランブ
ル動作は各水平ライン信号について順次行われ、ライン
１４」二にスクランブルされた複合ビデオ信号が出力さ
れる。

アナログ複合ビデオ信号はまず入出力変換装置１２中の
アナログ・デジタル変換装置く以下Ａ／Ｄ変換装置とい
う）１６によってデジタル化される。

８ピツ１〜デジタルサンプルの形態であるＡ／Ｄ変換装
置１６の出力は８ビツトデータバス１８によってエンコ
ーダ装置２０に伝送される。

エンコーダ装置２０の機能は受信側において反転される
ライン・ローテーション・スクランブル動作を行なうこ
とである。エンコーダ装置２０は読取り書込みメモリ２
２を備えている。このメモリ２２はバス１８から受信さ
れた８ビツトビデオデータサンプルを蓄積するための多
数の蓄積位置を有する。

メモリ２２の容量は単一の水平ビデオラインの全部また
は一部に対応するバス１８から受信されたデジタルサン
プルのセットを蓄積するために充分な大きさである。読
取り書込みメモリ２２はランダムアクセスメモリ（’Ｒ
ＡＭ）でよい。メモリ２２の構成は当業者にはよく知ら
れている。

ビデオサンプルは書込み選択アドレスカウンタ２４の制
御下にメモリ２２中の位置に蓄積される。書込み選択ア
ドレスカウンタ２４は例えば１０ビツトの２進カウンタ
である。書込み選択アドレスカウンタ２４からの出力は
データ選択回路２６によってメモリ２２の１０ビツトア
ドレス入力に結合される。

データ選択回路２６は例えば通常のマルチプレクサでよ
い。書込み選択アドレスカウンタ２４からの出力はまた
１０ビツト比較器２８に結合される。読取り選択アドレ
スカウンタ３０もまたデータ選択回路２６および比較器
２８に結合される。

メモリ２２がバス１８からのサンプリングされたビデオ
水平ラインデータで負荷されると同時に、前のラインの
ビデオデータに対応するサンプルは第２のメモリ３２か
ら読み出される。１０ビツトのアドレス信号は読取り選
択アドレスカウンタ３０によってデータ選択回路２６を
介してメモリ３２へ供給される。メモリ３２はメモリ２
２と同じ蓄積容量を有し、メモリ２２と同様に構成され
ている。

読み取り選択アドレスカウンタ３０はスプリット・アド
レス回路３４によりスクランブルされないビデオライン
の分割点のアドレスを予め負荷されている。スプリット
・アドレス回路３４はたとえば組合わせ回路のみまたは
蓄積レジスタと結合された相合わせ回路として構成され
ることができる。スプリット・アドレス回路の構成は当
業者にはよく知られているので説明は省略する。

この゛′スプリット・アドレス°゛から、カウンタ３０
はその最高のアドレスまでインクレメントされ、それか
らゼロにオーバーフローし、さらにスプリット・アドレ
ス・マイナス１の値にインクレメントを続ける。この時
点で前のライン全体がメモリ３２から読み出される。第
２のデータ選択回路またはマルチプレクサ３６はメモリ
３２からの出力信号をデータ出力バス３８に結合する。

データ出力バス３８は８ビツトデジタルアナログ変換装
置（以下Ｄ／Ａ変換装置という）４０に接続されている
。Ｄ／Ａ変換装置４０はテレビジョン送信装置で使用す
るために出力ライン４２に符号化されたアナログ複合ビ
デオ信号を発生する。通常の制御論理装置４４はシステ
ム１０に対してタイミングおよび制卸信号を出ノ〕する
。

通常のように、比較器２８は、予め定められたエンドア
ドレスが読み取り選択アドレスカウンタ３０によって到
達されたときを示す出力信号また（ま指標をライン４６
に発生する。このライン４６の信号Ｉまカウンタ３０の
クリアに使用される。それからカウンタ３０のビットま
たは段はスプリット・アドレス回路３４によってビデオ
情報の次のラインのための新しいスプリット・アドレス
値に設定されることができる。

符号化プロセスは反復され、メモリ２２および３２の機
能はデータ選択回路２６および３６により交換される。

今度はメモリ３２が自込みアドレスカウンタ２４の制御
下に次のビデオ水平ラインのためのバス１８からのビデ
オデータサンプルにより負荷される。

メモリ２２は同時に読取りアドレスカウンタ３０の制御
下に現在そこに記憶されているビデオラインの符号化さ
れたビデオデータサンプルをデータ選択回路３６を介し
て出力バス３８に読出す。

システム１０は２本のビデオラインのアクチブ部分のた
めのデータの蓄積のためのメモリ２２および３２、各メ
モリ２２および３２それぞれのためのアドレスカウンタ
２４および３０ならびに２＠のデータ選択回路またはマ
ルチプレクサ２６および３６を必要とする。大部分の用
途において、水平ブランキング期間はメモリ２２または
３２に蓄積される必要はない。

第１図はこの発明の１実施例のライン・ローテーション
・エンコーダシステム５０を示している。

このシステム５０は第２図で示した前記のものと同じ入
出力変換装置１２および制御論理装置４４を有している
。システム５０はまた、この発明によるエンコーダ装置
５２を備えている。

このエンコーダ装置５２の重要な利点は、このエンコー
ダ装置５２が第２図で示した前記のエンコーダ装置２０
と同一の入出力変換装置１２を有しており、またシステ
ム１０と同じ入力、出力形態を有していることである。

しかしながら、この発明によるエンコーダ装置５２はエ
ンコーダ装置２０の半分の蓄積各間しか必要ではなく、
制御回路の数も少ない。

このエンコーダ装置５２は入力バス１８から受信した８
ビツトサンプルを蓄積することのできる各サンプル位置
を有するメモリ５４を備えている。メモリ５４はビデオ
情報の単一のデジタル水平ライン信号を蓄積するのに充
分の大きさである。メモリ５４はメモリ２２および３２
のそれぞれと同じ客間である。

メモリ５４もまたランダムアクセスメモリとして構成す
ることができるが、メモリ５４の具体的な構成はこの発
明を限定するものではない。

アドレス信号は１０ビツトのアドレスカウンタ５６によ
ってメモリ５４に与えられる。アドレスカウンタ５６は
また１０ビツトのエンドアドレス比較器５８にも結合さ
れている。スプリット・アドレス回路６０はアドレスカ
ウンタ５６のための初期スプリツト・アドレスを与える
。アドレスカウンタ５６は例えば２進アツプカウンタま
たは２進ダウンカウンタとして構成することができる。

バス１８上のビデオ情報の水平ラインのアクチブ部分の
開始の前に、アドレスカウンタ５６はメモリ５４中に予
め蓄積されていたビデオ情報の前のラインのスプリット
・アドレスで負荷される。ビデオ情報の前に蓄積されて
いたデータサンプルがそれからカウンタ５６によってア
ドレスされたメモリ５４の位置から読出される。その直
後にこの蓄積位置の内容はバス１８上のビデオ情報の現
在のラインに対応する新しいデータサンプルによって重
ね書きされる。それからカウンタ５６は新しいアドレス
を形成するように制御される。予め蓄積された各サンプ
ルがメモリ５４中のアドレスされた位置からバス３８へ
出力されるので、その位置は直ちにバス１８からのビデ
オ情報の現在の新しいサンプルによって重ね書きされる
。もしも、カウンタ５６がアップカウンタであれば、そ
のシーケンスはエンド・アドレスに向かってインクレメ
ントされる。カランタ５６はそれからクリアされてゼロ
にされ、連続的にスプリット・アドレス・マイナス１の
値までインクレメントされる。

この点において、ビデオ情報の前のライン全体は時間交
換（または変換）された形でバス３８に出力される。さ
らに、この同じ期間中に、ビデオ情報の次のラインは単
一のラインメモリ５４中に蓄積される。第１のデータサ
ンプルの読出しおよ′びそれに続くデータサンプルの直
ちにその位置へ重ね書きする方法の具体的な詳細は一般
によく知られていることであり、当業者の容易に行なう
ことのできることである。

比較器５８からのライン６２上の出力信号は予め定めら
れたエンド・アドレスに到達したときアドレスカウンタ
５６をクリアする。比較器５Ｂへの入力はカウンタ５６
のために検出された前のエンド・アドレスから得ること
ができ、次のラインの符号化動作中に使用される。後続
するのラインは第２のアドレスカウンタ、第２のメモリ
またはマルチプレクサを必要とせずに同じようにローテ
ーションされる。

エンコーダ装置５２とエンコーダ装置２０との間には重
要な動作の違いがある。エンコーダ装置５２中の新しい
ラインに対する受信側のデコーダ中の開始アドレス値は
前のラインの時間修正に従ってローテーションされる。

エンコーダ装置２０に関して、暗号化端におけるスプリ
ット・アドレスと解読化端における開始アドレスとの間
の関係は次の式によって与えられることが知られている
。

５Ｔ−Ｎ−３Ｐここで、Ｎはビデオの１水平ライン当りのサンプルの数
、ＳＴは開始アドレス（Ｏ乃至Ｎ−１）、ＳＰはスプリ
ット・アドレスである。

コンバータ装置５２においては、上記関係式は次のよう
になる。

ＳＴ＝　（Ｎ−ＳＰ＋ＰＳＡ）モジュロＮここで、ＰＳ
Ａは前のラインの解読に使用された開始アドレスである
。したがって、１個の加算およびモジュロ動作がカウン
タ５２と関連して遂行されなければならない。しかしな
がら、それは水平ライン速度において行われるだけであ
り、大抵の場合に各送信装置に対して多数の受信装置が
あるので、エンコーダ装置の暗号化制御論理装置中に含
ませることができる。

別の実施例として、暗号化はアドレスカウンタ５６にデ
クレメント能力を付加することによってさらに強固にす
ることができる。この方法で、ラインセグメントは交換
と共に時間的に反転して伝送されることができる。セグ
メントは正常の、および反転した時間に対して独立に選
択することができる。

エンコーダ装置１５２中の回路の実質的な減少によって
、必要な機能の全ては、例えばマイクロプロセッザ型の
制御装置を含む他の制御回路と共にチップ上に集積され
ることができる。

以上特定の実施例について説明したが、これは単なる例
示に過ぎず、当業者に容易に行なうことのできる別の形
式の回路やカウンタもこの発明の技術的範囲に含まれる
べきものであることを理解すべきである。

一２１＝

【図面の簡単な説明】

第１図は、この発明の１実施例の符号化装置のブロック
図であり、第２図は従来の装置のブロック図である。１２・・・入力出力変換＠置、１Ｇ・・・Ａ１０変換装
置、２０、５２・・・エンコーダ装置、４４・・・暗号
化論理装置、２２、３２．５４・・・メモリ、２４．３
０．５６・・・アドレスカウンタ、２６・・・データ選
択回路、２８・・・エンド・アドレス比較器、３４．６
０・・・スプリット・アドレス回路、４０・・・Ｄ／Ａ
変換装置。

Claims

【特許請求の範囲】

（１）入出力変換装置と制御装置とを有するビデオエン
コーダ装置において、前記入出力変換装置から受信されたビデオ情報の第１の
複数のデータサンプルを蓄積する手段と、前記制御装置に結合されて前記蓄積手段中の特定のサン
プル蓄積位置をアドレスする手段とを具備し、前記蓄積手段は、第１の複数の予め蓄積された各アドレ
スされた蓄積位置から前記入出力変換装置へデータサン
プルを読み出し、前記入出力変換装置から受信された第
２の複数の各データサンプルを前記アドレスされた同じ
サンプル蓄積位置へ書込む手段を備えていることを特徴
とするビデオエンコーダ装置。
（２）前記蓄積手段は、ビデオ情報の本質的に単一ライ
ンに対するデータサンプルを蓄積するための容量を有す
る特許請求の範囲第１項記載のビデオエンコーダ装置。
（３）前記アドレス手段は、予め定められた値に予め設
定可能である特許請求の範囲第１項記載のビデオエンコ
ーダ装置。
（４）前記アドレス手段は、前記予め設定された値から
始まる前記蓄積手段の複数の蓄積位置を順次アドレスす
る手段を備えている特許請求の範囲第３項記載のビデオ
エンコーダ装置。
（５）前記アドレス手段によつて発生されたアドレス値
を第２の予め設定された値と比較し、それに応じて選択
された指標を発生する手段を備えている特許請求の範囲
第４項記載のビデオエンコーダ装置。
（６）前記アドレス手段を前記選択された指標の存在に
応じて前記予め設定された値に設定する手段を備えてい
る特許請求の範囲第５項記載のビデオエンコーダ装置。
（７）前記読取りおよび書込み手段は、前記位置の読取
りの直後に前記同じアドレスされた位置を重ね書きする
手段を備えている特許請求の範囲第６項記載のビデオエ
ンコーダ装置。
（８）前記アドレス手段は、インクレメントして増加す
るアドレスカウンタを備えている特許請求の範囲第６項
記載のビデオエンコーダ装置。
（９）前記アドレス手段は、インクレメントして減少す
るアドレスカウンタを備えている特許請求の範囲第６項
記載のビデオエンコーダ装置。
（１０）前記比較手段は、前記アドレスカウンタに結合
された比較装置を備えている特許請求の範囲第８項記載
のビデオエンコーダ装置。
（１１）蓄積装置および結合されたアドレスレジスタを
有するエンコーダ装置中で複数の予め符号化された情報
信号を符号化する方法において、（ａ）蓄積装置中に情
報信号の予め定められたサンプルセットを蓄積し、（ｂ）スプリット・アドレスを決定し、前記スプリット
・アドレスをアドレスレジスタに負荷し、（ｃ）アドレ
スレジスタ中のアドレスによつて特定された位置におけ
る符号化された情報のサンプルを蓄積装置から読み出し
、（ｄ）次の情報信号から符号化された情報のサンプルを
前記同じ位置へ書込み、（ｅ）アドレスレジスタ中の現在のアドレスを予め定め
られたエンド・アドレスと比較し、もしも同じであれば
前記（ｂ）のステップに戻り、（ｆ）そうでなければ、
アドレスレジスタ中のアドレスを予め定められた態様で
変化させ、それから前記（ｃ）のステップに戻ることを
特徴とする符号化方法。
（１２）前記ステップ（ｂ）において決定されたスプリ
ット・アドレスは各情報信号に対して予め定められた態
様で変化される特許請求の範囲第１１項記載の方法。
（１３）前記各情報信号は予め定められた数のサンプル
を有するビデオ水平ライン信号に対応する特許請求の範
囲第１２項記載の方法。
（１４）前記ステップ（ｄ）におけるアドレスレジスタ
中のアドレスの変化はアドレスレジスタ中のアドレスの
１カウントづつの増加を含んでいる特許請求の範囲第１
３項記載の方法。
（１５）前記ステップ（ｄ）におけるアドレスレジスタ
中のアドレスの変化はアドレスレジスタ中のアドレスの
１カウントづつの減少を含んでいる特許請求の範囲第１
３項記載の方法。
（１６）各ビデオライン信号は１ライン当りＮ個のサン
プルを含み、前記各ラインは送信側において予め定めら
れたスプリット・アドレスにおいて２個以上のセグメン
トに分割され、ステップ（ｂ）のアドレスの開始は次の
式：開始アドレス＝（Ｎ−ＳＰ＋ＰＳＡ）モジュロＮにより決定され、Ｎはサンプル数、ＳＰはスプリット・アドレス、ＰＳＡ
は以前の開始アドレスである特許請求の範囲第１３項記
載の方法。