JPS6248461B2 - - Google Patents
Info
- Publication number
- JPS6248461B2 JPS6248461B2 JP57209520A JP20952082A JPS6248461B2 JP S6248461 B2 JPS6248461 B2 JP S6248461B2 JP 57209520 A JP57209520 A JP 57209520A JP 20952082 A JP20952082 A JP 20952082A JP S6248461 B2 JPS6248461 B2 JP S6248461B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- zero
- signal
- output
- relay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
Landscapes
- Remote Monitoring And Control Of Power-Distribution Networks (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Selective Calling Equipment (AREA)
Description
【発明の詳細な説明】
本発明は遠隔制御用端末器に関するものであ
り、その目的とするところは、リレー出力回路の
リレー作動時のサージノイズによつて受信処理回
路が誤動作することのない遠隔制御用端末器を提
供することにある。
り、その目的とするところは、リレー出力回路の
リレー作動時のサージノイズによつて受信処理回
路が誤動作することのない遠隔制御用端末器を提
供することにある。
従来、この種の遠隔制御用端末器は第１図に示
すようになつており、１は交流電源ACを全波整
流する整流回路であり、ダイオードブリツジDB
にて形成されている。２は整流回路１出力に基い
て交流電源ACのゼロクロス信号ＶZを形成するゼ
ロクロス信号発生回路であり、整流回路１出力を
分圧する抵抗Ｒa，ＲbとインバータI1とで形成さ
れている。３は親機（図示せず）から電源線ｌを
介して伝送される高周波信号よりなる伝送信号Ｖ
sを受信してゼロクロス信号Ｖzに基いて制御デー
タを再生する受信処理回路であり、１チツプLSI
にて形成されており、交流電源ACから伝送信号
Ｖsを分離して波形整形する信号処理回路５から
出力される信号が信号入力端子SIGに入力され、
制御データに基いて形成されるリレー制御信号Ｖ
R1，ＶR1′を出力するようになつている。４はリ
レー制御信号ＶR1，ＶR1′にて制御されるリレー
出力回路であり、トランジスタＱ1a，Ｑ1bと２巻
線型のラツチングリレーRY1とで形成されてお
り、ラツチングリレーRY1の各巻線Ｓ，Ｒには逆
起電圧吸収用ダイオードＤa，Ｄbが並列接続され
ている。ところで、このような従来例において、
リレー出力回路４の動作時において発生するサー
ジノイズによつて受信処理回路３が誤動作すると
いう問題があつた。すなわち、第１図回路のａ〜
ｄ点の電圧波形は第２図ａ〜ｄに示すようにな
り、リレー出力回路４が動作していない場合にお
いて、同図の左半部に示すようにゼロクロス信号
Ｖzは交流電源ACのゼロクロス点に確実に同期し
て発生され、受信処理回路３は正常に動作してい
る。しかしながら、例えば、リレー出力回路４の
ラツチングリレーRY1のリセツト側巻線Ｒが励磁
された場合において、同図の右半部に示すように
トランジスタＱ1bがオフしてリセツト側巻線Ｒの
励磁電流がしや断した直後にリセツト側巻線Ｒに
発生する逆記電圧よりなるサージノイズによりａ
点の全波整流電圧のＸ部が０レベルよりも持ち上
げられ、そのゼロクロス点に対応するゼロクロス
信号Ｖzが欠落してしまうことになる。したがつ
てこのゼロクロス信号Ｖzに基いて信号処理を行
つている受信処理回路３が誤動作するという問題
があつた。なお、ダイオードＤa，Ｄbによる逆起
電圧吸収効果だけでは上記問題点を解決すること
はできなかつた。本発明は上記の点に鑑みて為さ
れたものである。
すようになつており、１は交流電源ACを全波整
流する整流回路であり、ダイオードブリツジDB
にて形成されている。２は整流回路１出力に基い
て交流電源ACのゼロクロス信号ＶZを形成するゼ
ロクロス信号発生回路であり、整流回路１出力を
分圧する抵抗Ｒa，ＲbとインバータI1とで形成さ
れている。３は親機（図示せず）から電源線ｌを
介して伝送される高周波信号よりなる伝送信号Ｖ
sを受信してゼロクロス信号Ｖzに基いて制御デー
タを再生する受信処理回路であり、１チツプLSI
にて形成されており、交流電源ACから伝送信号
Ｖsを分離して波形整形する信号処理回路５から
出力される信号が信号入力端子SIGに入力され、
制御データに基いて形成されるリレー制御信号Ｖ
R1，ＶR1′を出力するようになつている。４はリ
レー制御信号ＶR1，ＶR1′にて制御されるリレー
出力回路であり、トランジスタＱ1a，Ｑ1bと２巻
線型のラツチングリレーRY1とで形成されてお
り、ラツチングリレーRY1の各巻線Ｓ，Ｒには逆
起電圧吸収用ダイオードＤa，Ｄbが並列接続され
ている。ところで、このような従来例において、
リレー出力回路４の動作時において発生するサー
ジノイズによつて受信処理回路３が誤動作すると
いう問題があつた。すなわち、第１図回路のａ〜
ｄ点の電圧波形は第２図ａ〜ｄに示すようにな
り、リレー出力回路４が動作していない場合にお
いて、同図の左半部に示すようにゼロクロス信号
Ｖzは交流電源ACのゼロクロス点に確実に同期し
て発生され、受信処理回路３は正常に動作してい
る。しかしながら、例えば、リレー出力回路４の
ラツチングリレーRY1のリセツト側巻線Ｒが励磁
された場合において、同図の右半部に示すように
トランジスタＱ1bがオフしてリセツト側巻線Ｒの
励磁電流がしや断した直後にリセツト側巻線Ｒに
発生する逆記電圧よりなるサージノイズによりａ
点の全波整流電圧のＸ部が０レベルよりも持ち上
げられ、そのゼロクロス点に対応するゼロクロス
信号Ｖzが欠落してしまうことになる。したがつ
てこのゼロクロス信号Ｖzに基いて信号処理を行
つている受信処理回路３が誤動作するという問題
があつた。なお、ダイオードＤa，Ｄbによる逆起
電圧吸収効果だけでは上記問題点を解決すること
はできなかつた。本発明は上記の点に鑑みて為さ
れたものである。
以下、実施例について図を用いて説明する。第
３図は本発明一実施例を示すもので、第１図従来
例と同様の電力線搬送方式の遠隔制御用端末器に
おいて、整流回路１出力を逆流阻止用ダイオード
８を介してリレー出力回路４に印加するようにし
たものであり、リレー出力回路４にて発生するサ
ージノイズが整流回路１の出力端に印加されるの
を阻止するようになつている。図中、５は分離用
トランスTrとインバータI2，I3とよりなる信号処
理回路、６は受信処理回路３の電源を形成する定
電圧電源回路、７はインバータI4にて形成される
水晶発振回路よりなるクロツク発生回路、RY1〜
RY4は２巻線型のラツチングリレー、r1〜r4はラ
ツチングリレーRY1〜RY4の接点、Ｑ1a，Ｑ1b…
Ｑ4a，Ｑ4bはドライブ用トランジスタ、AND1〜
AND4はアンド回路、NOR1〜NOR4はノア回路、
I5はインバータである。
３図は本発明一実施例を示すもので、第１図従来
例と同様の電力線搬送方式の遠隔制御用端末器に
おいて、整流回路１出力を逆流阻止用ダイオード
８を介してリレー出力回路４に印加するようにし
たものであり、リレー出力回路４にて発生するサ
ージノイズが整流回路１の出力端に印加されるの
を阻止するようになつている。図中、５は分離用
トランスTrとインバータI2，I3とよりなる信号処
理回路、６は受信処理回路３の電源を形成する定
電圧電源回路、７はインバータI4にて形成される
水晶発振回路よりなるクロツク発生回路、RY1〜
RY4は２巻線型のラツチングリレー、r1〜r4はラ
ツチングリレーRY1〜RY4の接点、Ｑ1a，Ｑ1b…
Ｑ4a，Ｑ4bはドライブ用トランジスタ、AND1〜
AND4はアンド回路、NOR1〜NOR4はノア回路、
I5はインバータである。
以下、実施例の動作について説明する。いま、
親機から電源線ｌを介して伝送される伝送信号Ｖ
sは、例えば第４図に示すように交流電源ACの半
サイクル区間Ｈを４分割し、各分割区間h1〜h4に
高周波信号が重畳されているか否かでサブビツト
SB1〜SB4の「１」「０」を伝送し、４個のサブビ
ツトSB1〜SB4を制御信号としている。すなわ
ち、制御信号が（０、１、０、１）の場合をスタ
ートデータ、（０、１、１、１）の場合を伝送デ
ータ“１”、（０、１、０、０）の場合を伝送デー
タ“０”、（０、１、１、０）の場合をエンドデー
タとしており、例えば８ビツトの伝送データより
なる端末器呼出用のアドレスデータADと４ビツ
トの伝送データよりなるリレー制御用の制御デー
タCDとを含む、伝送信号Ｖsが親機から送出され
る。端末器ではこの伝送信号Ｖsを信号処理回路
５にて交流電源ACから分離されるとともに波形
整形され、受信処理回路３の信号入力端子SIGに
入力される。受信処理回路３では、同期端子SN
に入力されているゼロクロス信号Ｖzに基いて伝
送データを再生し、アドレススイツチＳAにて設
定される自己の個有アドレスデータと伝送信号Ｖ
sのアドレスデータADとを比較して一致したと
き、そのアドレスデータADに続く制御データCD
を取込んで出力端子O1〜O4にリレー制御信号ＶR
１〜ＶR4を出力するようになつている。但し、図
中A0〜A7はアドレス入力端子、OSCはクロツク
入力端子、RDはリレードライブ信号（ＶRDの出
力端子である。このようにして受信処理回路３か
ら出力されるリレー制御信号ＶR1〜ＶR4と、リレ
ードライブ信号ＶRDにて各ラツチングリレーRY1
〜RY4が制御され、各接点r1〜r4にて負荷がオン
オフされる。ここに、実施例では逆流阻止用のダ
イオード８が設けられているので、ラツチングリ
レーRY1〜RY4の作動時に発生するサージノイズ
が整流回路１の出力端に印加されることがなく、
従来例のようにゼロクロス信号Ｖzの欠落が発生
することがなく、受信処理回路３が誤動作するこ
とがなく、常に正常な遠隔制御が行なわれること
になる。
親機から電源線ｌを介して伝送される伝送信号Ｖ
sは、例えば第４図に示すように交流電源ACの半
サイクル区間Ｈを４分割し、各分割区間h1〜h4に
高周波信号が重畳されているか否かでサブビツト
SB1〜SB4の「１」「０」を伝送し、４個のサブビ
ツトSB1〜SB4を制御信号としている。すなわ
ち、制御信号が（０、１、０、１）の場合をスタ
ートデータ、（０、１、１、１）の場合を伝送デ
ータ“１”、（０、１、０、０）の場合を伝送デー
タ“０”、（０、１、１、０）の場合をエンドデー
タとしており、例えば８ビツトの伝送データより
なる端末器呼出用のアドレスデータADと４ビツ
トの伝送データよりなるリレー制御用の制御デー
タCDとを含む、伝送信号Ｖsが親機から送出され
る。端末器ではこの伝送信号Ｖsを信号処理回路
５にて交流電源ACから分離されるとともに波形
整形され、受信処理回路３の信号入力端子SIGに
入力される。受信処理回路３では、同期端子SN
に入力されているゼロクロス信号Ｖzに基いて伝
送データを再生し、アドレススイツチＳAにて設
定される自己の個有アドレスデータと伝送信号Ｖ
sのアドレスデータADとを比較して一致したと
き、そのアドレスデータADに続く制御データCD
を取込んで出力端子O1〜O4にリレー制御信号ＶR
１〜ＶR4を出力するようになつている。但し、図
中A0〜A7はアドレス入力端子、OSCはクロツク
入力端子、RDはリレードライブ信号（ＶRDの出
力端子である。このようにして受信処理回路３か
ら出力されるリレー制御信号ＶR1〜ＶR4と、リレ
ードライブ信号ＶRDにて各ラツチングリレーRY1
〜RY4が制御され、各接点r1〜r4にて負荷がオン
オフされる。ここに、実施例では逆流阻止用のダ
イオード８が設けられているので、ラツチングリ
レーRY1〜RY4の作動時に発生するサージノイズ
が整流回路１の出力端に印加されることがなく、
従来例のようにゼロクロス信号Ｖzの欠落が発生
することがなく、受信処理回路３が誤動作するこ
とがなく、常に正常な遠隔制御が行なわれること
になる。
本発明は上述のように、交流電源を全波整流す
る整流回路と、整流回路出力に基いて交流電源の
ゼロクロス信号を形成するゼロクロス信号発生回
路と、親機からの伝送信号を受信して上記ゼロク
ロス信号に基いて制御データを再生する受信処理
回路と、全波整流回路出力が逆流阻止用ダイオー
ドを介して印加され上記制御データにて制御され
るリレー出力回路とで構成されており、リレー出
力回路に逆流阻止用ダイオードを介して整流回路
出力を印加するようにしているので、リレー出力
回路で発生するリレー作動時のサージノイズが整
流回路出力に重畳されることがなく、従来例のよ
うにゼロクロス信号の欠落による受信処理回路の
誤動作が起きることがないという利点がある。
る整流回路と、整流回路出力に基いて交流電源の
ゼロクロス信号を形成するゼロクロス信号発生回
路と、親機からの伝送信号を受信して上記ゼロク
ロス信号に基いて制御データを再生する受信処理
回路と、全波整流回路出力が逆流阻止用ダイオー
ドを介して印加され上記制御データにて制御され
るリレー出力回路とで構成されており、リレー出
力回路に逆流阻止用ダイオードを介して整流回路
出力を印加するようにしているので、リレー出力
回路で発生するリレー作動時のサージノイズが整
流回路出力に重畳されることがなく、従来例のよ
うにゼロクロス信号の欠落による受信処理回路の
誤動作が起きることがないという利点がある。
第１図は従来例の回路図、第２図は同上の動作
説明図、第３図は本発明一実施例の回路図、第４
図は同上の動作説明図である。 １は整流回路、２はゼロクロス信号発生回路、
３は受信処理回路、４はリレー出力回路、８は逆
流阻止用ダイオードである。
説明図、第３図は本発明一実施例の回路図、第４
図は同上の動作説明図である。 １は整流回路、２はゼロクロス信号発生回路、
３は受信処理回路、４はリレー出力回路、８は逆
流阻止用ダイオードである。
Claims (1)
- １ 交流電源を全波整流する整流回路と、整流回
路出力に基いて交流電源のゼロクロス信号を形成
するゼロクロス信号発生回路と、親機からの伝送
信号を受信して上記ゼロクロス信号に基いて制御
データを再生する受信処理回路と、全波整流回路
出力が逆流阻止用ダイオードを介して印加され上
記制御データにて制御されるリレー出力回路とで
構成される遠隔制御用端末器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57209520A JPS5999943A (ja) | 1982-11-30 | 1982-11-30 | 遠隔制御用端末器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57209520A JPS5999943A (ja) | 1982-11-30 | 1982-11-30 | 遠隔制御用端末器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5999943A JPS5999943A (ja) | 1984-06-08 |
| JPS6248461B2 true JPS6248461B2 (ja) | 1987-10-14 |
Family
ID=16574147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57209520A Granted JPS5999943A (ja) | 1982-11-30 | 1982-11-30 | 遠隔制御用端末器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5999943A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| PT1422975E (pt) * | 2000-04-24 | 2010-07-09 | Philips Solid State Lighting | Produto base de leds |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5698344A (en) * | 1979-12-29 | 1981-08-07 | Matsushita Electric Works Ltd | Faillsafe circuit for transmission control system |
-
1982
- 1982-11-30 JP JP57209520A patent/JPS5999943A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5999943A (ja) | 1984-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6248461B2 (ja) | ||
| JPS6226266B2 (ja) | ||
| JPS6014700U (ja) | 発電機励磁回路 | |
| JPS6143725U (ja) | 電源異常検出回路 | |
| JPS605286U (ja) | 電源回路 | |
| JPS5981288U (ja) | スイツチング電源 | |
| JPS58156341U (ja) | 電源回路 | |
| JPS60108140U (ja) | 発電機 | |
| JPS6096996U (ja) | 直巻整流子電動機の最大回転数抑制装置 | |
| JPS59155801U (ja) | チヨツパ制御式電気機関車 | |
| JPS607688U (ja) | スイツチング電源 | |
| JPS58172247U (ja) | ステレオ受信機のステレオ・モノラル切換回路 | |
| JPS59111437U (ja) | 車両用電源回路 | |
| JPS58146990U (ja) | 電子時計 | |
| JPS6066122U (ja) | 発振回路 | |
| JPS59132384U (ja) | インバ−タ装置 | |
| JPS59126600U (ja) | 発電機の自動電圧調整器 | |
| JPS58112029U (ja) | 発電機制御装置 | |
| JPS6142604U (ja) | ポンプ圧力変動抑制装置 | |
| JPS58176368U (ja) | 電源回路 | |
| JPS5950598U (ja) | 自動電圧調整器付同期発電機 | |
| JPS58153595U (ja) | ウインチにおけるブラツギング防止回路 | |
| JPS6051605U (ja) | テ−プレコ−ダ−のミュ−ティング回路 | |
| JPS605296U (ja) | 誘導電動機の駆動装置 | |
| JPS5950599U (ja) | 自動電圧調整器付同期発電機 |