JPS6249502A - プログラマブルコントロ−ラ - Google Patents
プログラマブルコントロ−ラInfo
- Publication number
- JPS6249502A JPS6249502A JP18865185A JP18865185A JPS6249502A JP S6249502 A JPS6249502 A JP S6249502A JP 18865185 A JP18865185 A JP 18865185A JP 18865185 A JP18865185 A JP 18865185A JP S6249502 A JPS6249502 A JP S6249502A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- execution
- sequence
- processor
- operand
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明はプログラマブルコントローラにがかり、特にシ
ーケンスプログラム制御方法の改良に関するものである
。
ーケンスプログラム制御方法の改良に関するものである
。
［発明の技術的背景とその問題点〕
一般にシーケンスプログラムの実行は、第３図に示すよ
うに、前の命令の実行結果によって次の命令を実行する
かどうかを決定して行なわれる。
うに、前の命令の実行結果によって次の命令を実行する
かどうかを決定して行なわれる。
従って各シーケンス命令実行ごとに、上記の判断を行う
必要があるが、従来は、命令をフェッチした後この命令
を解釈し、実行しない場合は各命令ごとに異なっている
次の命令までのアドレスを求めてジャンプ処理を行って
いる。
必要があるが、従来は、命令をフェッチした後この命令
を解釈し、実行しない場合は各命令ごとに異なっている
次の命令までのアドレスを求めてジャンプ処理を行って
いる。
これらの処理を行うとハードウェアが複雑になると同時
に各命令に必要なオペランドの構成状態を示す情報が必
要となって命令コードが複雑となる。
に各命令に必要なオペランドの構成状態を示す情報が必
要となって命令コードが複雑となる。
第４図は従来のシーケンス命令の実行過程の一例を示す
タイムチャートであり、先ず過程１Ａで命令コードのフ
ェッチを行い、次に過程１Ｂで入力条件によりこの命令
を実行するかどうかを判断し、実行する場合は過程１Ｃ
へ移る。
タイムチャートであり、先ず過程１Ａで命令コードのフ
ェッチを行い、次に過程１Ｂで入力条件によりこの命令
を実行するかどうかを判断し、実行する場合は過程１Ｃ
へ移る。
実行しない場合は過程１Ｄでフェッチした命令の内容お
よびオペランドの構成状態を解釈し、解釈終了後過程１
Ｅで次の命令ヘジャンブする。
よびオペランドの構成状態を解釈し、解釈終了後過程１
Ｅで次の命令ヘジャンブする。
過程１Ｃで実行を行う場合は、命令の内容を判別し、そ
れぞれのオペランドデータをフェッチした後実行処理を
行う。
れぞれのオペランドデータをフェッチした後実行処理を
行う。
従うて上記第４図に示す従来の方法でシーケンス命令の
制御を行うと、シーケンス命令を実行しない場合の判断
および処理が複雑となり、処理時間が長くなるという問
題がある。
制御を行うと、シーケンス命令を実行しない場合の判断
および処理が複雑となり、処理時間が長くなるという問
題がある。
［発明の目的］
本発明はシーケンス命令およびオペランドにそれらの実
行の有無を指定する情報を付加し、これによって演算処
理の高速化とハードウェアの簡易化をはかったプログラ
マブルコントローラを提供することを目的としている。
行の有無を指定する情報を付加し、これによって演算処
理の高速化とハードウェアの簡易化をはかったプログラ
マブルコントローラを提供することを目的としている。
［発明の概要］
本発明は、各シーケンス命令およ、びオペランドにそれ
らの実行の有無を指定する情報を付加した命令コードと
、命令コードおよび入力条件によって命令の実行、不実
行を制御するシーケンス制御プロセッサと、命令実行を
上記シーケンス制御プロセッサより指定された場合に演
算実行する演算プロセッサを備え、これによって不実行
時の命令およびオペランドの読み飛ばし処理を効率的に
行い、演算処理の高速化とハードウェアの簡易化をはか
ったプログラマブルコントローラである。
らの実行の有無を指定する情報を付加した命令コードと
、命令コードおよび入力条件によって命令の実行、不実
行を制御するシーケンス制御プロセッサと、命令実行を
上記シーケンス制御プロセッサより指定された場合に演
算実行する演算プロセッサを備え、これによって不実行
時の命令およびオペランドの読み飛ばし処理を効率的に
行い、演算処理の高速化とハードウェアの簡易化をはか
ったプログラマブルコントローラである。
［発明の実施例］
本発明の一実施例を第１図に示す。
本発明では第１図に示すようにシーケンス制御命令の命
令コード３Ａにそれらの実行の有無を指定する実行情報
３Ｃを設け、シーケンス制御プロセッサ３Ｄはプログラ
ムメモリより命令をフェッチすると同時に前命令の実行
結果と、上記実行情報３Ｃから命令３Ａを実行するかど
うかを判定し、実行しない場合は次のオペランドをフェ
ッチする。
令コード３Ａにそれらの実行の有無を指定する実行情報
３Ｃを設け、シーケンス制御プロセッサ３Ｄはプログラ
ムメモリより命令をフェッチすると同時に前命令の実行
結果と、上記実行情報３Ｃから命令３Ａを実行するかど
うかを判定し、実行しない場合は次のオペランドをフェ
ッチする。
この時オペランドには実行の有無を指定する情報として
必ず無となるような実行情報３Ｅを付加しであるので、
フェッチと同時に無視される。
必ず無となるような実行情報３Ｅを付加しであるので、
フェッチと同時に無視される。
このように命令を実行しない場合は命令後は不実行命令
として扱われ、オペランドは常に不実行命令として処理
されるので自動的に次の命令までメモリの７エツチのみ
が行われる。
として扱われ、オペランドは常に不実行命令として処理
されるので自動的に次の命令までメモリの７エツチのみ
が行われる。
一方フエッチした命令を実行する場合は、シーケンス制
御プロセッサ３Ｄは、自身で処理できなくなると演算プ
ロセッサ３Ｆを起動し、演算プロセッサ３Ｆがフェッチ
命令の演算を行う。
御プロセッサ３Ｄは、自身で処理できなくなると演算プ
ロセッサ３Ｆを起動し、演算プロセッサ３Ｆがフェッチ
命令の演算を行う。
これと並行してシーケンス制御プロセッサ３Ｄはオペラ
ンド３Ｂをフェッチし、実行を無視しながら次の命令コ
ードをフェッチして待機する。
ンド３Ｂをフェッチし、実行を無視しながら次の命令コ
ードをフェッチして待機する。
演算プロセッサ３Ｆは演算終了とともにシーケンス制御
プロセッサ３Ｄへ制御権をもどす。
プロセッサ３Ｄへ制御権をもどす。
以上のような構成を用いてシーケンスプログラムの実行
制御を行うと、シーケンス命令を実行しない場合の処理
が短縮されると共にオペランドと命令コードの区別によ
ってオペランドを実行せずに読み飛ばす処理を容易に行
うことが可能となる。
制御を行うと、シーケンス命令を実行しない場合の処理
が短縮されると共にオペランドと命令コードの区別によ
ってオペランドを実行せずに読み飛ばす処理を容易に行
うことが可能となる。
［発明の効果］
以上説明したように本発明によれば、シーケンス制御命
令コード内に、オペランドも含めてその命令入力条件に
より実行するか、またはオペランドを実行しない命令と
して判断する情報を付加し、シーケンス制御プロセッサ
により命令の実行／不実行の制御を行っているので、シ
ーケンス制御プロセッサのハードウェアの簡易化とシー
ケンス制御命令の不実行時の処理時間の短縮が可能とな
り、これによってシーケンスプログラムの実行制御を効
率よく行う合理的なプログラマブルコントローラが実現
できる。
令コード内に、オペランドも含めてその命令入力条件に
より実行するか、またはオペランドを実行しない命令と
して判断する情報を付加し、シーケンス制御プロセッサ
により命令の実行／不実行の制御を行っているので、シ
ーケンス制御プロセッサのハードウェアの簡易化とシー
ケンス制御命令の不実行時の処理時間の短縮が可能とな
り、これによってシーケンスプログラムの実行制御を効
率よく行う合理的なプログラマブルコントローラが実現
できる。
第１図は本発明の一実施例を示すシーケンス命令のハー
ドウェア構成図、第２図は本発明における命令実行手順
を示すタイムチャート、第３図はシーケンス制御命令の
一般的な構成を示す図、第４図は従来のシーケンス命令
の実行制御の方法を示すタイムチャートである。 １Ａ〜１Ｅ・・・演算過程 ３Ａ・・・演算命令コード ３Ｂ・・・オペランドコード ３Ｃ，３Ｅ・・・実行情報 ３Ｄ・・・シーケンス制御プロセッサ ３Ｆ・・・演算プロセッサ
ドウェア構成図、第２図は本発明における命令実行手順
を示すタイムチャート、第３図はシーケンス制御命令の
一般的な構成を示す図、第４図は従来のシーケンス命令
の実行制御の方法を示すタイムチャートである。 １Ａ〜１Ｅ・・・演算過程 ３Ａ・・・演算命令コード ３Ｂ・・・オペランドコード ３Ｃ，３Ｅ・・・実行情報 ３Ｄ・・・シーケンス制御プロセッサ ３Ｆ・・・演算プロセッサ
Claims (1)
- 記憶装置内のシーケンス命令を順次解釈して処理するプ
ログラマブルコントローラにおいて、各シーケンス命令
およびオペランドに実行の有無を指定する実行情報を付
加すると共に、入力条件と上記実行情報からシーケンス
命令の実行を制御するシーケンス制御プロセッサと、上
記シーケンス制御プロセッサの指示によって演算を実行
する演算プロセッサを備えたことを特徴とするプログラ
マブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18865185A JPS6249502A (ja) | 1985-08-29 | 1985-08-29 | プログラマブルコントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18865185A JPS6249502A (ja) | 1985-08-29 | 1985-08-29 | プログラマブルコントロ−ラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6249502A true JPS6249502A (ja) | 1987-03-04 |
Family
ID=16227450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18865185A Pending JPS6249502A (ja) | 1985-08-29 | 1985-08-29 | プログラマブルコントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6249502A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0257743A (ja) * | 1988-05-03 | 1990-02-27 | Borg Warner Automot Inc | 大行程振動ダンパ組立体 |
| US5257675A (en) * | 1989-12-11 | 1993-11-02 | Honda Giken Kogyo Kabushiki Kaisha | Juxtaposed motor vehicle engine and transmission power transmitting apparatus with reduced axial and tranverse dimensions |
-
1985
- 1985-08-29 JP JP18865185A patent/JPS6249502A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0257743A (ja) * | 1988-05-03 | 1990-02-27 | Borg Warner Automot Inc | 大行程振動ダンパ組立体 |
| US5257675A (en) * | 1989-12-11 | 1993-11-02 | Honda Giken Kogyo Kabushiki Kaisha | Juxtaposed motor vehicle engine and transmission power transmitting apparatus with reduced axial and tranverse dimensions |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6249502A (ja) | プログラマブルコントロ−ラ | |
| JP3143330B2 (ja) | プログラマブルコントローラ | |
| JP3260788B2 (ja) | ロボット制御装置及び方法 | |
| JPS58200349A (ja) | マイクロプログラム制御装置 | |
| JPH05224711A (ja) | プログラマブルコントローラの制御方法 | |
| JPS5842891B2 (ja) | メイレイセイギヨホウシキ | |
| JPH05119810A (ja) | シーケンス制御装置 | |
| JPH07210403A (ja) | タスク切換システム | |
| JPH07230306A (ja) | プログラマブルコントローラにおけるプログラム分岐制御方式 | |
| JPH03100826A (ja) | 情報処理装置 | |
| JPH07334215A (ja) | プログラマブルコントローラのシーケンス制御方法 | |
| JPH0610767B2 (ja) | ロボット言語実行方法 | |
| JPS63211037A (ja) | プログラムデバツク方法 | |
| JPH05334127A (ja) | Ｉ／ｏシミュレーション方式 | |
| JPH07160352A (ja) | プログラム実行方式 | |
| JPS63282525A (ja) | 実行形式プログラムファイルの修正方式 | |
| JPH04332003A (ja) | プログラマブルコントローラ | |
| JPS6346542A (ja) | 情報処理装置 | |
| JPS62235641A (ja) | プログラム実行制御方式 | |
| JPS6258339A (ja) | 命令先取り制御装置 | |
| JPH04369727A (ja) | 演算装置 | |
| JPH01243124A (ja) | シミュレーション方式 | |
| JPH03150601A (ja) | プログラマブルコントローラの演算処理方式 | |
| JPS63282526A (ja) | 電子計算機制御方式 | |
| JPS61156339A (ja) | トレ−ス処理方式 |