JPS6249663B2 - - Google Patents
Info
- Publication number
- JPS6249663B2 JPS6249663B2 JP53058853A JP5885378A JPS6249663B2 JP S6249663 B2 JPS6249663 B2 JP S6249663B2 JP 53058853 A JP53058853 A JP 53058853A JP 5885378 A JP5885378 A JP 5885378A JP S6249663 B2 JPS6249663 B2 JP S6249663B2
- Authority
- JP
- Japan
- Prior art keywords
- counter
- value
- pulse
- signal
- correction value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
本発明は磁気デイスク装置、磁気ドラム装置あ
るいは磁気テープ装置等の磁気記憶装置における
記憶データの復調回路に関する。
るいは磁気テープ装置等の磁気記憶装置における
記憶データの復調回路に関する。
従来データパルスとクロツクパルスが一定の周
期で交互に生ずる入力信号の復調回路ではモノス
テーブル回路を使用するもの、あるいはVFO
（Variable Frequency Oscilator）を使つたPLL
（Phase Locked Loop）による回路などが知られ
ている。しかしながらこれらの回路はいずれもア
ナログ的な制御を行なうもので、デイジタル回路
に比べ安定性に欠けるものであつた。またモノス
テーブル回路を用いたデータ復調回路では磁気記
憶媒体の移動速度の変動およびピークシフトに対
応できないため、モノステーブル回路を増やした
り、ロジツク回路にて補正しなければならず、一
方PLLでは位相検出回路、ローパスフイルタ及び
VCO（Voltage Control Oscilator）などの複雑
なアナログ回路を必要とし、更には入力信号が印
加されてから同期が完了するまでの時間即ち引き
込み時間が長いなどの欠点があつた。
期で交互に生ずる入力信号の復調回路ではモノス
テーブル回路を使用するもの、あるいはVFO
（Variable Frequency Oscilator）を使つたPLL
（Phase Locked Loop）による回路などが知られ
ている。しかしながらこれらの回路はいずれもア
ナログ的な制御を行なうもので、デイジタル回路
に比べ安定性に欠けるものであつた。またモノス
テーブル回路を用いたデータ復調回路では磁気記
憶媒体の移動速度の変動およびピークシフトに対
応できないため、モノステーブル回路を増やした
り、ロジツク回路にて補正しなければならず、一
方PLLでは位相検出回路、ローパスフイルタ及び
VCO（Voltage Control Oscilator）などの複雑
なアナログ回路を必要とし、更には入力信号が印
加されてから同期が完了するまでの時間即ち引き
込み時間が長いなどの欠点があつた。
本発明は上記欠点を除去するもので、上記PLL
方式の長所を取り入れながら、データ復調回路を
できるだけロジツク回路で構成し、回路のデイジ
タル化並びに簡単化を図り、磁気記憶装置の信頼
性を向上することを目的とする。
方式の長所を取り入れながら、データ復調回路を
できるだけロジツク回路で構成し、回路のデイジ
タル化並びに簡単化を図り、磁気記憶装置の信頼
性を向上することを目的とする。
このため本発明は変動がない理想的な入力信号
の周期でカウント動作を繰り返すカウンタによつ
て理想入力信号と実際の入力信号との位相差をデ
イジタル的に検出し、ROM（Read Only
Memory）またはPLA（Program Logic Array）
により前記位相差に応じた補正値を発生させて前
記カウンタにセツトすることによりそのカウント
動作の周期を変え、入力信号のウインドウ幅をこ
の周期の時間に合わせて設定するもので、これに
より実際の入力信号がウインドウの中心に来るよ
うにしたものである。
の周期でカウント動作を繰り返すカウンタによつ
て理想入力信号と実際の入力信号との位相差をデ
イジタル的に検出し、ROM（Read Only
Memory）またはPLA（Program Logic Array）
により前記位相差に応じた補正値を発生させて前
記カウンタにセツトすることによりそのカウント
動作の周期を変え、入力信号のウインドウ幅をこ
の周期の時間に合わせて設定するもので、これに
より実際の入力信号がウインドウの中心に来るよ
うにしたものである。
以下図面に従つて本発明を詳細に説明する。
第１図は本発明に係る復調回路の一実施例を示
すブロツク図、第２図はその主要部の動作を示す
タイムチヤートである。第１図において記憶媒体
からのフアイルデータ再生信号FDは微分回路１
に入力され、その微分信号ａはデータクロツク分
離回路２とROM３の入力の一つに供給される。
ROM３はその入力に加わる複数ビツトの情報に
応じてその出力線に種々のビツトパターンの補正
値信号LDを発生し、またこの補正値信号LDをカ
ウンタ４にセツトするため線５にセツト信号を発
生する。カウンタ４は変動のないときの理想入力
信号の周期Ｔと同じ周期でカウント動作を繰り返
す。理想入力信号に対しカウンタ４は理想的には
第２図ｂに示す時間的関係をもつてカウント動作
を行なう。カウンタ４の内容はROM３とデコー
ダ６に与えられる。デコーダ６はカウンタ４の内
容が０のときフリツプフロツプ７のセツト信号ｃ
を供給し、カウンタ４がｎになるとリセツト信号
ｄを供給する。前記フリツプフロツプ７のセツト
側出力ｅはフアイルデータFDのウインドウとし
て、データクロツク分離回路２に送られる。
すブロツク図、第２図はその主要部の動作を示す
タイムチヤートである。第１図において記憶媒体
からのフアイルデータ再生信号FDは微分回路１
に入力され、その微分信号ａはデータクロツク分
離回路２とROM３の入力の一つに供給される。
ROM３はその入力に加わる複数ビツトの情報に
応じてその出力線に種々のビツトパターンの補正
値信号LDを発生し、またこの補正値信号LDをカ
ウンタ４にセツトするため線５にセツト信号を発
生する。カウンタ４は変動のないときの理想入力
信号の周期Ｔと同じ周期でカウント動作を繰り返
す。理想入力信号に対しカウンタ４は理想的には
第２図ｂに示す時間的関係をもつてカウント動作
を行なう。カウンタ４の内容はROM３とデコー
ダ６に与えられる。デコーダ６はカウンタ４の内
容が０のときフリツプフロツプ７のセツト信号ｃ
を供給し、カウンタ４がｎになるとリセツト信号
ｄを供給する。前記フリツプフロツプ７のセツト
側出力ｅはフアイルデータFDのウインドウとし
て、データクロツク分離回路２に送られる。
微分回路１の出力信号ａはフアイルデータFD
の中でクロツクを示す信号Ｐの間にデータ信号Ｄ
を含む。しかしこの段階ではいずれがクロツクで
いずれがデータか判明していない。この微分信号
ａが理想的な間隔Ｔで得られるときはカウンタ４
の内容がn/2になつており、ROM３からはカウン
タ４の内容を補正するような補正値信号LDが送
出されない。微分信号ａの間隔がＴより広くなる
ように変動すると、この微分信号ａが得られると
きのカウンタ４の内容はn/2より大きくなつてい
る。したがつてこの場合微分信号ａはウインドウ
ｅの中心より右側にずれる。このような微分信号
ａがウインドウｅの中心に来るようにするにはフ
リツプフロツプ７のリセツトを遅くしてウインド
ウの幅を広げればよい。そのためにはカウンタ４
がｎまでカウントアツプする時間を遅くしなけれ
ばならないが、これはカウンタ４の内容をn/2よ
り小さい値に補正することによつて可能である。
そこで実際の微分信号が得られるときのカウンタ
４の内容と変動のない理想的な間隔で微分信号ａ
が得られるときのカウンタ４の内容との差に応じ
て一義的にカウンタ４の補正値を定めておき、こ
の補正値からカウンタ４のカウント動作を継続さ
せればウインドウｅは常に微分信号ａがその中心
に来るように広くなつたり、狭くなつたりする。
理想的な微分信号が得られるときのカウンタ４の
内容がある数に決つていれば、カウンタ４の内容
と上記補正値を直接対応づけることができるか
ら、カウンタ４の内容がn/2より大きいn1である
とすると、ROM３からは例えば（ｎ−n1）という
補正値が送出され、カウンタ４にセツトされる。
カウンタ４はこの（ｎ−n1）よりカウントを継続
し、n1だけカウントアツプしてｎになるとフリツ
プフロツプ７がリセツトされ、ウインドウｅが区
切られる。このウインドウｅはカウンタ４が（ｎ
−n1）よりn1にカウントアツプするのに要する時
間だけ理想的なウインドウより広くなる。
の中でクロツクを示す信号Ｐの間にデータ信号Ｄ
を含む。しかしこの段階ではいずれがクロツクで
いずれがデータか判明していない。この微分信号
ａが理想的な間隔Ｔで得られるときはカウンタ４
の内容がn/2になつており、ROM３からはカウン
タ４の内容を補正するような補正値信号LDが送
出されない。微分信号ａの間隔がＴより広くなる
ように変動すると、この微分信号ａが得られると
きのカウンタ４の内容はn/2より大きくなつてい
る。したがつてこの場合微分信号ａはウインドウ
ｅの中心より右側にずれる。このような微分信号
ａがウインドウｅの中心に来るようにするにはフ
リツプフロツプ７のリセツトを遅くしてウインド
ウの幅を広げればよい。そのためにはカウンタ４
がｎまでカウントアツプする時間を遅くしなけれ
ばならないが、これはカウンタ４の内容をn/2よ
り小さい値に補正することによつて可能である。
そこで実際の微分信号が得られるときのカウンタ
４の内容と変動のない理想的な間隔で微分信号ａ
が得られるときのカウンタ４の内容との差に応じ
て一義的にカウンタ４の補正値を定めておき、こ
の補正値からカウンタ４のカウント動作を継続さ
せればウインドウｅは常に微分信号ａがその中心
に来るように広くなつたり、狭くなつたりする。
理想的な微分信号が得られるときのカウンタ４の
内容がある数に決つていれば、カウンタ４の内容
と上記補正値を直接対応づけることができるか
ら、カウンタ４の内容がn/2より大きいn1である
とすると、ROM３からは例えば（ｎ−n1）という
補正値が送出され、カウンタ４にセツトされる。
カウンタ４はこの（ｎ−n1）よりカウントを継続
し、n1だけカウントアツプしてｎになるとフリツ
プフロツプ７がリセツトされ、ウインドウｅが区
切られる。このウインドウｅはカウンタ４が（ｎ
−n1）よりn1にカウントアツプするのに要する時
間だけ理想的なウインドウより広くなる。
微分信号ａの間隔がＴより狭くなるように変動
すると、この微分信号が得られるときのカウンタ
４の内容はn/2より小さくなつている。したがつ
てこの場合微分信号がウインドウｅの中心に来る
ようにするにはカウンタ４の内容をn/2より大き
い値に補正してウインドウｅの幅を狭くしなけれ
ばならない。いま微分信号ａが得られたときのカ
ウンタ４の内容をn2とすると、カウンタ４には
ROM３から（ｎ−n2）という補正値がセツトさ
れ、カウンタ４がｎまで歩進するとフリツプフロ
ツプ７がリセツトされてウインドウｅが区切られ
る。
すると、この微分信号が得られるときのカウンタ
４の内容はn/2より小さくなつている。したがつ
てこの場合微分信号がウインドウｅの中心に来る
ようにするにはカウンタ４の内容をn/2より大き
い値に補正してウインドウｅの幅を狭くしなけれ
ばならない。いま微分信号ａが得られたときのカ
ウンタ４の内容をn2とすると、カウンタ４には
ROM３から（ｎ−n2）という補正値がセツトさ
れ、カウンタ４がｎまで歩進するとフリツプフロ
ツプ７がリセツトされてウインドウｅが区切られ
る。
以上実施例に基いて詳細に説明したように本発
明によれば、理想入力信号の周期と異なる周期で
入力信号が来ても、該入力信号とウインドウを予
定の位相関係になるようにウインドウの幅が調整
され、しかもこの調整が理想入力信号の周期でカ
ウント動作を繰り返すカウンタと実際の入力信号
が得られたときの該カウンタの値によつて補正値
を発生するROMによつて、実際の入力信号と理
想入力信号の位相差に応じてデイジタル的に行な
われる。これらはデータ復調回路の簡単化をもた
らし、信頼性を向上する。また実際の入力信号と
そのデータウインドウの位相合わせを短時間で行
なわせる。
明によれば、理想入力信号の周期と異なる周期で
入力信号が来ても、該入力信号とウインドウを予
定の位相関係になるようにウインドウの幅が調整
され、しかもこの調整が理想入力信号の周期でカ
ウント動作を繰り返すカウンタと実際の入力信号
が得られたときの該カウンタの値によつて補正値
を発生するROMによつて、実際の入力信号と理
想入力信号の位相差に応じてデイジタル的に行な
われる。これらはデータ復調回路の簡単化をもた
らし、信頼性を向上する。また実際の入力信号と
そのデータウインドウの位相合わせを短時間で行
なわせる。
なお本発明は上記実施例に限定されるものでは
ない。例えばROM３は入力情報に応じて一義的
に定まつている特定の出力情報を送出するPLA
（Program Logic Array）によつて代用できる。
また実施例の説明の中で述べたカウンタ４の計数
値も任意に設定しうるもので、例えば理想入力信
号の発生時刻とカウンタ４の計数値がn/2になる
時刻とが合うようにカウンタ４を動作させ、カウ
ンタ４がｎのときウインドウが区切られるように
していたが、ROM３の構成を変えることによつ
て、前者をｎ、後者をn/2とすることも可能であ
り、更に他の値を任意に選択することもできる。
ない。例えばROM３は入力情報に応じて一義的
に定まつている特定の出力情報を送出するPLA
（Program Logic Array）によつて代用できる。
また実施例の説明の中で述べたカウンタ４の計数
値も任意に設定しうるもので、例えば理想入力信
号の発生時刻とカウンタ４の計数値がn/2になる
時刻とが合うようにカウンタ４を動作させ、カウ
ンタ４がｎのときウインドウが区切られるように
していたが、ROM３の構成を変えることによつ
て、前者をｎ、後者をn/2とすることも可能であ
り、更に他の値を任意に選択することもできる。
第１図は本発明の一実施例を示すブロツク図、
第２図は第１図の説明に供されるタイムチヤート
である。 １…微分回路、３…ROM、４…カウンタ、６
…デコーダ。
第２図は第１図の説明に供されるタイムチヤート
である。 １…微分回路、３…ROM、４…カウンタ、６
…デコーダ。
Claims (1)
- 【特許請求の範囲】 １ クロツクパルスとクロツクパルスとの間にデ
ータパルスが挿入され、かつ時間的変動がないと
き隣接するクロツクパルスとの時間間隔が共にＴ
となるようにデータパルスが挿入される入力信号
からデータを復調する復調回路において、 補正値発生手段からの補正値およびこの補正値
を初期値としてセツトする信号を入力し、かつ前
記時間Ｔを標準カウント周期とするカウンタと、 前記入力信号および前記カウンタの出力信号を
入力すると共に、前記入力信号に時間的変動がな
い際にクロツクパルスおよびデータパルスが入力
されたときの前記カウンタのカウント値を基準と
して前記カウンタから出力されるその時のカウン
ト値とこの基準カウント値との差に応じた補正値
を記憶し、かつクロツクパルスおよびデータパル
スが入力されたときに前記カウンタのカウント値
と基準カウント値とが異なるとこの補正値を前記
カウンタの初期値としてセツトする信号を発生す
る補正値発生手段と、 前記カウンタの出力信号を入力し、カウント値
が所定値になるとリセツトされ、これよりもカウ
ントが進んだ所定値になるとセツトされるウイン
ドウを発生する手段であり、これら所定値がクロ
ツクパルスおよびデータパルスの各々のパルスを
中心とするウインドウを発生させる値であるウイ
ンドウ発生手段とを有し、 前記補正値により前記カウンタのカウント周期
が変り、それによりウインドウのリセツト時期が
変つてクロツクパルスおよびデータパルスの各々
のパルスを中心とするウインドウが発生すること
を特徴とする復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5885378A JPS54151014A (en) | 1978-05-19 | 1978-05-19 | Demodulating system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5885378A JPS54151014A (en) | 1978-05-19 | 1978-05-19 | Demodulating system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54151014A JPS54151014A (en) | 1979-11-27 |
| JPS6249663B2 true JPS6249663B2 (ja) | 1987-10-20 |
Family
ID=13096234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5885378A Granted JPS54151014A (en) | 1978-05-19 | 1978-05-19 | Demodulating system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54151014A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5794915A (en) * | 1980-12-03 | 1982-06-12 | Matsushita Electric Ind Co Ltd | Demodulating circuit |
| JPS57103115A (en) * | 1980-12-18 | 1982-06-26 | Matsushita Electric Ind Co Ltd | Control circuit of magnetic recorder and reproducer |
| GB2112235B (en) * | 1981-12-02 | 1986-01-02 | Standard Microsyst Smc | Improved floppy disk data separator |
| JPS58170225A (ja) * | 1982-03-31 | 1983-10-06 | Fujitsu Ltd | セルフ・クロツク装置 |
| JPS62137921A (ja) * | 1985-12-11 | 1987-06-20 | Fujitsu Ltd | Ｐｌｌ制御方式 |
| US4888791A (en) * | 1988-01-25 | 1989-12-19 | Barndt Sr Robert A | Clock decoder and data bit transition detector for fiber optic work station |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5430011A (en) * | 1977-08-10 | 1979-03-06 | Hitachi Ltd | Phase synchronous oscillator of digital type |
-
1978
- 1978-05-19 JP JP5885378A patent/JPS54151014A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54151014A (en) | 1979-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4617679A (en) | Digital phase lock loop circuit | |
| EP0074793B1 (en) | Phase-locked loop circuit | |
| JPS6338584Y2 (ja) | ||
| US5834950A (en) | Phase detector which eliminates frequency ripple | |
| US5592515A (en) | Fully digital data separator and frequency multiplier | |
| US5666388A (en) | Clock recovery circuit with matched oscillators | |
| US5142420A (en) | Sampling frequency reproduction system | |
| US4196445A (en) | Time-base error correction | |
| US4831338A (en) | Synchronizing clock signal generator | |
| US4127866A (en) | Reference signal generator | |
| US4424497A (en) | System for phase locking clock signals to a frequency encoded data stream | |
| JPS6249663B2 (ja) | ||
| US5260841A (en) | Clock extracting circuit | |
| KR860001258B1 (ko) | 클럭 재생회로 | |
| JPH0749870Y2 (ja) | Ｐｌｌ回路 | |
| US4540947A (en) | FM Signal demodulating apparatus | |
| JPH0247653Y2 (ja) | ||
| JPH02132682A (ja) | ディスク装置のデータ復調回路 | |
| JPH0452553B2 (ja) | ||
| JPS59139720A (ja) | パルス修正装置 | |
| SU1377905A1 (ru) | Устройство дл синхронизации воспроизведени цифровой информации | |
| JPH087940B2 (ja) | デ−タ復調回路 | |
| JP2870222B2 (ja) | サブキャリア再生器 | |
| JP2000101554A (ja) | サンプリングクロック再生回路 | |
| JP2766094B2 (ja) | 位相ロックループ |