JPS62501601A - 電力スイッチ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 （翻訳文） 電力スイッチ 本発明は被制御半導体素子を含み且つ交流回路のための単極若しくは多極静電リ レーまたは接触器に関するものである。

電力のスイッチングにおいて、双方向被制御半導体素子電力スイッチを用いるこ とは公知であり、該スイッチは２つの逆平行サイリスタ若しくはその電力端子が 負荷と直列に接続されたＡＣ電源に接続可能なトライアックによって形成される 。

一般に、該パワー半導体素子をスイッチングするのに必要とされる電力は該半導 体素子のゲート制御回路を介して伝達手段によって供給されるか若しくは負荷を 介してリーク電流から供給される。

第１の場合においては、必要とされる電力は電気的検知回路または電気的測定回 路の出力若しくはデータ処即装置の出力に有効なレベルとほとんど関係がない。

第２の場合においては、リーク電流を出来るだけ小さく押さえ且つ高いピーク電 圧及び高いｄ■／ｄｔｓに耐え且つ低いゲート電流を有しなければならないとい う難しい要望に応じることが出来る高感度サイリスタからしばしば形成される極 めてバ感度なυ制御段を用いることが必要である。

しかしながら、制御信号がない場合には、かかる高感度サイリスタをスイッチン グするための電力は禁止回路から本発明の目的は特にかかる欠点を避けることで あり且つ被制御半導体素子によってなされる電力部と該電力部を制御する回路と を有する交流回路の電力スイッチ装置を形成することであり、該制御回路は電力 回路を介してリーク電流を出来る限り減じる低制御電力を有する正論理スイッチ を用いている。

該パワー半導体素子によるスイッチをＯボルトに近い状態でＯＮ状態に制御する ことが必要とされる場合において、本発明の目的は該電力回路のリーク電流を最 小にするために高インピーダンスからなる手段によって分極可能なスイッチをＯ Ｎせしめる適当な回路を該正論理回路に付与することにある。

本発明は次の２つの要素からなる電力スイッチに関する。

すなわち、該スイッチは負荷に対して直列にＡＣ電源が接続さるべき電力端子を 有するサイリスタ若しくはトライアック等からなる少なくとも１つの被制御半導 体素子からなる双方向電力スイッチを有する電力部分と該電力スイッチを制御す る制御回路からなり、該制御回路は全波整流ブリッヂを介して該パワー半導体素 子のゲートに接続された第１制御スイツチを有し且つ該第１制御スイツヂは入力 信号に応じた制ｆｉｌ電圧を発生可能な回路に接続されている。

本発明に従って該制御スイッチは分離用ＭＯＳグリッドを有し、好ましぐは高電 圧ＭＯＳタイプであり、そのドレイン電力端子は該整流ブリッヂのＤＣ電圧端子 に接続され且つ該半導体素子のゲートにおいて少なくとも１つの電力制御部材に 接続され且つそのグリッドは直流分離手段を含む制御電力発生回路の出力に接続 されている電界効果トランジスタから形成されている。

かかる２つのサイリスタのゲートに対して逆平行に装着された２つの９イリスタ を用いる場合及びゲートを有し且つ′ｉＩｉ極を有するトライアックを用いる場 合には該ＭＯＳトランジスタのドレイン・ソース間が接続される。

該半導体素子と係合した制御回路においては、該制御スイッチにはフォトカブラ によってなされる場合と同様に低レベル電力が供給される。

該スイッチが強磁性体のコアを有しないトランス若しくは入力信号を供給する回 路に対して直流分離されているにもかかわらず該ＭＯ８Ｉ−ランジスタのグリッ ドに制御信号を伝達可能な圧電セラミックからなされるとき特に簡素化されかつ 低順となる。

第２制御スイツチは該第１ＭＯ８制御スイッチのゲート・ソース間と並列に接続 されるのが都合がよく、該第２スイツチはＤＣ′Ｆｉ圧端子がＯボルトに近い所 定のしきい値を越えたとき１８０°ごとに正確に分離された整流ブリッヂのＤＣ 電圧端子の電圧を表わす信号によって制御される。

かかる被制御半導体素子は極めて高インピーダンスのブリッヂを用いているにも かかわらず不活性状態において電流ドリフトが最小になるようにＡＣ電源を０ボ ルト近辺においてスイッチングされることがわかる。

次に本発明を更に詳しく説明する。

第１図は２つのサイリスタと１つのＭＯ８ｌｆｆｉ界効果トランジスタからなる 本発明による電力スイッチを示す回路図であり、第２図、第３図、第４図は第１ 図に従ってなされた装置であり、その分離手段は各々強磁性体コアや光電セルか らなるフォトカブラや圧電セラミック等を有しないトランスからなる装置を示す 回路図であり、第５図は第１図と似た装置であり、Ｏボルト近辺でスイッチング 出来る低電流ドリフトからなる装置を示す回路図であり、第６図は制御回路のオ ン／オフ部材の作動に応じてＯポル＋−（＝Ｊ近においてスイッチング可能なト ライアックからなる装置を示す回路図であり、第７図はプログラム式自動操作装 置の出力インターフェースによって制御され且つＯボルト近辺においてスイッチ ング可能な３Ｖｉ接触器の制御回路を示す回路図である。

第１図に示したスイッチ装置１０は被制御半導体素子からなる電力部分２０と例 えば入力信号に応じて該半導体素子のゲートにバイアス電圧をかける１１電圧Ｍ Ｏ３型のような分極ゲートを有する電界効果トランジスタを有する制御回路３０ とを有する。

本実施例においては、電力部分２０は逆並列に接続された２つのサイリスタを有 し、そのアノードＡＩ、Ａ２及びカソードに１、Ｋ２は該スイッチの電力端子２ ３．２４に接続された導線２１．２２に接続されている。電力端子２３．２４は 例えば低ＡＣ電源及び負荷（図示せず）に接続される。サイリスタＴＨ１，ＴＨ ２のゲートＧ１．Ｇ２は１方において制御回路３０の出力端子に接続され、他方 においてはエミッタ短絡抵抗を介して導線２１．２２に接続されている。ｄＶ／ ｄｔｓに対する保護のためにＲ３，Ｃ１が直列に接続されてなる回路と過電圧に 対する保護のための保護抵抗Ｒ４が各々サイリスタＴＨ１，ＴＨ２と並列に接続 されている。

制御回路３０はＭＯＳ　トランジスタ制御スイッチ■１を含み、そのドレイン端 子及びソース端子は例えば第２図ないし第７図に示した抵抗ＲＯによって形成さ れる線形若しくは非線形電流制限部材Ｌ（第１図）を介して全波整流ブリッヂ３ ３のＤＣ電圧端子３１．３２に接続される。仝波整流ブリッヂ３３のＡＣＪｆ圧 端子３４．３５は制御回路３０の出力端子をなしている。抵抗ＲＯは整流ブリッ ヂ３３とゲートＧ１．Ｇ２の間に配設してもよいことは明らかである。電流をｉ ｌＪ限するように働く抵抗ＲＯは部分的若しくは全体的に制御用ＭＯＳトランジ スタ及び／又は該制御用ＭＯ８ｉ−ランジスタと直列に接続された補助のＭＯＳ 　ｔ−ランジスタの内部抵抗（ｐａｓｓｉｎｇ　ｒｅｓｉｓｔａｎｃｅ）によっ て形成されてもよい。

この場合、該制御用ＭＯＳトランジスタはスイッチングに対して通常使用される 電界効果トランジスタのドレイン・ソース間抵抗よりも高いドレイン・ソース間 抵抗を付与すべくなされなければならない。かかる方式の利点は、そこにおいて 用いられるＭＯＳトランジスタ及び該制御回路全体のコストを極めて低減せしめ ることである。

該ＭＯ８）−ランジスタのゲートＧには直流分離手段３８の入力端子３６．３７ に付与された低電圧入力信号の関数として形成された制御信号が供給される。

□　入力端子３６．３７に供給される低電圧入力信号はプログラム式自動操作装 置の出力インターフェース若しくはセンサによって供給されるＤＣ信号によって 形成されるかあるいはかかるインターフェースのＡＣ出力信号を整流したのちオ ン／オフ回路３９によって適当に増幅されたのち送り出される信号によって形成 される。

第２図ないし第４図は分離及び制御電力伝達手段３８の３つの実施例を示してい る。

第２図においては、直流分離手段３８ａは高周波発振器４０とコアレス・トラン ス４１と検波回踏４２とを含む。

該回路は１９８４年５月１１日に本出願に係る出願人によって「静電スイッチの 制御装置」という名称で出願された仏国特許願第８４０７２８号において開示さ れたタイプのものである。

発振器４０は例えば１００ＫＨｚよりも高い周波数において作動し旦つシュミッ トトリガ−型インバータ回路４０ａを有し、該インバータ回路４０ａの入力はダ イオードＤ１と抵抗Ｒ５及びこれらと並列に接続されたツェナーダイオードＺ１ とを介して端子３６．３７に接続されている。

インバータ回路４０ａの出力は該コアレス・トランスの１次コイル４１ａを介し てその入力端子の一方に帰還している。該コアレス・トランスの２次コイル４１ ｂはＸ　１体からなる薄片若しくは所定厚さのカーカス（ｃａｒｃａｓｅ）　に よって１次コイルから絶縁され、回路４２を介してＭＯＳトランジスタ■１のゲ ートＧとソースＳに接続されている。回路４２は抵抗Ｒ６と並列に接続された整 流ダイオードＤ２と保護用ツェナーダイオードＺ２とＭＯＳトランジスタのゲー ト・ソース間コンデンサとを含む。

第２図に示したスイッチは次に示すように動作する。ＤＣ入力信号が例えばプロ グラム式自動操作装置の出力インターフェースから端子３６．３７に供給される 。ツェナーダイオードＺ１によって一定化された信号が発振器４０に供給され、 発振器４０はコアレス・トランス４１の１次コイル４１ａに１００ＫＨ２以上の 周波数の振動を外じせしめる。該コアレス・トランスの２次コイル４１ｂは振動 信号を抽出し、該振動信号はダイオードＤ２によって整流され且つ抵抗Ｒ６及び 該ＭｏＳトランジスタ１１のゲート・ソース間コンデンザによって平滑化され且 つもし必要ならばツェナーダイオードＺ２によって一定化される。ゲートＧが該 制御信号によって作動せしめられてソース・ドレイン間に電流が流れ、それによ って該電力回路は例えば半波信号に対して端子２３と抵抗Ｒ２と、整流ブリッヂ の端子３５及び３２と、抵抗ＲＯと、該ＭＯ８ｔ−ランジスタのドレイン・ソー ス間電流路と、サイリスタＴＨ１のゲートＧ１とに沿って閉じられた回路を形成 する。

第３図に示す直流分離手段３８ｂはフォトカブラ５１の光放射部５１ａと直列に 接続された電流制限部材若しくは定電流発生器５０を有する。光電セルによって 形成されたフォトカブラの受光部５１ｂの端子はＭＯＳトランジスタのゲートＧ とソースＳと該ＭＯ８ｌ−ラジスタのゲート・ソース間に並列に接続された抵抗 Ｒ７の端子とに接続されている。

第４図に示す直流分離手段３８Ｇはシュミットトリガ−として装着されたインバ ータ回路からなる発振器６０と電流増幅器６１と圧電セラミック６２と整流及び 電流制限回路６３を連続的に包含し、整流回路６３はＭＯＳトランジスタのゲー トＧに接続されたダイオードＤ３及び該ＭＯＳトランジスタのゲート・ソース間 に対して並列に接続された抵抗Ｒ８を含む。圧電セラミック６２はプログラム式 自動操作装置の出力インターフェースに直接に接続された端子３６．３７に発生 した制御信号に応じて発振器６０によって供給され且つ増幅器６１によって増幅 された高周波信号を分離伝達せしめる。

第５図に示す実施例においては、第２制御スイツチ■２は制御スイッチ１１のゲ ート・ソース間に対して並列に接続される。該第２制御スイツヂの制御は整流ブ リッヂ３３のＤＣ端子における所定しきい電圧を表わず信号を発生ずる手段、好 ましくは分圧ブリッヂｆ１１０．Ｒ１１によってなされ、該分圧ブリッヂの両端 ７１．７２は全波整流ブリッヂ３３のＤＣ端子３１．３２に接続され且つその中 点７０は第２制御スイツチ■２の制御ＩＩ端子７３に接続される。

第５図に示すスイッチは次の様に動作する。該スイッチの電力端子２３における 電位差が正になり且つ所定しきい値が数ボルトを越えたときサイリスタＴＨ２は 逆方向に作動せしめられ不導通状態となり、端子７３にはエミッタ短絡抵抗Ｒ２ と整流ブリッヂ３３と分圧ブリッヂＲ１０，Ｒ１１とを介して制御スイッチ１２ を閉成せしめる信号が発生せしめられ、これによってＭｏ８　Ｉ−ランジスタ１ １は不導通状態となり結果としてサイリスタＴＨ１がオンするのを防止している 。逆に、端子２３の電位差が負になったとき、制御スイッチＩ２は開放され月つ ＭｏＳトランジスタ■１は作動状態となる。このとき、端子３６．３７に制御信 号が現われるとサイリスタＴＨ２はオンする。

該回路においてυイリスタＴＨ１，ＴＨ２をオンせしめる手段は対称形であるこ とがわかる。

第６図に示した実施例においては、スイッチＩ２はバイポーラトランジスタＴに よって形成され、そのベース７３は分圧ブリッヂＲ１０，Ｒ１１の中間点に接続 されている。

直流分離電力伝達手段３８は光電セルからなるフォトカブラ若しく圧電セラミッ クによって形成され、］コアレストランス４１として示されている。該コアレス ・トランスの１次コイルは発振器４０の帰還出力であり、２次コイルの端子は各 々検波回路を介してＭｏ３）ランジスタ１１のゲートＧとソースＳとに接続され 月つバイポーラトランジスタＴのコレクタＣ及びエミッタＥにも同様に接続され ている。

第６図に示すオン／オフ回路３９はフリップフロップ３９ａの他にオン・スイッ チ及びオフ・スイッチを含む。かかるオン／オフ回路は上述の取消された特許願 においてより詳しく開示されている。該オン・スイッチ及びオフ・スイッチはブ ツシュボタン若しくは例えば光ファイバによって制御されるフォトトランジスタ 等の光学的制御による半導体素子からなされる。

第６図に示すスイッチの電力部はトライアックＴＲを含み、そのゲートＧＴＲは 一方において整流ブリッヂ３３のＡＣｇ：１子３４に接続され且つ他方において コンデン＋ＩＣ２と並列に接続された抵抗Ｒ１２を介して電力端子２４に接続さ れている。コンデンサＣ２は付加的なものであり省いてらよい。

第７図に示すスイッチはプログラム式自動操作装置のＤＣ出力インターフェース と係合した３極静電接触器である。

８極は高周波発振器４０−１．４０−２．４０−３とコアレストランス４１−１ ．４１−２．４１−３と検波回路４２−１．４２−２．４２−３とを含み、該検 波回路は絶縁ゲートを有する電界効果ＭＯ３ｔ−ランジスタ１１−１．１１−２ ．１１−３に対して制御信号を供給する。各ＭＯＳトランジスタのドレイン及び ソースは電流制限抵抗ＲＯ〜１、ＲＯ−２，ＲＯ−３を介して全波整流ブリッヂ ３３−１．３３−２．３３−３のＤＣ端子に接続されている。３つの電流ブリッ ヂのＡＣ端子は各々３つの制御回路の出力端子３４−１．３５−１及び３４−２ ．３５−２及び３４−３．３５−３に接続され、該出力端子は該スイッチの電力 部の逆平行に接続されたサイリスタ若しくはトライアックに接続される。Ｏボル トにおいて作動する対称形スイッチは上述のごとく装着された３つの１−ランジ スタＴ１．Ｔ２、Ｔ３によってなされる。

１つのコアレス・トランスに対して１つの１次コイルと互い絶縁された３つの２ 次コイルを付与することができる。

言うまでもなく、上述の実施例に改良を加えてもよい。

該制御回路を一体化した実施例においては、０ボルトにおいて作ｖＪするバイポ ーラトランジスタＴの代わりに例えば低電圧作動ＭＯＳ型であり且つそのゲート が分圧ブリッヂＭＯ５Ｉ〜ランジスタのゲート及びソースに接続されたノーマル オーブン型電界効果トランジスタを用いる。

Ｔ）１２ ＦＩＧ、７ 国際調査報告 ′ｗｍｌｋｈｐｍ＾−−麺１昧　ＰＣＴ／ＦＲ８５１００３３９Ａ、ＮＮＥＸ　 Ｔｏ　ＴＨＥ　ＩＮＴＥＲ，’ＪＡＴＩＯＮＡＬ　５ＥＡＲＣＨＲＥＰＯＲＴ　 ＯＮ

Claims (11)

【特許請求の範囲】
1. （１）少なくとも１つのサイリスタ若しくはトライアック（ＴＨ１，ＴＨ２，Ｒ Ｈ３）のごとき被制御半導体素子であってその電力端子が負荷と直列にＡＣ電源 に接続される双方向電力スイッチを有する電力部（２０）と、前記双方向電力ス イッチを制御する制御回路であり、全波整流ブリッヂ（３３）を介して前記半導 体素子のゲート（Ｇ１，Ｇ２，ＧＴＲ）に接続された第１制御スイッチを含み且 つ入力信号に応じて前記制御スイッチを制御するための電力を供給する回路に接 続された制御スイッチを含む制御回路（３０）とからなる電力スイッチであり、 前記制御スイッチは絶縁ゲートを有する電界効果トランジスタ（ＭＯＳ）からな り且つそのドレイン及びソースは電流制限手段及び整流ブリッヂからなる回路を 介して前記半導体素子のゲートに接続され、前記整流ブリッヂのＤＣ端子は前記 電界効果トランジスタのドレインとソースに接続され且つそのＡＣ端子の少なく とも一方は前記半導体のゲートに接続され、前記電界効果トランジスタのゲート （Ｇ）は分離及び制御電力伝達手段（３８）を含む制御信号発生回路の出力に接 続されることを特徴とする電力スイッチ。
2. （２）前記電流制限手段が部分的或いは全体的に制御用ＭＯＳトランジスタの内 部抵抗によって形成され、前記ＭＯＳトランジスタは通電状態においてスイッチ ングにおいて通常使用される電界効果トランジスタよりも高いドレイン・ソース 間抵抗を有するようになされていることを特徴とする請求の範囲第１項記載の電 力スイッチ。
3. （３）前記分離及び制御電力伝達手段（３８ａ）が強磁性体コアを具備せず、そ の１次コイル（４１ａ）は入力信号によって作動せしめられる発振器（４０）の 出力に接続され且つその２次コイル（４１ｂ）は検波回路（４２）を介して前記 ＭＯＳトランジスタのゲート（Ｇ）に接続されていることを特徴とする請求の範 囲第１項記載の電力スイッチ。
4. （４）前記分離及び制御電力伝達手段（３８Ｃ）が一方において増幅器（６１） を介して入力信号によって作動せしめられる発振器（６０）の出力に接続され且 つ他方において整流器（Ｄ３）を介して前記ＭＯＳトランジスタのゲート（Ｇ） に接続されていることを特徴とする請求の範囲第１項記載の電力スイッチ。
5. （５）前記発振器（４０，６０）が１００ＫＨｚ以上の高周波を発生するシュミ ットトリガー式反転ゲート発振器であることを特徴とする請求の範囲３項記載の 電力スイッチ。
6. （６）前記分離及び制御電力伝達手段（３８ｂ）が入力端子に接続された電流制 限部材（５０）と直列に接続された光放射部材（５１ａ）と前記制御スイッチ（ ＭＯＳＩ１）を制御するための電力を発生する光電セルからなる受光部材（５１ ｂ）とを有することを特徴とする請求の範囲第１項記載の電力スイッチ。
7. （７）前記第１制御スイッチ（ＭＯＳＩ１）と前記分離制御電力伝達手段（３８ ）との間に前記ＭＯＳスイッチ（Ｉ１）とゲート・ソース間と並列に接続された 第２制御スイッチ（Ｉ２）が配設され、前記第２制御スイッチ（Ｉ２）は前記整 流ブリッヂ（３３）のＤＣ端子に印加された所定しきい電圧を表わす信号によっ てスイッチングされ、前記ＤＣ端子電圧が所定しきい値を越えて０ボルトに近く なると閉成のために１８０°毎に正確に分離されることを特徴とする請求の範囲 第１項記載の電力スイッチ。
8. （８）前記第２制御スイッチ（Ｉ２）がバイポーラトランジスタ（Ｔ）であり、 そのベース（７３）は分圧器（Ｒ１０，Ｒ１１）の中間点（７０）に接続され、 前記分圧器の両端子（７１，７２）は前記整流ブリッヂ（３３）のＤＣ端子（３ １，３２）に接続され、更に前記バイポーラトランジスタ（Ｔ）のエミッタ・コ レクタ間は前記ＭＯＳトランジスタのゲート・ソース間に対して並列に接続され ていることを特徴とする請求の範囲第７項記載の電力スイッチ。
9. （９）前記第２制御スイッチ（Ｉ２）が電界効果トランジスタであり、そのゲー トは前記分圧器（Ｒ１０，Ｒ１１）の中間点（７０）に接続され、前記分圧器の 両端子（７１，７２）は前記整流ブリッヂ（３３）のＤＣ端子に接続され、更に 前記第２制御スイッチ（Ｉ２）のドレイン・ソース問は前記第１制御スイッチ（ Ｉ１）のゲート・ソース間と並列に接続されていることを特徴とする請求の範囲 第７項記載の電力スイッチ。
10. （１０）前記入力信号がプログラム式自動操作装置の出力インターフエースによ って若しくはセンサによって前記分離制御伝達手段（３８）の入力端子（３６， ３７）に直接に供給されることを特徴とする請求の範囲第１項記載の電力スイッ チ。
11. （１１）前記分離制御電力伝達手段（３８）の入力端子（３６，３７）の前段に オン／オフ部材（３９）が配設されていることを特徴とする請求の範囲第１項記 載の電力スイッチ。