JPS6250632B2 - - Google Patents
Info
- Publication number
- JPS6250632B2 JPS6250632B2 JP55004192A JP419280A JPS6250632B2 JP S6250632 B2 JPS6250632 B2 JP S6250632B2 JP 55004192 A JP55004192 A JP 55004192A JP 419280 A JP419280 A JP 419280A JP S6250632 B2 JPS6250632 B2 JP S6250632B2
- Authority
- JP
- Japan
- Prior art keywords
- room
- information
- address
- reader
- entry
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Lock And Its Accessories (AREA)
- Burglar Alarm Systems (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Description
【発明の詳細な説明】
本発明は入室者の所持する情報媒体を照合する
ことにより複数の室における入室を管理する装置
に関し、特に、特定の入室者に対し、特定の室
に、特定の時間帯にのみ入室許可を与えんとする
ものであり、かつより安価な構成にて斯る装置の
実現を図つたものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a device that manages entry into a plurality of rooms by collating information media possessed by a person entering the room, and in particular, the present invention relates to a device that manages entry into a plurality of rooms by collating information media possessed by a person entering the room. The purpose of this device is to grant permission to enter the room only to people with disabilities, and to realize such a device with a cheaper configuration.
図は本発明実施例を示し、11〜1Nは管理せ
んとする複数の室(今の場合N室)における第1
〜第N入室扉、21〜2Nは各入室扉附近に配置
され、入室者の所持するカード等の情報媒体から
個人情報を読み取る第1〜第Nリーダである。尚
上記個人情報は例えば2進符号等にコード化され
上記情報媒体に磁気記録されている。 The figure shows an embodiment of the present invention, and 1 1 to 1 N indicate the first
- Nth entrance door, 2 1 - 2 N are first to Nth readers arranged near each entrance door and read personal information from an information medium such as a card owned by a person entering the room. The personal information is encoded, for example, in binary code and magnetically recorded on the information medium.
3はリーダ信号処理回路で、該回路は各リーダ
の読み出し出力を受信し、上記個人情報PCの他
に現在どのリーダが読み出し中であるかを示すリ
ーダ選択コードPCと上記個人情報が受信された
ことを示すストローブ信号STを発生し、更に複
数のリーダが同時に作動した場合に予め定められ
た優先順位に従つて所定のリーダ出力から順次処
理をなす。4はリーダ選択回路で、該回路は入力
されたリーダ選択コードRCを解読して出力アン
ドゲート群5に信号を与える。即ち、出力アンド
ゲート群5は第1〜第Nリーダ21〜2Nに対応
する第1〜第Nアンドゲート51〜5Nを備え、
リーダ選択回路4はリーダ選択コードRCに対応
するアンドゲートを開放する。6はリーダ信号処
理回路3の出力する個人情報PCを一時記憶する
レジスタ、7は該レジスタに貯えられた個人情報
に対応する8ビツトの2進数A0〜A7を番地信号
として発生する番地選択回路で、該回路は例え
ば、個人情報が「8」の場合(A0〜A7)=
(00010000)の番地信号を発生する。 3 is a reader signal processing circuit, which receives the readout output of each reader, and in addition to the personal information PC, the reader selection code PC indicating which reader is currently being read and the personal information described above are received. Furthermore, when a plurality of readers operate simultaneously, processing is performed sequentially starting with a predetermined reader output according to a predetermined priority order. Reference numeral 4 denotes a reader selection circuit, which decodes the input reader selection code RC and provides a signal to the output AND gate group 5. That is, the output AND gate group 5 includes first to Nth AND gates 5 1 to 5 N corresponding to the first to Nth readers 2 1 to 2 N ,
The reader selection circuit 4 opens the AND gate corresponding to the reader selection code RC. 6 is a register that temporarily stores the personal information PC output from the reader signal processing circuit 3; 7 is an address selection that generates an 8-bit binary number A0 to A7 corresponding to the personal information stored in the register as an address signal. For example, if the personal information is "8" (A 0 - A 7 ) =
Generates an address signal of (00010000).
8及び9は夫々第1及び第2記憶素子群で、そ
の第1群8は各入室扉11〜1Nに対応する第1
〜第N RAM(ランダムアクセスメモリ)81
〜8Nからなり、第2群9は第1〜第j入室許可
時間帯に対応する第1〜第j RAM91〜9jか
らなる。尚上記第1〜第j入室許可時間帯は夫々
8:00〜9:00、9:00〜10:00、10:00〜10:
30、………等である。上記各RAMにおいてその
書き込み端子Wに信号が入ると、入力端子Iより
入る1ビツトの信号が指定番地に書き込まれ、又
読み出し端子Rに信号が入ると指定番地に記憶さ
れている1ビツトの信号が出力端子Oより読み出
される。そして斯る場合の番地指定は番地入力端
子a0〜a7に入る8ビツトの番地信号によりなされ
る。 8 and 9 are first and second memory element groups, respectively, and the first group 8 is the first memory element group corresponding to each of the entrance doors 1 1 to 1 N.
~Nth RAM (Random Access Memory) 8 1
8 N , and the second group 9 consists of the first to j-th RAMs 9 1 to 9 j corresponding to the first to j-th entry permission time periods. The above-mentioned 1st to J entry permission times are 8:00-9:00, 9:00-10:00, and 10:00-10:00, respectively.
30, etc. When a signal is input to the write terminal W in each of the above RAMs, the 1-bit signal input from the input terminal I is written to the specified address, and when a signal is input to the read terminal R, the 1-bit signal stored at the specified address is written. is read out from output terminal O. Address designation in such a case is done by an 8-bit address signal input to address input terminals a0 to a7 .
上記番地選択回路7の発生する番地信号A0〜
A7はオアゲート100〜107を介して上記各
RAMの番地入力端子a0〜a7に入り(尚図では
RAM9jを除いて全てオアゲートと番地入力端子
a0〜a7との間の結線は省略されている。)、上記リ
ーダ信号処理回路3の出力するストローブ信号
STが上記RAMの読み出し端子Rに入る。 Address signal A 0 ~ generated by the address selection circuit 7
A 7 is connected to each of the above via OR gates 10 0 to 10 7 .
Enters RAM address input terminals a 0 to a 7 (in the figure)
All OR gates and address input terminals except RAM9 j
The connections between a 0 to a 7 are omitted. ), the strobe signal output from the reader signal processing circuit 3
ST enters the read terminal R of the RAM.
上記各RAMへの入室許可情報登録のために各
RAMに対応するスイツチ11と番地操作部12
とが設けられている。各スイツチ11はそのオン
及びオフ時、夫々対応するRAMの入力端子に
「1」及び「0」の1ビツト信号を与える。番地
操作部12は8個の番地スイツチと1個の書き込
みスイツチとを備え、斯る番地スイツチのオン、
オフ状態に応じて8ビツトの番地信号A0〜A7が
発生し、該信号はオアゲート100〜107を介
して各RAMの番地入力端子a0〜a7に入る。又上
記書き込みスイツチを操作すると書き込み信号
WTが発生され、該信号は各RAMの書き込み端
子に入る。 To register entry permission information to each RAM above,
Switch 11 and address operation unit 12 corresponding to RAM
and is provided. Each switch 11 applies one-bit signals of "1" and "0" to the input terminals of the corresponding RAMs, respectively, when turned on and off. The address operation unit 12 includes eight address switches and one write switch, and can be used to turn on or off the address switch.
In response to the off state, 8-bit address signals A0 to A7 are generated, and these signals enter address input terminals a0 to a7 of each RAM via OR gates 100 to 107 . Also, when the above write switch is operated, a write signal is generated.
WT is generated and the signal goes into the write terminal of each RAM.
第1記憶素子群8を構成する第1〜第N
RAM81〜8Nの夫々の出力はこれら各RAMに
属する第1〜第Nアンドゲート群131〜13N
に入る。第1〜第Nアンドゲート群131〜13
Nの夫々は第2記憶素子群9を構成する第1〜第
j RAM91〜9jに対応して第1〜第jアンド
ゲート141〜14jからなつており、これら各
アンドゲートの他入力は補助アンドゲート151
〜15jの出力に連なつている。補助アンドゲー
ト151〜15jは夫々第2記憶素子群9を構成
する第1〜第j RAM91〜9jの出力を一方の
入力とし、第1〜第j時計部161〜16jの出
力を他方の入力としている。第1〜第j時計部1
61〜16jは夫々既述の第1〜第j入室許可時
間帯を表わす信号T1〜Tjを発生するもので、例
えば第2時計部162は時刻9:00〜10:00の間
信号T2を発生している。第1〜第Nアンドゲー
ト群131〜13Nの出力は各群毎にオアゲート
171〜17Nに入り、これら各オアゲートの出
力は夫々第1〜第Nアンドゲート51〜5Nに入
る。 The first to Nth elements constituting the first memory element group 8
The outputs of the RAMs 8 1 to 8 N are the first to Nth AND gate groups 13 1 to 13 N belonging to each of these RAMs.
to go into. 1st to Nth AND gate groups 13 1 to 13
Each of N consists of first to j-th AND gates 14 1 to 14 j corresponding to the first to j-th RAMs 9 1 to 9 j constituting the second storage element group 9, and each of these AND gates Input is auxiliary AND gate 15 1
~15 Connected to the output of j . The auxiliary AND gates 15 1 to 15 j have one input as the output of the first to j-th RAMs 9 1 to 9 j constituting the second storage element group 9, respectively, and the outputs of the first to j-th clock sections 16 1 to 16 j . The output is used as the input of the other. 1st to jth clock section 1
6 1 to 16 j generate signals T 1 to T j representing the first to jth entry permission time periods described above, respectively. For example, the second clock unit 162 generates signals from 9:00 to 10:00. Interval signal T2 is generated. The outputs of the first to N-th AND gate groups 13 1 to 13 N enter the OR gates 17 1 to 17 N for each group, and the outputs of these OR gates enter the first to N-th AND gates 5 1 to 5 N , respectively. .
181〜18Nは夫々第1〜第N入室扉11〜
1Nに対応して設けられた第1〜第N制御回路
で、該回路の各々は第1〜第Nアンドゲート51
〜5Nの出力を入力し、第1〜第N入室扉11〜
1Nの夫々に設けられた電磁ロツク等の電気的錠
191〜19Nに所定期間だけ開錠のための信号
を与える。 18 1 to 18 N are the first to Nth entrance doors 1 1 to 18 N, respectively.
1 N , and each of the circuits has a first to Nth AND gate 5 1
~5 N outputs are input, and the 1st to Nth entrance doors 1 1 ~
A signal for unlocking is given to the electric locks 19 1 to 19 N , such as electromagnetic locks provided in each of the locks 19 1 to 19 N , for a predetermined period.
次に上記装置の動作を説明するに、まず入室者
の登録をなす場合につき述べる。例えば個人情報
「8」を有する入室者に対して第2入室扉12よ
り、第1入室許可時間帯(8:00〜9:00)に入
室するのを許可するものとすると、第1記憶素子
群8の中の第2RAM82に属するスイツチ11と
第2記憶素子群9の中の第1RAM91に属するス
イツチ11とを共にオンにセツトし、他のRAM
に属するスイツチは全てオフにセツトしておき、
次いで番地操作部12にて番地スイツチを個人情
報「8」を表わすべく設定し、最後に同操作部の
書き込みスイツチを操作する。これにより、第1
記憶素子群8の第2RAM82及び第2記憶素子群
9の第1RAM91の各「00010000」(即ち8)番
地に共に1ビツト信号が書き込まれ、それ以外の
各RAMの同番地には全て0が書き込まれ登録が
完了したことになる。他の入室者に対する登録も
同様になされ、結局第1記憶素子群8では各室へ
の入室許可情報が上記個人情報に対応する番地に
記憶され、第2記憶素子群9では各入室許可時間
帯での入室許可情報が上記個人情報に対応する番
地に記憶される。 Next, to explain the operation of the above-mentioned apparatus, we will first describe the case of registering a person entering the room. For example, if a person with personal information "8" is allowed to enter the room from the second entrance door 12 during the first entry permission period (8:00 to 9:00), the first memory Both the switch 11 belonging to the second RAM 82 in the element group 8 and the switch 11 belonging to the first RAM 91 in the second memory element group 9 are set to ON, and the other RAMs are turned on.
Set all switches belonging to
Next, the address switch is set to indicate the personal information "8" in the address operation section 12, and finally the write switch of the same operation section is operated. This allows the first
A 1-bit signal is written to each address "00010000" (that is, 8) of the second RAM 82 of the memory element group 8 and the first RAM 91 of the second memory element group 9, and all 0s are written to the same address of each other RAM. is written and the registration is complete. Registration for other room occupants is done in the same way, and in the end, in the first memory element group 8, entry permission information for each room is stored at the address corresponding to the above personal information, and in the second memory element group 9, entry permission information for each room entry permission time period is stored. The entry permission information is stored at the address corresponding to the personal information.
上記登録操作が終り、次に入室する場合につき
述べる。例えば個人情報「8」を有する入室者が
その情報媒体を第1入室許可時間帯に第2入室扉
12に対応する第2リーダ22にかけると、リー
ダ選択回路4が出力アンドゲート群5の第2アン
ドゲート52を開放し、一方第1記憶素子群8の
第2RAM82及び第2記憶素子群9の第1RAM9
1の各8番地内容が読み出され、両RAMから共
に出力があり、又第1時計部161からも信号
T1が出ているので、第2アンドゲート群132
の第1アンドゲート141出力が生じ、斯る出力
はオアゲート172及び第2アンドゲート52を
介して第2制御回路182に入り、第2入室扉1
2より入室可能となる。上記の入室者が登録され
ていない他の入室扉のリーダに情報媒体を読み取
らせたり、あるいは登録された第2入室扉12の
第2リーダを使用したとしてもその時刻が登録さ
れていない他の時間帯にあれば第1〜第Nアンド
ゲート群131〜13Nの何れからも出力が出な
いので第1〜第N制御回路181〜18Nの何れ
も動作しない。 The next case when entering the room after the above registration operation is completed will be described. For example, when a person entering the room with personal information "8" puts the information medium on the second reader 2 2 corresponding to the second entry door 1 2 during the first entry permission time period, the reader selection circuit 4 outputs the output AND gate group 5 The second AND gate 52 of the first storage element group 8 and the first RAM 9 of the second storage element group 9 are opened.
The contents of each 8th address of 1 are read out, and both RAMs output an output, and a signal is also output from the first clock section 161.
Since T 1 is out, the second AND gate group 13 2
The output of the first AND gate 141 is generated, and this output enters the second control circuit 182 via the OR gate 172 and the second AND gate 52 , and is connected to the second entrance door 1.
You can enter the room from 2 . If the above person enters the room, the information medium is read by the reader of another entrance door that is not registered, or even if the second reader of the registered second entrance door 12 is used, the time is not registered. During the time period, since no output is output from any of the first to Nth AND gate groups 13 1 to 13 N , none of the first to Nth control circuits 18 1 to 18 N operate.
この様にリーダにより読み出された個人情報に
基いて第1及び第2の両記憶素子群8,9に記憶
されている情報を参照することにより第1〜第N
制御回路181〜18Nから入室許可を与える信
号が出力され、特定の時間帯に特定の入室扉にお
いて入室可能となる。 By referring to the information stored in both the first and second storage element groups 8 and 9 based on the personal information read out by the reader in this way, the first to Nth
A signal giving permission to enter the room is output from the control circuits 18 1 to 18 N , and it becomes possible to enter the room at a specific entrance door during a specific time period.
又斯る機能を有する装置において、複数種類の
入室扉につき、複数種類の入室許可時間帯にて入
室管理をなすのに、各番地内容が1ビツト構成の
簡単なRAMを用いることができ装置の価格低減
が図れる。 In addition, in a device having such a function, a simple RAM in which each address has a 1-bit structure can be used to manage entry for multiple types of entrance doors and multiple types of entry permission time periods. Price reduction can be achieved.
以上の説明より明らかな如く、本発明によれば
入室者の所持する情報媒体を照合することにより
複数の室における入室を管理する装置において、
特定の人物に対し特定の室に、特定の時間帯にの
み入室許可を与えることができると共に斯る入室
許可情報の変更を第1・第2記憶素子群の内容を
変更するだけで行なえ、かつ斯る装置を安価に製
造することができる。 As is clear from the above description, according to the present invention, in a device that manages entry into a plurality of rooms by collating information media held by a person entering the room,
Permission to enter a specific room can be granted to a specific person only during a specific time period, and the entry permission information can be changed simply by changing the contents of the first and second memory element groups, and Such a device can be manufactured at low cost.
図は本発明実施例回路図を示し、11〜1N…
…第1〜第N入室扉、21〜2N……第1〜第N
リーダ、8,9……第1、第2記憶素子群。
The figure shows a circuit diagram of an embodiment of the present invention, with 1 1 to 1 N ...
...1st to Nth entrance door, 2 1 to 2 N ...1st to Nth
Leader, 8, 9...first and second storage element groups.
Claims (1)
より複数の室における入室を管理する装置であつ
て、各室に対応して配置され、上記情報媒体に記
録された個人情報を読み出すリーダと、上記各室
に対応して設けられ、各室への入室許可情報を上
記個人情報に対応づけて記憶する書替え可能な第
1記憶素子群と、入室許可時間帯に対応して設け
られ、該各時間帯での入室許可情報を上記個人情
報に対応づけて記憶する書替え可能な第2記憶素
子群とを備え、上記リーダにより読み出された個
人情報に基いて上記第1及び第2の両記憶素子群
に記憶されている情報を参照し入室許可信号を発
生する様になした入室管理装置。1. A device that manages entry into multiple rooms by checking the information media possessed by the person entering the room, including a reader placed corresponding to each room and reading personal information recorded on the information media, and a reader as described above. A rewritable first memory element group is provided corresponding to each room and stores entry permission information for each room in association with the above-mentioned personal information; a second rewritable storage element group that stores entry permission information on the belt in association with the personal information, and both the first and second storage elements A room entry control device that generates an entry permission signal by referring to information stored in a group.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP419280A JPS56100978A (en) | 1980-01-17 | 1980-01-17 | Controller for room entering |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP419280A JPS56100978A (en) | 1980-01-17 | 1980-01-17 | Controller for room entering |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56100978A JPS56100978A (en) | 1981-08-13 |
| JPS6250632B2 true JPS6250632B2 (en) | 1987-10-26 |
Family
ID=11577827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP419280A Granted JPS56100978A (en) | 1980-01-17 | 1980-01-17 | Controller for room entering |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56100978A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60203785A (en) * | 1984-03-29 | 1985-10-15 | 東芝ライテック株式会社 | Automatic door controller |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5397599A (en) * | 1977-02-05 | 1978-08-25 | Mikirou Momoi | Institution managing device |
-
1980
- 1980-01-17 JP JP419280A patent/JPS56100978A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56100978A (en) | 1981-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3742453A (en) | Automatic hotel security system using coded magnetic card | |
| USRE35336E (en) | Self-contained programmable terminal for security systems | |
| US3866173A (en) | Access control system for restricted area | |
| US3971916A (en) | Methods of data storage and data storage systems | |
| US4095739A (en) | System for limiting access to security system program | |
| KR950702726A (en) | AN ACCESS CONTROL SYSTEM | |
| JPS6250632B2 (en) | ||
| RU98109574A (en) | AUTOMATED SYSTEM OF PAYMENT OF ACCESS AND CHECK OF TRANSPORT DOCUMENTS BY TRANSPORT | |
| SE9103672L (en) | COMPUTER SYSTEM AUTOMATICALLY PROVIDES ROOM SUPPLY | |
| US4273996A (en) | Sequential card reader system | |
| JPS61177580A (en) | Fingerprint discriminating device | |
| DE69120310D1 (en) | Mini bar system | |
| JPS6312996B2 (en) | ||
| JPS6054698B2 (en) | Entry control device | |
| EP0170271A3 (en) | Electronic cash register | |
| JP2573729B2 (en) | Access control device | |
| JPS56137463A (en) | Managing device of entrance to room | |
| JPS59147291U (en) | Entrance/exit control device | |
| JP2701677B2 (en) | Locking and unlocking method for multiple rooms | |
| JPS6054697B2 (en) | Entry control device | |
| JPS55140960A (en) | Memory device | |
| JP3486513B2 (en) | Ticket processing equipment | |
| JPS6187078A (en) | Computer room entry control device | |
| JPS61107491A (en) | Time recorder | |
| JPS594349Y2 (en) | electronic register |