JPS6250848B2 - - Google Patents
Info
- Publication number
- JPS6250848B2 JPS6250848B2 JP56048591A JP4859181A JPS6250848B2 JP S6250848 B2 JPS6250848 B2 JP S6250848B2 JP 56048591 A JP56048591 A JP 56048591A JP 4859181 A JP4859181 A JP 4859181A JP S6250848 B2 JPS6250848 B2 JP S6250848B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- output
- control device
- output control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
【発明の詳細な説明】
本発明はCPU（中央処理装置）によつてチヤ
ネルを介して制御される入出力制御装置と入出力
装置との間に設けられ、データ転送を行なう入出
力インターフエイス装置に関する。
ネルを介して制御される入出力制御装置と入出力
装置との間に設けられ、データ転送を行なう入出
力インターフエイス装置に関する。
第１図は、一般の計算機システム構成を示め
し、１はCPU、２はメインメモリ、３は入出力
チヤネル、４は入出力制御装置、５は入出力装置
である。入出力装置５がたとえばデイスクで構成
されているとき、デイスク上の目標位置にアクセ
スするためにヘツドを移動させる際に比較的長い
時間を要していた。さらに、デイスクは回転体で
あるので、ヘツドが目標位置近くで移動した後、
リード／ライトのタイミングをとるためにデイス
クのほぼ１回転分の待時間を要する場合もあつ
た。とくに、同一のデータを繰り返しデイスクか
ら取り出す場合は、前述の動作時間が取り出し動
作毎にかかつてしまつていた。
し、１はCPU、２はメインメモリ、３は入出力
チヤネル、４は入出力制御装置、５は入出力装置
である。入出力装置５がたとえばデイスクで構成
されているとき、デイスク上の目標位置にアクセ
スするためにヘツドを移動させる際に比較的長い
時間を要していた。さらに、デイスクは回転体で
あるので、ヘツドが目標位置近くで移動した後、
リード／ライトのタイミングをとるためにデイス
クのほぼ１回転分の待時間を要する場合もあつ
た。とくに、同一のデータを繰り返しデイスクか
ら取り出す場合は、前述の動作時間が取り出し動
作毎にかかつてしまつていた。
この問題を解決するために、第２図に示すよう
にデータを貯蔵するためのデータバツフアを有し
たデータキヤツシユ装置６を入出力制御装置４と
入出力装置５に接続することにより、入出力制御
装置４と、入出力装置５間で転送されるべきデー
タがデータキヤツシユ装置６内の前記データバツ
フア上に存在するとき、入出力制御装置４は入出
力装置５を起動することなくデータキヤツシユ装
置６を起動し、入出力制御装置４とデータキヤツ
シユ装置６間でデータ転送を実行するようなデー
タキヤツシユシステムが用いられていた。
にデータを貯蔵するためのデータバツフアを有し
たデータキヤツシユ装置６を入出力制御装置４と
入出力装置５に接続することにより、入出力制御
装置４と、入出力装置５間で転送されるべきデー
タがデータキヤツシユ装置６内の前記データバツ
フア上に存在するとき、入出力制御装置４は入出
力装置５を起動することなくデータキヤツシユ装
置６を起動し、入出力制御装置４とデータキヤツ
シユ装置６間でデータ転送を実行するようなデー
タキヤツシユシステムが用いられていた。
ここで、第２図に示した従来の装置を第３図Ａ
のタイミングチヤートを用いて説明する。データ
キヤツシユ装置６から第１のデータ要求信号
DVDRQが出力されたとき、入出力制御装置４か
ら第１のデータ応答信号DVDRPを入出力装置５
に返し、入出力制御装置４の内部遅延時間Ａ経過
後に、第２のデータ要求信号CHDRQが入出力チ
ヤネル３に転送される。そして、入出力チヤネル
３から第２のデータ応答信号CHDRPの立上りが
入出力制御装置４に入力すると第２のデータ要求
信号CHDRQはオフとなり、このオフ信号を入出
力制御装置４が受信して第２のデータ応答信号
CHDRPはオフとなる。第２のデータ応答信号
CHDRPがオフとなつた後で、次の第１のデータ
要求信号DVDRQがデータキヤツシユ装置６から
出力される。したがつて、第１のデータ要求信号
DVDRQは、第２のデータ応答信号CHDRPの立
上りの後で、データキヤツシユ装置６から出力さ
れるので、第１のデータ要求信号DVPRQの出力
タイミングが遅くなるので、チヤネル―入出力制
御装置間のデータの転送速度よりデータの転送速
度が遅くなるという欠点があつた。
のタイミングチヤートを用いて説明する。データ
キヤツシユ装置６から第１のデータ要求信号
DVDRQが出力されたとき、入出力制御装置４か
ら第１のデータ応答信号DVDRPを入出力装置５
に返し、入出力制御装置４の内部遅延時間Ａ経過
後に、第２のデータ要求信号CHDRQが入出力チ
ヤネル３に転送される。そして、入出力チヤネル
３から第２のデータ応答信号CHDRPの立上りが
入出力制御装置４に入力すると第２のデータ要求
信号CHDRQはオフとなり、このオフ信号を入出
力制御装置４が受信して第２のデータ応答信号
CHDRPはオフとなる。第２のデータ応答信号
CHDRPがオフとなつた後で、次の第１のデータ
要求信号DVDRQがデータキヤツシユ装置６から
出力される。したがつて、第１のデータ要求信号
DVDRQは、第２のデータ応答信号CHDRPの立
上りの後で、データキヤツシユ装置６から出力さ
れるので、第１のデータ要求信号DVPRQの出力
タイミングが遅くなるので、チヤネル―入出力制
御装置間のデータの転送速度よりデータの転送速
度が遅くなるという欠点があつた。
本発明は、上記従来の欠点を除去し、データキ
ヤツシユ装置を用いたので入出力装置の遅いデー
タ転送速度に影響されることなく、またチヤネル
―入出力制御装置間のデータ転送速度でデータ転
送を実行することにより高速度のデータ転送を可
能とし、入出力制御装置の状態をデータキヤツシ
ユ装置に知らせることによりオーバーラン発生を
抑止できかつ効率の良いデータ転送を行なう入出
力インターフエイス装置を提供することを目的と
する。
ヤツシユ装置を用いたので入出力装置の遅いデー
タ転送速度に影響されることなく、またチヤネル
―入出力制御装置間のデータ転送速度でデータ転
送を実行することにより高速度のデータ転送を可
能とし、入出力制御装置の状態をデータキヤツシ
ユ装置に知らせることによりオーバーラン発生を
抑止できかつ効率の良いデータ転送を行なう入出
力インターフエイス装置を提供することを目的と
する。
本発明の特徴とするところは、入出力制御装置
と入出力装置とに接続され、入出力制御装置と入
出力装置との間で転送されるデータを貯蔵するバ
ツフアを有し、前記バツフアの前記データを入出
力制御装置に転送するデータキヤツシユ装置を設
けるとともに、前記入出力制御装置からチヤネル
に対するデータ要求信号に対するチヤネルよりの
データ応答信号が返送されるまでの時間を計測す
る時間計測手段を該入出力制御装置に設け、当該
計測結果を該入出力制御装置より前記データキヤ
ツシユ装置に転送し、該データキヤツシユ装置
は、当該計測結果に基づいて、前記データ要求信
号がオフした後であつて前記データ応答信号がオ
フする前に該入出力制御装置に対するデータ転送
要求信号を発生するようにしたことを特徴とする
入出力インターフエイス装置を提供することであ
る。
と入出力装置とに接続され、入出力制御装置と入
出力装置との間で転送されるデータを貯蔵するバ
ツフアを有し、前記バツフアの前記データを入出
力制御装置に転送するデータキヤツシユ装置を設
けるとともに、前記入出力制御装置からチヤネル
に対するデータ要求信号に対するチヤネルよりの
データ応答信号が返送されるまでの時間を計測す
る時間計測手段を該入出力制御装置に設け、当該
計測結果を該入出力制御装置より前記データキヤ
ツシユ装置に転送し、該データキヤツシユ装置
は、当該計測結果に基づいて、前記データ要求信
号がオフした後であつて前記データ応答信号がオ
フする前に該入出力制御装置に対するデータ転送
要求信号を発生するようにしたことを特徴とする
入出力インターフエイス装置を提供することであ
る。
第４図には、本発明にかかる入出力インターフ
エイス位置のシステム構成を示す。CUP（図示
せず）に接続されたチヤネル１３と入出力制御装
置１４は入力データバス、出力データバス、タグ
バス等バス線２１、データ要求（CHDRQ）信号
線２２、データ応答（CHDRP）信号線２３とに
よつて接続される。入出力制御装置１４とデータ
キヤツシユ装置１６とは、データバス２４、デー
タ要求（CHDRQ）信号線２５、データ応答
（DVDRP）信号線２６、データ転送状態
（DXST）信号線２７、転送速度通知（SPST）信
号線２８とによつて接続される。
エイス位置のシステム構成を示す。CUP（図示
せず）に接続されたチヤネル１３と入出力制御装
置１４は入力データバス、出力データバス、タグ
バス等バス線２１、データ要求（CHDRQ）信号
線２２、データ応答（CHDRP）信号線２３とに
よつて接続される。入出力制御装置１４とデータ
キヤツシユ装置１６とは、データバス２４、デー
タ要求（CHDRQ）信号線２５、データ応答
（DVDRP）信号線２６、データ転送状態
（DXST）信号線２７、転送速度通知（SPST）信
号線２８とによつて接続される。
さらにデータバス２４は入出力装置１７にも接
続される。入出力制御装置１４は第１データ転送
制御回路２９と時間計測回路３０よりなり、第１
データ転送回路２９には入力データバス、出力デ
ータバス、タグバス等バス線２１、データ要求
（CHDRQ）信号線２２、データ応答（CHDRP）
信号線２３、データ応答（DVDRP）信号線２
６、データ転送状態（DXST）信号線２７が、時
間計測回路３０にはデータ要求（CHDRQ）信号
線２２、データ応答（CHDRP）信号線２３、転
送速度通知（SPST）信号線２８が接続される。
データキヤツシユ装置１６は第２データ転送制御
回路３１とメモリ３２よりなり、第２データ転送
回路３１にはデータ要求（CHDRQ）信号線２
５、データ応答（DVDRP）信号線２６、データ
転送状態（DXST）信号線２７、データバス２
４、メモリ３２にはデータバス２４がそれぞれ接
続される。
続される。入出力制御装置１４は第１データ転送
制御回路２９と時間計測回路３０よりなり、第１
データ転送回路２９には入力データバス、出力デ
ータバス、タグバス等バス線２１、データ要求
（CHDRQ）信号線２２、データ応答（CHDRP）
信号線２３、データ応答（DVDRP）信号線２
６、データ転送状態（DXST）信号線２７が、時
間計測回路３０にはデータ要求（CHDRQ）信号
線２２、データ応答（CHDRP）信号線２３、転
送速度通知（SPST）信号線２８が接続される。
データキヤツシユ装置１６は第２データ転送制御
回路３１とメモリ３２よりなり、第２データ転送
回路３１にはデータ要求（CHDRQ）信号線２
５、データ応答（DVDRP）信号線２６、データ
転送状態（DXST）信号線２７、データバス２
４、メモリ３２にはデータバス２４がそれぞれ接
続される。
入出力装置１７でデイスク３３と第３データ転
送制御装置３４よりなり、前記デイスク３３と第
３データ転送制御装置３４にはデータバス２４が
各々に接続される。
送制御装置３４よりなり、前記デイスク３３と第
３データ転送制御装置３４にはデータバス２４が
各々に接続される。
前記第４図の動作を説明する。先ず、チヤネル
１３のデータ要求CHDRQの応答時間を測定す
る。すなわち、データ要求CHDRQをデータ要求
信号線２２より出力し、データ要求CHDRQを発
してからデータ応答信号線２３より入るデータ応
答CHDRPが返るまでの時間を計測し、実効転送
速度を求める。次に前記実効転送速度をデータキ
ヤツシユ装置１６に転送速度通知（SPST）信号
線を用いてSPSTを転送する。データキヤツシユ
装置１６は転送速度通知SPSTによつて知らされ
た実効転送速度にて、チヤネルよりデータの転送
要求があつた場合、チヤネルにデータを転送す
る。すなわちデータキヤツシユ装置１６から第１
のデータ要求信号DVDRQが出力されたとき入出
力制御装置１４から第１のデータ応答信号
DVDRPをデータキヤツシユ装置１６に返し、入
出力制御装置１４の内部遅延時間経過後に第２の
データ要求信号CHDRQが入出力チヤネル１３に
転送される。入出力チヤネル１３から第２のデー
タ応答信号CHDRPの立上りが入出力制御装置１
４に入力すると第２のデータ要求信号CHDRQは
オフとなる。前記第２のデータ要求信号がオフと
なる時間はあらかじめ実効速度より求められてい
るので、データキヤツシユ装置１６は第３の要求
信号DVDRQを第２のデータ要求信号CHDRQの
立下りの直後で、データ応答信号CHDRPの立下
りの前に送信する。前記の様な手順を順次くりか
えし、データキヤツシユ装置１６に格納されてい
るデータがデータキヤツシユ装置１６よりチヤネ
ル１３に転送される。
１３のデータ要求CHDRQの応答時間を測定す
る。すなわち、データ要求CHDRQをデータ要求
信号線２２より出力し、データ要求CHDRQを発
してからデータ応答信号線２３より入るデータ応
答CHDRPが返るまでの時間を計測し、実効転送
速度を求める。次に前記実効転送速度をデータキ
ヤツシユ装置１６に転送速度通知（SPST）信号
線を用いてSPSTを転送する。データキヤツシユ
装置１６は転送速度通知SPSTによつて知らされ
た実効転送速度にて、チヤネルよりデータの転送
要求があつた場合、チヤネルにデータを転送す
る。すなわちデータキヤツシユ装置１６から第１
のデータ要求信号DVDRQが出力されたとき入出
力制御装置１４から第１のデータ応答信号
DVDRPをデータキヤツシユ装置１６に返し、入
出力制御装置１４の内部遅延時間経過後に第２の
データ要求信号CHDRQが入出力チヤネル１３に
転送される。入出力チヤネル１３から第２のデー
タ応答信号CHDRPの立上りが入出力制御装置１
４に入力すると第２のデータ要求信号CHDRQは
オフとなる。前記第２のデータ要求信号がオフと
なる時間はあらかじめ実効速度より求められてい
るので、データキヤツシユ装置１６は第３の要求
信号DVDRQを第２のデータ要求信号CHDRQの
立下りの直後で、データ応答信号CHDRPの立下
りの前に送信する。前記の様な手順を順次くりか
えし、データキヤツシユ装置１６に格納されてい
るデータがデータキヤツシユ装置１６よりチヤネ
ル１３に転送される。
第３図Ａに示した従来例のタイムチヤートと第
３図Ｂに示した本発明のタイムチヤートとを比較
した場合、第２のデータ応答信号の立下り前に第
３のデータ要求信号を入出力制御装置に送つてい
るので本発明のデータキヤツシユ装置１６は従来
のデータキヤツシユ装置６に比べて転送速度が速
いことがわかる。以上ではコンピユータが他の制
御を行なわず、本発明のインターフエイス装置と
データ転送する場合について述べた。しかしなが
らコンピユータはほとんどが複数の入出力装置を
制御しており、時には第３図Ｂの第２のデータ要
求線の立下りや第２のデータ応答線が遅れること
がある。
３図Ｂに示した本発明のタイムチヤートとを比較
した場合、第２のデータ応答信号の立下り前に第
３のデータ要求信号を入出力制御装置に送つてい
るので本発明のデータキヤツシユ装置１６は従来
のデータキヤツシユ装置６に比べて転送速度が速
いことがわかる。以上ではコンピユータが他の制
御を行なわず、本発明のインターフエイス装置と
データ転送する場合について述べた。しかしなが
らコンピユータはほとんどが複数の入出力装置を
制御しており、時には第３図Ｂの第２のデータ要
求線の立下りや第２のデータ応答線が遅れること
がある。
たとえば第５図Ａは実効転送速度のみを測定
し、その結果を用いて、データキヤツシユ装置１
６がデータ要求DVDRQを連続的に送信した場合
である。第２回目のデータ要求DVDRQによつて
入出力制御装置がチヤネルに対しデータ要求
CHDRQをCPUに送信した時、CPUが他の入出力
装置の制御を行なつている為、データ応答要求
CHDRP送信が遅れたとすると、第３回目のデー
タキヤツシユ装置から発するデータ要求DVDRQ
によつて入出力制御装置から発するデータ要求
CHDRQはチヤネルに送信されない。なぜなら
ば、前回すなわち第２回目のデータ要求に対して
チヤネルの応答が遅れているからである。本発明
によれば前述の様なデータ要求、応答、のぬけが
防止された。
し、その結果を用いて、データキヤツシユ装置１
６がデータ要求DVDRQを連続的に送信した場合
である。第２回目のデータ要求DVDRQによつて
入出力制御装置がチヤネルに対しデータ要求
CHDRQをCPUに送信した時、CPUが他の入出力
装置の制御を行なつている為、データ応答要求
CHDRP送信が遅れたとすると、第３回目のデー
タキヤツシユ装置から発するデータ要求DVDRQ
によつて入出力制御装置から発するデータ要求
CHDRQはチヤネルに送信されない。なぜなら
ば、前回すなわち第２回目のデータ要求に対して
チヤネルの応答が遅れているからである。本発明
によれば前述の様なデータ要求、応答、のぬけが
防止された。
第５図Ｂに示したデータ転送状態DXST信号線
２７はデータキヤツシユ装置１６にチヤンネル１
３、入出力制御装置１４のデータ転送状態を伝え
るものである。データキヤツシユ装置１６は前記
データ転送状態DXSTがハイレベルである時は、
次のデータ要求DVDRQを送出しない。すなわち
第５図Ｂに示すごとくデータキヤツシユ装置１６
より入出力制御装置１４に送信した第２回目のデ
ータ要求DVDRQによつて入出力制御装置１４よ
りチヤンネル１３に送信した第２回目のデータ要
求CHDRQに対するデータ応答が入出力制御装置
１４に返されない場合には、データ転送状態
DXST信号線２７によつてデータキヤツシユ装置
１６に第３回目のデータ要求DVDRQの送信を一
時停止する為データ転送状態DXSTをハイレベル
にする。
２７はデータキヤツシユ装置１６にチヤンネル１
３、入出力制御装置１４のデータ転送状態を伝え
るものである。データキヤツシユ装置１６は前記
データ転送状態DXSTがハイレベルである時は、
次のデータ要求DVDRQを送出しない。すなわち
第５図Ｂに示すごとくデータキヤツシユ装置１６
より入出力制御装置１４に送信した第２回目のデ
ータ要求DVDRQによつて入出力制御装置１４よ
りチヤンネル１３に送信した第２回目のデータ要
求CHDRQに対するデータ応答が入出力制御装置
１４に返されない場合には、データ転送状態
DXST信号線２７によつてデータキヤツシユ装置
１６に第３回目のデータ要求DVDRQの送信を一
時停止する為データ転送状態DXSTをハイレベル
にする。
以上説明した様に、本発明は従来のデイスク等
に並列に使用されているデータキヤツシユ装置に
対して高速でデータ転送を行なうことを可能にし
たものであり、さらに転送データを失なう様なこ
とがなくオーバーランの発生を抑止でき信頼性の
高い入出力インターフエイス装置を可能とした。
に並列に使用されているデータキヤツシユ装置に
対して高速でデータ転送を行なうことを可能にし
たものであり、さらに転送データを失なう様なこ
とがなくオーバーランの発生を抑止でき信頼性の
高い入出力インターフエイス装置を可能とした。
第１図は従来の計算機システムを示すブロツク
図、第２図はデータキヤツシユ装置を用いた計算
機システムを示すブロツク図、第３図Ａは従来装
置のタイミングチヤート図、第３図Ｂは本発明の
入出力インターフエイス装置のタイミングチヤー
ト図、第４図は本発明の入出力インターフエイス
装置のシステム構成を示すブロツク図、第５図
Ａ，Ｂは第４図に示した装置のタイミングチヤー
ト図である。 １３…チヤネル、１４…入出力制御装置、１６
…データキヤツシユ装置、１７…入出力装置、２
１…入力データバス，出力データバス，タグバス
等のバス線、２２…データ要求信号線、２３…デ
ータ応答信号線、２４…データバス、２５…デー
タ要求信号線、２６…データ応答信号線、２７…
データ転送状態信号線、２８…転送速度通知信号
線、２９…第１データ転送制御装置、３１…第２
データ転送制御装置。
図、第２図はデータキヤツシユ装置を用いた計算
機システムを示すブロツク図、第３図Ａは従来装
置のタイミングチヤート図、第３図Ｂは本発明の
入出力インターフエイス装置のタイミングチヤー
ト図、第４図は本発明の入出力インターフエイス
装置のシステム構成を示すブロツク図、第５図
Ａ，Ｂは第４図に示した装置のタイミングチヤー
ト図である。 １３…チヤネル、１４…入出力制御装置、１６
…データキヤツシユ装置、１７…入出力装置、２
１…入力データバス，出力データバス，タグバス
等のバス線、２２…データ要求信号線、２３…デ
ータ応答信号線、２４…データバス、２５…デー
タ要求信号線、２６…データ応答信号線、２７…
データ転送状態信号線、２８…転送速度通知信号
線、２９…第１データ転送制御装置、３１…第２
データ転送制御装置。
Claims (1)
- 【特許請求の範囲】 １ 入出力制御装置と入出力装置とに接続され、
入出力制御装置と入出力装置との間で転送される
データを貯蔵するバツフアを有し、前記バツフア
の前記データを入出力制御装置に転送するデータ
キヤツシユ装置を設けるとともに、 前記入出力制御装置からチヤネルに対するデー
タ要求信号に対するチヤネルよりのデータ応答信
号が返送されるまでの時間を計測する時間計測手
段を該入出力制御装置に設け、 当該計測結果を該入出力制御装置より前記デー
タキヤツシユ装置に転送し、該データキヤツシユ
装置は、当該計測結果に基づいて、前記データ要
求信号がオフした後であつて前記データ応答信号
がオフする前に該入出力制御装置に対するデータ
転送要求信号を発生するようにしたことを特徴と
する入出力インターフエイス装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56048591A JPS57164355A (en) | 1981-03-31 | 1981-03-31 | Input and output interface device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56048591A JPS57164355A (en) | 1981-03-31 | 1981-03-31 | Input and output interface device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57164355A JPS57164355A (en) | 1982-10-08 |
| JPS6250848B2 true JPS6250848B2 (ja) | 1987-10-27 |
Family
ID=12807640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56048591A Granted JPS57164355A (en) | 1981-03-31 | 1981-03-31 | Input and output interface device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57164355A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59173867A (ja) * | 1983-03-22 | 1984-10-02 | Fujitsu Ltd | デイスクキヤツシユデ−タ転送制御方式 |
| JPS61281349A (ja) * | 1985-06-07 | 1986-12-11 | Oki Electric Ind Co Ltd | インタフエ−ス制御方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49112543A (ja) * | 1973-02-23 | 1974-10-26 | ||
| JPS5010127U (ja) * | 1973-05-24 | 1975-02-01 | ||
| US3950735A (en) * | 1974-01-04 | 1976-04-13 | Honeywell Information Systems, Inc. | Method and apparatus for dynamically controlling read/write operations in a peripheral subsystem |
| US4161778A (en) * | 1977-07-19 | 1979-07-17 | Honeywell Information Systems, Inc. | Synchronization control system for firmware access of high data rate transfer bus |
| JPS55157051A (en) * | 1979-05-25 | 1980-12-06 | Nec Corp | Disc cash system |
-
1981
- 1981-03-31 JP JP56048591A patent/JPS57164355A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57164355A (en) | 1982-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0009678B1 (en) | Computer input/output apparatus | |
| US4860244A (en) | Buffer system for input/output portion of digital data processing system | |
| US4096569A (en) | Data processing system having distributed priority network with logic for deactivating information transfer requests | |
| US4161778A (en) | Synchronization control system for firmware access of high data rate transfer bus | |
| US4209838A (en) | Asynchronous bidirectional interface with priority bus monitoring among contending controllers and echo from a terminator | |
| US5093780A (en) | Inter-processor transmission system having data link which automatically and periodically reads and writes the transfer data | |
| KR100275407B1 (ko) | 컴퓨터 버스 상의 공유 자원에 대한 신속한 액세스 | |
| US5574868A (en) | Bus grant prediction technique for a split transaction bus in a multiprocessor computer system | |
| US5584033A (en) | Apparatus and method for burst data transfer employing a pause at fixed data intervals | |
| KR920013151A (ko) | 동기고속 패키트 교환방식 버스를 위한 장치 및 방법 | |
| JPS5921048B2 (ja) | 多重取出しバス・サイクル操作を与えるシステム | |
| US5129072A (en) | System for minimizing initiator processor interrupts by protocol controller in a computer bus system | |
| JPH06309230A (ja) | バススヌ−プ方法 | |
| JPS621057A (ja) | 転送制御装置 | |
| US5835957A (en) | System and method for a fast data write from a computer system to a storage system by overlapping transfer operations | |
| WO1998028679A1 (en) | Data transfer with mirroring | |
| US5764935A (en) | High speed active bus | |
| JP2570847B2 (ja) | データ転送方式 | |
| JP3110024B2 (ja) | メモリ制御システム | |
| JPH10307788A (ja) | バスブリッジ | |
| JPS634219B2 (ja) | ||
| JPH0642227B2 (ja) | デ−タ転送装置 | |
| JP2963696B2 (ja) | データ転送制御システム | |
| KR950003885B1 (ko) | 큐(queue)를 구비한 중대형 컴퓨터의 입출력 프로세서 | |
| JP2522412B2 (ja) | プログラマブルコントロ―ラと入出力装置の間の通信方法 |