JPS6250984B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は一つの半導体結晶内に集められた二
つ以上の電界効果トランジスタを持ち、それらの
互に一致する導電型のソース領域とドレン領域が
共通の反対導電型半導体結晶領域によつて包囲さ
れ、一つの発振器としきい値電圧検出器を含む調
整回路を持つ電圧発生器が反対導電型半導体結晶
領域と地電位との間に補助電圧を加えるために設
けられ、この補助電圧は電圧発生器の出力端に設
けられたポンプ回路を通して半導体回路の所定部
分に加えられるようになつている半導体回路に関
するものである。

この種の半導体回路の一例は“Electronics”
（1976―９―16），P.42および“1976 IEEE
International Solid―State Circuits
Conference”P.56―57に記載されている。この
半導体回路においてはMOS技術によつて基板に
集積形成されたバイアス電圧発生回路が電界効果
トランジスタの電流伝導領域を包囲する基板と呼
ばれている反対導電型領域に電荷を流し込む。こ
のポンプ作用の調整によりチツプ間のアクセスタ
イムと電力消費の変動がプロセス・パラメータ、
温度および給電電圧の変動に基く効果の低減によ
つて極めて狭い範囲内に制限される。

この公知デバイスのポンプ回路は基板に接続さ
れたMOSダイオードと一つのキヤパシタンスに
よつて与えられ、発電回路の動作中この回路を通
して電荷が基板に注入（ポンピング）される。こ
のキヤパシタンスは増幅器を接続した発振回路に
よつて制御される。しかし基板の充電に基く地電
位に対するバイアス電圧は続く振動曲線の低下時
まで基板の洩れ電流のために低下する。この発明
の目的は公知の基板バイアス電圧発生回路の基本
概念を変更して調整速度を加速しそれによつて基
板バイアス電圧の低下を減小させバイアス電圧の
波打ちを低減させることである。この目的を達成
するためこの発明は直接の信号入力端と反転信号
入力端およびそれに対応する二つの信号出力端の
外自身の起動しきい値電圧を制御するための第三
の入力端を備えた二安定トリガ段を接続してその
二つの信号入力端は発振器の出力信号を直接およ
び反転して受け入れ、第三の入力端は調整回路に
接続され、二つの信号出力端はそれぞれ一つのポ
ンプ回路を通して基板反対導電型領域および地電
位に接続されるようにすることを提案する。

この場合半導体結晶に集積された多くの電界効
果トランジスタの少くとも一部において電流を導
く電極の一つ（多くの場合ソース電極）が地電位
に置かれていることが多いことに注意しなければ
ならない。

この発明による半導体回路は基板バイアス電圧
発生装置を持つ公知の半導体回路と比べて二つの
ポンプ回路に含まれているキヤパシタンスのプツ
シユ・ブル接続によつて反対導電型基板領域（こ
れを以後単に基板と呼ぶ）のバイアス電圧Ｖ_BBの
所望の補正を実施しバイアス電圧の変動を単一の
ポンプ回路を使用する場合よりも低減させること
ができ、しかもそれに対して、振動回路の周波数
の上昇も回路の消費電力の増大も必要としないと
いう長所がある。

以下図面についてこの発明を更に詳細に説明す
る。

第１図はこの発明において使用される基板バイ
アス電圧発生装置のブロツク接続図である。この
装置では発振回路例えばRC発振器Ｏで発生した
電気振動がそのまま直接に、あるいは反転して二
安定トリガ段FFの両信号入力端に導かれる。こ
れによつてトリガ過程が解放されトリガ段FFの
両信号出力端に矩形信号が現われ、両ポンプ回路
CP１，CP２を通して基板Ｓまたは地電位端に達
し基板Ｓを充電する。

二安定トリガ段はRSフリツプ・フロツプとし
て構成することができる。重要なのは二つの信号
入力端ＲおよびＳの外に第三の入力端、即ちトリ
ガ段の起動しきい値電圧の調整あるいはその起
動、停止に対する制御入力端が存在することであ
る。発振器Ｏの出力端、トリガ段FFの出力端お
よびポンプ回路CP１，CP２の出力端には図に示
すように番号１，２，２′，３，３′がつけられて
いる。これらの出力端における電圧の時間経過は
後で第３図に対応する番号のダイヤグラムで示
す。

トリガ段FFの制御入力端には電子スイツチSr
を通して規準値発生器SWと共に調整回路を構成
するしきい値電圧検出器SDが接続される。検出
器SDは調整段のコンパレータを包含している。

両ポンプ回路CP１とCP２は互に等しく共に一
つのキヤパシタンスＣ１，Ｃ２と一つの電界効果
トランジスタＭ１，Ｍ２から構成されている。こ
れらのトランジスタはエンハンスメント型で電気
抵抗として接続されている。キヤパシタンスとし
てはMOS・バラクタ・コンデンサが使用され
る。これは金属層またはドープされたポリシリコ
ン層と半導体表面の反転層およびそれらの間にあ
るSiO₂層で構成されたコンデンサである。必要
な電気容量は充分大きなゲート電極を持ち、ソー
スとドレンが互に連結されている空乏型の電界効
果トランジスタによつて与えることも有効であ
る。

電界効果トランジスタＭ１またはＭ２の制御電
極（ゲート）はそれぞれのトランジスタの電流嚮
導電極特にドレン電極と直接導電的に結合され
る。それぞれのポンプ回路中のキヤパシタンスと
電界効果トランジスタの接続はキヤパシタンスＣ
１またはＣ２の一方の電極がトリガ段FFの対応
する信号出力端に結ばれ、他方の電極が対応する
MOS電界効果トランジスタＭ１またはＭ２のド
レン電極に結ばれるように選ばれている。これら
の電界効果トランジスタのドレン電極は更にダイ
オードＤ１またはＤ２を通して集積回路の基板に
結ばれ、それらのソース電極は地電位に接続され
ている。

基板Ｓ即ち半導体回路の電界効果トランジスタ
を包囲する反対導電型結晶領域は第１図に等価回
路によつて示され、基板電荷キヤパシタンスCs
とそれに並列の洩れ抵抗Rsを含む。基板バイア
ス電圧発生回路の作用で基板に加えられる地電位
に対する電圧は第３図の最後のダイヤグラムに示
した時間経過を持つ。基板Ｓと両ポンプ回路CP
１，CP２の出力端との間に置かれているダイオ
ードＤ１，Ｄ２は実際には両トランジスタＭ１，
Ｍ２が基板Ｓで囲まれている場合これらのトラン
ジスタのドレン領域によつて与えられるもので特
に設ける必要はない。

両ポンプ回路CP１，CP２のキヤパシタンスＣ
１，Ｃ２からトリガ段FFの両信号出力端２，
２′に導かれる電圧パルスは基板Ｓに伝えられ、
その際トランジスタＭ１，Ｍ２は正の信号パルス
をしきい値電圧値Ｖ_Tまで切り下げる。基板と地
電位間のバイアス電圧Ｖ_BBは寄生基板抵抗Ｒ_Sを
流れる洩れ電流Ｊ_Lのため両ポンプ回路CP１，
CP２に移相して与えられた電圧パルスの次の降
下時まで即ち発振器振動の半波時間の間にいくら
か低下する。

スイツチSrは調整回路の調整ユニツトとして
作用し、それによつてトリガ段FFの制御入力端
への調整回路の作用が停止するとき第３図の最後
のダイヤグラムに示した調整休止期間が現われ
る。

図のＸは調整休止期間、Ｙは動作期間である。

第２図に示した基板バイアス電圧発生回路の実
施例はMOS型あるいは一般にMIS型の電界効果
トランジスタを使用して構成されている。これら
の電界効果トランジスタは一部はエンハンスメン
ト型であり一部はデプレーシヨン型である。バイ
アス電圧発生回路のトランジスタは総てｎチヤネ
ルであるかあるいは総てｐチヤネルである。相手
となる集積回路のトランジスタがｎチヤネルであ
るときはバイアス電圧発生回路にもｎチヤネルト
ランジスタが使用される。集積回路にｐチヤネル
トランジスタだけが使用されているときはそれに
対応してｐチヤネルとする。CMOS技術の場合の
ように相手となる集積回路にｎチヤネルとｐチヤ
ネルの両方が使用されているときはｎチヤネルト
ランジスタを使用するバイアス電圧発生回路とｐ
チヤネルトランジスタを使用するバイアス電圧発
生回路とを設け、それぞれ集積回路中の対応する
型のトランジスタに給電するようにする。

第２図から分るように発振器ＯはRC帰還結合
のシユミツト・トリガ回路である。帰還結合キヤ
パシタンスとしてはMOSバラクタコンデンサ１
１が地電位とシユミツト・トリガの入力端１０の
間に挿入されている。シユミツト・トリガは給電
電圧線Ｖ_DDと地電位の間に直列に接続されたトラ
ンジスタ１２，１３，１４の外ドレン―ソース区
間がＶ_DDとトランジスタ１２，１３の共通拡散領
域との間にあるトランジスタ１９から構成されて
いる。トランジスタ１４はデプレーシヨン型であ
つて負荷素子の役目をする。そのゲートとソース
電極は互に導電的に結合され、トランジスタ１９
のゲート電極、トランジスタ１８のドレンおよび
ゲート電極との間に結節点１５を形成し発振器Ｏ
の出力端となる。

トランジスタ１２と１３のゲート電極は互に結
合されてシユミツト・トリガの入力端１０に接続
されている。トリガの入力端１０と出力端１５の
間は更にデプレーシヨン型トランジスタ１７，１
８のソース・ドレン区間の直列接続によつてバイ
パスされている。この直列接続は前に述べたキヤ
パシタンス１１と共に発振回路の帰還結合路を構
成する。従つてトランジスタ１７と１８は抵抗と
して接続され、トランジスタ１８のゲートとドレ
ン端子は結節点１５に接続され、そのソース端子
はトランジスタ１７のドレン端子に、トランジス
タ１７とゲートとドレンはシユミツト・トリガの
入力端１０に結ばれている。トランジスタ１４，
１７および１８がデプレーシヨン型であるのに対
してトランジスタ１２，１３および１９にはエン
ハンスメント型のものが使われている。

従来公知のシユミツト・トリガ発振回路と異り
この実施例においては二つの互に逆向きに接続さ
れたデプレーシヨン型トランジスタが帰還結合路
に設けられている。これによつてオツシレータ信
号が１：１の開閉比を持つようになり、その結果
ポンプ過程の間に等長の休止時間を持つ対称的の
ポンプ信号が得られ、基板バイアス電圧発生回路
の有効性が著しく改善される。発振器出力端１５
は二安定トリガ段の第一信号入力端および地電位
と給電電位Ｖ_DDの間に置かれたインバータINの
信号入力端に結ばれている。このインバータは抵
抗として使用されるデプレーシヨン型電界効果ト
ランジスタ２０とそれに直列接続のエンハンスメ
ント型電界効果トランジスタ２１から構成され、
その出力端は両電界効果トランジスタ２０，２１
のソース・ドレン区間の間の接続点でありトリガ
段FFの第二信号入力端に結ばれている。

調整回路に対する規準値設定部SWとしては地
電位と給電電圧Ｖ_DDの間に置かれた固定抵抗Ra
とRbから成る分圧器が使用され、これは例えば
半導体表面を覆うSiO₂層にとりつけられたポリ
シリコン導体路として実現される。抵抗RaとRb
の間の分圧点は地電位に対して参照電圧Ｖ_refを
与える。この電圧はしきい値電圧検出器SDの入
力端を構成する電界効果トランジスタ２２のゲー
トに加えられる。

しきい値電圧検出器SDは二つのエンハンスメ
ント型電界効果トランジスタ２２，２３のソー
ス・ドレン区間の直列接続とエンハンスメント型
電界効果トランジスタ２４およびデプレーシヨン
型電界効果トランジスタ２５のソース・ドレン区
間の直列接続とによつて構成され、電界効果トラ
ンジスタ２５と電界効果トランジスタ２３とはそ
れぞれ負荷素子として第２図に示すように接続さ
れている。

これらの直列接続はインバータ段の機能を果た
し、給電電圧Ｖ_DDと地電位の間の電位差をバイパ
スする。電界効果トランジスタ２２と２３を含む
インバータの出力端、即ちこれらのトランジスタ
の間の接続点はトランジスタ２４のゲートに結ば
れ、電界効果トランジスタ２４と２５を含むイン
バータの出力端、即ちこれらのトランジスタの間
の接続点はスイツチSrとなつているエンハンス
メント型トランジスタＭ７のゲートに結ばれてい
る。

二安定トリガ段FFは二つの平行枝線から成
り、一方からは電圧Ｖ_DDが印加され、他方はトラ
ンジスタＭ７のドレン領域の結節点５^＋に終つて
いる。これら二つの枝線はそれぞれ三つの電界効
果トランジスタとポンプ回路CP１又はCP２に対
する一つの接続端子を持つ。更にこれらの枝線は
フリツプ・フロツプ動作にとつて重要な交叉結合
を持つている。

トランジスタＭ７はスイツチングトランジスタ
Ｍ３，Ｍ４，Ｍ５，Ｍ６のソース領域を地電位に
接続してトリガ段FFを励起しまた給電電圧を基
板Ｓに導くためのものである。

トリガ段の第一の枝線は電界効果トランジスタ
Ｍ３とＭ４のソース・ドレン区間の並列接続を含
む。これらのトランジスタは共にエンハンスメン
ト型であつてソースは結節点５^＋に、ドレンはデ
プレーシヨン型のトランジスタ２６のソースに結
ばれている。このトランジスタ２６のドレンは給
電電圧Ｖ_DDに接続され、ゲートはインバータIN
の出力端に接続される。トランジスタ２６と両ト
ランジスタＭ３，Ｍ４の間にはポンプ回路CP１
の接続端３′^＋がある。

トリガ段の第二の枝線は電界効果トランジスタ
Ｍ５とＭ６のソース・ドレン区間の並列接続を含
む。これらのトランジスタもエンハンスメント型
であり、ソースは結節点５^＋に、ドレンはデプレ
ーシヨン型トランジスタ２７のソースに結ばれて
いる。トランジスタ２７のドレンは電圧Ｖ_DDに接
続されそのゲートは発振器Ｏの出力端に接続され
ている。トランジスタ２７と両トランジスタＭ
５，Ｍ６の間にポンプ回路CP１の接続点３^＋が
ある。

フリツプ・フロツプ作用を達成するためトリガ
段FFの両枝線のトランジスタＭ４とＭ５のゲー
トはそれぞれ他方の枝線の両エンハンスメント型
トランジスタの並列接続とデプレーシヨン型トラ
ンジスタの間にある接続点に結ばれている。これ
らの接続点は同時にポンプ回路CP１，CP２が接
続されているトリガ段FFの出力端３^＋，３′^＋を
構成している。

しきい値電圧Ｖ_Tが基板の洩れ電流Ｊ_Lのために
規準電圧値Ｖ_ref以下となるとトランジスタＭ７
が投入されそれによつてトランジスタＭ３，Ｍ
４，Ｍ５およびＭ６が励起される。これに反して
しきい値電圧Ｖ_Tが規準電圧値Ｖ_ref以上になると
トランジスタＭ７が遮断され地電位と基板の間の
電圧Ｖ_BBはスイツチＭ７が再投入されるまで基板
洩れ電流のため変化する。

基板バイアス電圧発生装置を調整するための調
整ユニツトとして二安定トリガ段FFを使用する
ことにより発振器Ｏ自体を調整ユニツトとして使
用する場合よりも迅速な調整が可能となる。従来
の装置では基板バイアス電圧発生装置が発振器を
介して調整されたため調整作用は緩慢であつた。
更にこの発明による基板バイアス電圧発生装置の
構成はMOS―IC技術による製作および本来の集
積回路と共に共通のシリコンチツプ上にまとめる
ことを可能にする。

第１図、第２図に示された回路の各点における
パルスの時間経過は第３図に時間ｔを横軸に、地
電位に対するパルス電圧の大きさを縦軸にとつた
パルス―時間ダイヤグラムによつて示されてい
る。第一のダイヤグラムは発振器Ｏの出力端１５
に現われる電圧に対するものであり、第二と第三
のダイヤグラムはトリガ段FFの信号出力端２^＋
と２′^＋に現われる電圧に対するものである。Ｔ
は発振器Ｏの発生パルスの周期である。第四と第
五のダイヤグラムはポンプ回路CP１およびCP２
の出力端の電圧を表わし、最後のダイヤグラムは
スイツチSrの作用を考慮した基板バイアス電圧
Ｖ_BBの経過を表わす。図から分るようにバイアス
電圧Ｖ_BBはバイアス電圧発生回路の休止中低下
し、再起動後規定値に戻る。

【図面の簡単な説明】

第１図はこの発明の実施例のブロツク接続図、
第２図はその詳細な回路図、第３図はこの実施例
の種々の点に現われるパルス電圧の時間経過を示
すダイヤグラムである。第１図においてＯは発振
器、FFは二安定トリガ段、CP１とCP２はポン
プ回路、Ｓは基板を表わす。

Claims (1)

1. 【特許請求の範囲】 １ ソース領域とドレン領域の導電型が互に一致
   する二つ以上の電界効果トランジスタが一つの半
   導体結晶内に集められ、それらの領域は共通に反
   対導電型の半導体結晶領域によつて包囲され、一
   つの発振器としきい値電圧検出器を持つ調整回路
   とを含む電圧発生器がこの反対導電型半導体結晶
   領域と地電位の間の補助電圧発生用として設けら
   れ、この補助電圧が発電機の出力側に設けられた
   ポンプ回路を通して半導体回路の所定部分に加え
   られるものにおいて、二つの並列枝線のそれぞれ
   が二つの同規格FET，Ｍ３，Ｍ４；Ｍ５，Ｍ６
   の並列接続に一つの別のFET２６；２７が直列
   に接続されたものであり、各枝線の並列接続
   FETの一つＭ４；Ｍ５の制御電極が他方の枝線
   の接続点３^＋；３′^＋に接続されている二安定ト
   リガ段（フリツプフロツプFF）が使用され、こ
   の二安定トリガ段が直接の信号入力端２と反転信
   号入力端２′およびそれらに対応する二つの信号
   出力端３，３′の外に起動しきい値電圧制御用の
   第三入力端５を備え、その両信号入力端が発振器
   の出力信号を直接および反転して受取り、第三入
   力端５は電子スイツチを介して基準発生器Ｓ_Wと
   しきい値電圧検出器Ｓ_Dから成る調整回路に接続
   されるのに対して両信号出力端３，３′はそれぞ
   れ一つのポンプ回路CP₁，CP₂を通して反対導電
   型半導体結晶領域と地電位に接続され、これらの
   ポンプ回路がプツシユ・プル動作で補助電圧Ｖ_BB
   を調整すること、一つの主電圧が動作電位Ｖ_DDに
   置かれ他方の主電極が自身のゲート電極と発振器
   の出力端１５に結ばれている負荷FET１４が発
   振器Ｏ内に設けられていること、発振器の出力端
   １５が一方ではそれぞれダイオードとして接続さ
   れた一対のFET１７，１８を通してコンデンサ
   １１の一つの極に結ばれると同時に他方では第二
   のFET対１２，１３を通して接地されているこ
   とを特徴とする一つの半導体結晶内に集積された
   少なくとも二つの電界効果トランジスタを含む半
   導体回路。 ２ 二つのポンプ回路が互に等しいものであつて
   それぞれに一つのポンプキヤパシタンスと一つの
   電界効果トランジスタ特にエンハンスメント型の
   ものが設けられ、ポンプキヤパシタンスの一方の
   接続端子は二安定トリガ段の対応する信号出力端
   に接続され他方の接続端子は対応する電界効果ト
   ランジスタのドレンに接続されていること、両電
   果効果トランジスタの制御電極が対応するトラン
   ジスタのドレン領域と導電的に結合されているこ
   と、両トランジスタのドレン領域がそれぞれ一つ
   のダイオードを通して反対導電型半導体結晶領域
   に接続されているのに対してそれらのソース領域
   は地電位に置かれていることを特徴とする特許請
   求の範囲第１項記載の半導体回路。 ３ 三つの電界効果トランジスタ１２，１３，１
   ４の直列接続が給電電圧Ｖ_DDと地電位の間に挿入
   され、その中地電位に近い二つの電界効果トラン
   ジスタ１２，１３はエンハンスメント型であつて
   それらの制御電極が共通に一つのバラクタダイオ
   ードによつて与えられるキヤパシタンス１１の一
   方の極に接続され、このキヤパシタンスの他方の
   極は地電位に置かれていること、互に逆向きに接
   続されて抵抗として作用する二つの電界効果トラ
   ンジスタ１７，１８の直列接続がキヤパシタンス
   １１の地電位から遠い方の極と始めの三つの直列
   接続電界効果トランジスタ１２，１３，１４中の
   地電位から最も遠いもの１４とそれに近い二つの
   電界効果トランジスタ１２，１３の結節点１５と
   の間に挿入されていること、地電位に近い二つの
   電界効果トランジスタ１２，１３の間にある接続
   点と給電電圧Ｖ_DDを持つ一つの点とが更に別の電
   界効果トランジスタ１９によつて橋絡され、この
   トランジスタの制御電極は三トランジスタ直列接
   続の結節点１５と結ばれていることを特徴とする
   特許請求の範囲第１項又は第２項記載の半導体回
   路。 ４ しきい値電圧検出器内においてそれぞれ二つ
   の電界効果トランジスタの直列接続から成る二つ
   の分枝がそれぞれ地電位端と給電電圧Ｖ_DD端とに
   結ばれていること、第一の直列接続では地電位に
   近いトランジスタ２２がその制御電極を通して基
   準値賦与部からの参照電圧Rrefを加えられ地電
   位から遠いトランジスタ２３は抵抗として接続さ
   れていること、第二の直列接続では地電位に近い
   トランジスタ２４の制御電極が第一直列接続の二
   つのトランジスタ２２，２３の間の接続点を通し
   て直接制御され更に地電位から遠い電界効果トラ
   ンジスタ２５が抵抗として接続されていること、
   第一直列接続を通して電圧印加されるトランジス
   タ２４と抵抗として接続されたトランジスタ２５
   の間にある接続点がしきい値電圧検出器のスイツ
   チSr制御用出力端となつていることを特徴とす
   る特許請求の範囲第１項乃至第３項のいずれかに
   記載の半導体回路。 ５ インバータINが二つの電界トランジスタ２
   ０，２１の直列接続によつて構成されているこ
   と、この直列接続が地電位と給電電圧Ｖ_DDの間に
   置かれていること、直列接続の地電位に近いトラ
   ンジスタ２１の制御電極が発振器０の出力端１５
   を通して制御されること、地電位から遠いトラン
   ジスタ２０が抵抗として接続されていること、二
   つのトランジスタの間の接続点がインバータIN
   の出力端となつていることを特徴とする特許請求
   の範囲第１項記載の半導体回路。 ６ 第二のトランジスタ直列接続２４，２５を通
   してスイツチSrとして作用する電界効果トラン
   ジスタＭ７が電圧を印加され、このトランジスタ
   のソースは地電位に、そのドレンは二安定トリガ
   段FFの結節点５^＋に接続されていることを特徴
   とする特許請求の範囲第４項記載の半導体回路。 ７ スイツチとして作用する電界効果トランジス
   タＭ７のドレン電極が二安定トリガ段の第三入力
   端を構成する分岐点５^＋に接続されていること、
   この分岐点から二つの互に等しく共に電界効果ト
   ランジスタの組合せである交叉結合枝線が出発し
   ていることを特徴とする特許請求の範囲第１項乃
   至第６項のいずれかに記載の半導体回路。