JPS6252400B2 - - Google Patents
Info
- Publication number
- JPS6252400B2 JPS6252400B2 JP59171674A JP17167484A JPS6252400B2 JP S6252400 B2 JPS6252400 B2 JP S6252400B2 JP 59171674 A JP59171674 A JP 59171674A JP 17167484 A JP17167484 A JP 17167484A JP S6252400 B2 JPS6252400 B2 JP S6252400B2
- Authority
- JP
- Japan
- Prior art keywords
- tester
- test
- generator
- array
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012360 testing method Methods 0.000 claims abstract description 329
- 230000015654 memory Effects 0.000 claims abstract description 107
- 230000001419 dependent effect Effects 0.000 claims abstract description 9
- 238000013479 data entry Methods 0.000 abstract description 50
- 230000002452 interceptive effect Effects 0.000 abstract description 33
- 238000003491 array Methods 0.000 abstract description 13
- 238000012545 processing Methods 0.000 description 43
- 238000007726 management method Methods 0.000 description 26
- 238000000034 method Methods 0.000 description 26
- 230000006870 function Effects 0.000 description 23
- 238000013519 translation Methods 0.000 description 17
- 230000014616 translation Effects 0.000 description 17
- 230000008569 process Effects 0.000 description 16
- 238000012550 audit Methods 0.000 description 12
- 238000005259 measurement Methods 0.000 description 9
- 230000007704 transition Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 238000013461 design Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000004590 computer program Methods 0.000 description 3
- 239000000284 extract Substances 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 230000027455 binding Effects 0.000 description 2
- 238000009739 binding Methods 0.000 description 2
- 238000003745 diagnosis Methods 0.000 description 2
- 239000003550 marker Substances 0.000 description 2
- 230000008520 organization Effects 0.000 description 2
- 238000012384 transportation and delivery Methods 0.000 description 2
- 208000012599 Blepharophimosis-intellectual disability syndrome Diseases 0.000 description 1
- 230000003915 cell function Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- PWPJGUXAGUPAHP-UHFFFAOYSA-N lufenuron Chemical compound C1=C(Cl)C(OC(F)(F)C(C(F)(F)F)F)=CC(Cl)=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F PWPJGUXAGUPAHP-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- VIKNJXKGJWUCNN-XGXHKTLJSA-N norethisterone Chemical compound O=C1CC[C@@H]2[C@H]3CC[C@](C)([C@](CC4)(O)C#C)[C@@H]4[C@@H]3CCC2=C1 VIKNJXKGJWUCNN-XGXHKTLJSA-N 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/54—Arrangements for designing test circuits, e.g. design for test [DFT] tools
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02B—INTERNAL-COMBUSTION PISTON ENGINES; COMBUSTION ENGINES IN GENERAL
- F02B75/00—Other engines
- F02B75/02—Engines characterised by their cycles, e.g. six-stroke
- F02B2075/022—Engines characterised by their cycles, e.g. six-stroke having less than six strokes per cycle
- F02B2075/027—Engines characterised by their cycles, e.g. six-stroke having less than six strokes per cycle four
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
内容：
産業上の利用分野
従来技術
発明が解決しようとする問題点
問題点を解決するための手段
実施例
全体のシステム・アーキテクチヤ及び方法対話
式データ入力 DC製品テスト例 DCテスト・サイト・テスト例 ACテスト例 汎用言語ジエネレータ 汎用からテスタへの翻訳選択器 汎用からテスタへの翻訳器 発明の効果 ［産業上の利用分野］ この発明は集積回路メモリのテストに関し、よ
り詳細には、選ばれたテスト上のメモリ・アレイ
をテストするため、特別にあつらえたテスト・プ
ログラムを自動的に発生するシステムに関する。 集積回路メモリ・アレイは、データ処理システ
ムでデータを記憶するのに広く用いられている。
当該技術に精通した者にはよく知られているよう
に、集積回路メモリは普通、所定の数の行及び列
を有する行列又はアレイに配列された多数のメモ
リ・セルを有し、各セル毎に１つのデータ・ビツ
トが記憶されている。データは普通、１つ又はそ
れ以上のセルをアドレシングして所望のデータを
読出し又は書込むことにより、アレイ内に書込ま
れ又は読出される。 ［従来技術］ 現在の技術水準においては、１つの半導体基板
上に256000又はそれ以上のセルを集積することが
可能である。このようなアレイは、テスト環境に
おいてきびしい問題を生ずる。 アレイに対して普通実行されるテストには、
DCパラメトリツク・テスト、ACパラメトリツ
ク・テスト、及びACパターン・テストがある。 DCパラメトリツク・テストは、アレイ・セル
及び接続線の静電気的特性、例えば電圧又は電流
限界に関する。DCパラメトリツク・テストは、
その上に相互接続されたメモリ・セルを有する集
積回路について行なうこともでき（すなわち、製
品テスト）、或はその上に接続されない素子を有
する集積回路について行うこともできる（すなわ
ち、テスト・サイト・テスト）。ACパラメトリツ
ク・テストは、最小ビツト／ワード・アドレス・
アクセス時間や最小セル・スイツチング遷移時間
などの動的電気特性に関する。ACパターン・テ
ストは、アレイ内に種々の良く知られたテスト・
パターンを書込みそして読出して、各セルが正し
く機能し他のセルに実行されている機能により妨
げられないことを確認する。良く知られている
ACパターン・テストの例は、ウオーキング１、
マーチング１、又はチエツカーボード・パター
ン・テストである。メモリ・テスタは、普通、ア
レイについて実行される全部のテストを表わした
命令シーケンスをその中に記憶するテスタ・メモ
リ、及びこのテスタ・メモリ内に記憶された命令
シーケンスから適当なアドレス、制御及びデータ
信号を発生するためのテスタ・パターン・ジエネ
レータを有する。 上述した説明から、大きなアレイに対して必要
なテスタ・メモリ命令シーケンスの生成は、法外
に複雑で時間を消費するものであることが理解で
きるであろう。テスタ・メモリの命令シーケンス
は手作業で作られデバツグされなければならな
い。256000ビツト・アレイを処理する時、その処
理は数週間を要するであろう。さらに、命令シー
ケンスを正確に発生するために、テスタ設計者は
使用されるテスタの構成及びその命令セツトにつ
いて非常に精通していなければならない。さら
に、アレイ製造設備は時々、それぞれが異なる命
令セツトを有するいくつかの異なるメモリ・テス
タを使用している。同じテスタ製造者からの異な
るタイプのメモリ・テスタ間でさえもソフトウエ
ア互換性が普通ないため、別のテスタを用いる
時、メモリ・テスタ・データは新しく作られなけ
ればならない。従つて、テスタ・アレイを変更又
は追加することを望むとき、テスト生成又はデバ
ツギングのためにさらに別の数週間を要するであ
ろう。 現在のメモリ・テスタの技術水準においては、
適正なテスタの命令シーケンスを製作する手作業
の一部を軽減するために、テスタが高レベルの命
令セツトを受け入れられるように設計することが
試られている。 ［発明が解決しようとする問題点］ しかしながら、このような高レベル命令はまだ
テスタに依存しており、すなわち、それらは与え
られたテスタに独特なものである。従つて、テス
ト設計者は用いられる各々のテスタに対する高レ
ベル命令セツトに精通していなければならない。
さらに、テストプログラムを定義する高レベル命
令シーケンスは、異なるテスタを用いる時に新規
に作られなければならない。従つて、現在のメモ
リ・テスタの高レベル言語手段は、退屈な仕事を
いくらかは軽減するけれども、多数の異なるアレ
イ・テスタ上で多くのアレイ・タイプをテストし
なければならない製造環境で直面する問題を解決
していない。 したがつて、この発明の主な目的は、複数の選
ばれたメモリ・アレイ・テスタ上で多数のメモ
リ・アレイを自動的にテストするための装置及び
方法を提供することである。 この発明の別な目的は、テスタ設計者がテスタ
に用いられる命令セツト又はハードウエア構成を
知ることを必要とせずに、選ばれた複数のメモ
リ・アレイ・テスタ上で多くのメモリ・アレイを
自動的にテストするための装置及び方法を提供す
ることである。 この発明のさらに別の目的は、特定のテスタに
おいて特定のメモリ・アレイのための命令シーケ
ンスを数週間でなくて数時間で生成することので
きる自動的方法を提供することである。 この発明のさらに別の目的は、多数のメモリ・
テスタのどれにでも使用できまた利用可能となる
新しいメモリ・テスタにも拡張できる。選ばれた
メモリ・アレイ・テスタ上で多数のメモリ・アレ
イを自動的にテストする装置及び方法を提供する
ことである。 ［問題点を解決するための手段］ これら及び他の目的は、テスト仕様を入力する
めにメニユーが提供される対話式データ入力装置
を含む、アレイ・テスタ・システムにより達成さ
れる。テスト仕様とは、テストされるべきアレイ
のための特性的情報、DCテステイング・パラメ
ータ、ACテステイング・パラメータ及び／又は
ACテスト・パターン選択を含むことができる。
特性的情報、DCテステイング・パラメータ、AC
テステイング・パラメータ及びACテスト・パタ
ーン選択は、メモリ設計者によりアレイ・テスト
仕様書類に指定されており、そして個々のテスタ
の特性に依存しないフオーマツトで対話式データ
入力装置に入力される。入力されたテスト仕様の
一貫性及び完全性を保証するため、その入力され
たテスト仕様を自動的に監査するための手段が提
供される。 この発明のアレイ・テスタ・システムはさら
に、汎用言語ジエネレータを含む。この汎用言語
ジエネレータは、対話式データ入力装置に入力さ
れたテスト仕様に基づき、指定されたDCパラメ
トリツク・テスト、ACパラメトリツク・テスト
及び／又はACパターン・テストを実行するた
め、テスタに依存しない命令を生成する。生成さ
された汎用言語命令シーケンスは、個々のメモ
リ・テスタの特性に依存しない。最後に、各々の
テスタに関連した汎用言語翻訳器が、テスタに依
存しない汎用言語命令シーケンスを、指定された
DCパラメトリツク・テスト、ACパラメトリツ
ク・テスト及び／又はACパターン・テストを実
行するために、その関連したテスタに特有な命令
シーケンスに翻訳する。汎用言語命令シーケンス
は、使用されるべきテスタに関連した翻訳器に送
られ、ここで汎用言語命令シーケンスはテスタに
依存した必要な命令シーケンスに翻訳される。翻
訳されたテスタに依存した命令は、アレイをテス
トするのに用いられるテスト信号を発生するた
め、テスタ・メモリに入力される。 この発明の装置は、テスタに依存しない高レベ
ルの記述から、与えられたテスタ上の特定のアレ
イをテストするための命令シーケンスを自動的に
生成するので、メモリ・テスタ・パターンの組
は、数週間でなくて数時間で生成することができ
る。さらに、ユーザは使用される特定のテスタの
命令セツト又はハードウエア構成を理解する必要
がない。最後に、１つのアレイは、そのアレイの
汎用言語命令シーケンスを別のテスタに付随した
汎用言語翻訳器を用いて翻訳することにより、そ
の別のテスタ上で容易にテストをすることでき
る。新しいテスタが利用可能になる時、そのメモ
リ・テスタをこの自動的メモリ・テスト信号発生
システムに組込むためには、単に新しい翻訳器が
作製されるのを要するだけである。 好ましい実施例においては、対話式データ入力
装置はデイスプレイ・ターミナルであり、例えば
IBM3277である。このターミナル上に、特定アレ
イの特性的情報、DCテステイング・パラメー
タ、ACテステイング・パラメータ及びACテス
ト・パターン選択を速やかに入力するためのメニ
ユーが表示される。ホスト・データ・プロセツ
サ、例えばIBM3033、内のデータ入力管理プログ
ラムが、対話式データ入力を制御する。汎用言語
ジエネレータは、同じホスト・プロセツサ内に備
えることのできるコンピユータ・プログラムであ
り、対話式に入力されたテスタに依存しない情報
及びパラメータから、テスタに依存しない命令シ
ーケンスを発生する。翻訳器は、汎用言語命令シ
ーケンスを適当なテスタに依存した命令シーケン
スに翻訳するためのコンピユータ・プログラムを
含み、そのプログラムは同じホスト・データ・プ
ロセツサ又は別のデータ・プロセツサに備えるこ
とができる。 この発明によるアレイをテストする方法は、次
の様な操作を実行するための１又は複数のコンピ
ユータを操作するステツプを含む。 １ 対話式データ入力装置上にメニユーを表示し
て、その装置内にテストされるべきアレイのた
めの特性情報、DCテステイング・パラメー
タ、ACテステイング・パラメータ、及びACテ
スト・パターン選択を入力する。 ２ 入力された情報の正確さ及び完全さを検査
し、そしてオペレータに全ての不完全及び不正
確情報を警告する； ３ 入力された情報に基づきテスタに依存しない
汎用命令シーケンスを生成する；そして ４ 汎用言語命令シーケンスを、使用される特定
のアレイ・テスタのためのテスタに依存した命
令シーケンスに翻訳する。 ［実施例］ （全体のシステム・アーキテクチヤ及び方法） 第１図を参照すると、そこには選ばれたメモ
リ・アレイ・テスタ上の多数のメモリ・アレイを
自動的にテストするためのシステム・アーキテク
チヤの全体と方法が示されている。システム１０
は、アレイ・テスト仕様をそこに入力するための
対話式データ入力装置１２を含む。アレイ・テス
ト仕様は、テストされるべき特定のメモリ・アレ
イ２５Ａ……２５Ｘの特性的情報、DCテステイ
ング・パラメータ、ACテステイング・パラメー
タ及び／又はACテスト・パターン選択を含む。
この情報は、テストされるべきアレイのメモリ・
テスト仕様書類２０Ａ……２０Ｎに記載されてい
る。 データ入力管理プログラム１１は、対話式デー
タ入力装置１２が接続されるホスト・コンピユー
タ内に存在する。データ入力管理１１は、対話式
データ入力装置１２上にメニユーを表示しそして
それにより入力されたデータをデータ入力フアイ
ル１３内に置くために用いられる。入力フアイル
１３内のデータは、メモリ及びそのメモリに実行
されるテストを特徴づけるものであり、どんな特
定のテスタの構成に対しても依存していない。入
力フアイル１３からのデータは、汎用言語ジエネ
レータ１４によりテスタに依存しない汎用言語シ
ーケンス１６に構成される。 そして汎用言語シーケンス１６は、多数の汎用
からテスタへの翻訳器１９Ａ……１９Ｘの適当な
１つに加えられる。翻訳器１９Ａ……１９Ｘは、
その上におかれたアレイ２５Ａ……２５Ｘをテス
トするために用いられる各々のテスタ２１Ａ……
２１Ｘのそれぞれに存在する。パラメータ・フア
イル１５内に含まれているテスタ・ルート指定デ
ータに従つて、汎用―テスタ翻訳選択器１８は汎
用言語シーケンス１６を適当な翻訳器１９Ａ……
１９Ｘに与える。各々の汎用からテスタへの翻訳
器１９Ａ……１９Ｘは、テスタに依存しない汎用
言語シーケンス１６をテスタに依存した命令シー
ケンス３０Ａ……３０Ｘに翻訳することができ
る。テスタ命令シーケンス３０Ａ……３０Ｘは、
関連したテスタ２１Ａ……２１Ｘのテスタ・メモ
リに加えられる。テスタ命令シーケンスは、テス
タ・パターン・ジエネレータにより適正なDCパ
ラメトリツク、ACパラメトリツク及びACパター
ン・テスタを実行するテスト信号を生成するため
に用いられる。 どのアレイＡ……Ｎもテスト・データを再生成
することなくいかなるテスタ１……Ｘ上でテスト
できることが第１図から理解できる。むしろ、汎
用言語命令シーケンス１６は、適正なテスタ命令
シーケンス３０を生成するために適正な汎用から
テスタへの翻訳器１９へ加えられるだけである。
さらに、線２２より上の処理の全ては、テスタに
対して依存しないため、対話式データ入力装置１
２前のユーザは、特定のテスタ構成又は命令セツ
トについて何も知る必要がない。ユーザは、メモ
リ・テスト仕様２０から必要なデータを対話式デ
ータ入力装置１２にデータ入力管理１１に要求さ
れる通りに入力するだけでよい。最後の、新しい
テスタは、この付加されたテスタと汎用言語命令
シーケンスとの間をインタフエイスするための新
しい汎用からテスタへの翻訳器１９を生成するこ
とにより、加えることができる。 第１図はまた、選ばれたテスタ２１上の選ばれ
たメモリ・アレイ２５を自動的にテストするため
の方法の概要を示している。メモリ特性及びテス
ト・データは、対話式データ入力装置１２を経て
入力される。そして、その汎用言語表示は、汎用
言語ジエネレータ１４により生成される。そして
汎用言語命令シーケンスは、適当な汎用からテス
タへの翻訳器１９へ、汎用からテスタへの翻訳選
択器１８により加えられる。適当な翻訳器により
生成されたテスタ命令シーケンスはテスタ・メモ
リ内に記憶され、そしてアレイ２５をテストする
ためのテスト信号を生成するために用いられる。 この明細書の以降の節において、第１図の要素
の各々につき、この発明の自動メモリ・テスト・
システム１０を当業者が製作し使用できる程度に
十分に詳細に説明する。 （対話式データ入力） 第２図を参照しながら、データ入力管理１１の
詳細を説明する。データ入力管理１１は、対話式
データ入力装置１２でユーザにより対話的に入力
されたデータからデータ入力フアイル１３を生成
する。上述したように、対話式データ入力装置１
２は例えばIBM3277などのデイスプレイ端末であ
り、例えばIBM3033などのホスト・コンピユータ
へ接続される。ユーザは、メモリ・テスト仕様２
０からメモリ・テスト・データを第３Ａ図乃至第
３Ｌ図に関連して説明される方法で対話的に入力
する。 再び第２図を参照すると、データ入力管理１１
はスクリーン・イメージ管理及び監査プログラム
２６を有する。このプログラム２６は、テストさ
れるべき特定のアレイのための特性的情報、DC
テステイング・パラメータ、ACテステイング・
パラメータ及びACテスト・パターン選択の対話
式入力を容易にするため所定の順序でもつて適正
なデイスプレイ・スクリーンを使用者に提示する
ことで、データ入力プロセスを制御する。 スクリーン・イメージ管理及び監査２６は、こ
の操作に関連して２つのデータ・ベース、すなわ
ち、スケルトン・データ入力スクリーン・フアイ
ル２３及びエラー・メツセージ・フアイル２４を
用いる。スケルトン・データ入力スクリーン・フ
アイル２３は、スクリーン・イメージ管理及び監
査がユーザーに提示するスクリーンの全ての表示
を含んでいる。スクリーンのいくつかは、第３Ａ
図乃至第３Ｌ図に関連して説明されるようにデー
タ入力を容易にするために前もつて初期設定
（pre―initialized）される。第３Ａ図乃至第３Ｌ
図は、使用されるスケルトン・スクリーンの全て
を示している。これらのスクリーン及びそこに含
まれるフイールドのそれぞれは以下により詳細に
説明される。 スクリーン・イメージ管理及び監査２６により
実行される第２の機能は、対話式に入力されたデ
ータに発生可能なエラーを監査することである。
この監査は一般にシンタツクス監査及びテスト仕
様監査と称される。 エラー・メツセージ・フアイル２４は、使用者
に提示される情報メツセージ及び監査エラー・メ
ツセージを含んでいる。監査中にエラーが検出さ
れると、エラー・メツセージ・データ・ベース２
４からの適当なエラー・メツセージがダイナミツ
クに対話式データ入力装置１２上に出現する。表
１は、エラー警告と使用される情報メツセージ、
及びそれらの意味の短い説明を表にしたものを含
む。出力メツセージ２７は、対話式データ入力中
に対話式データ入力装置１２上に表示されるエラ
ーメツセージの単なるハード・コピーである。 表 １ エラー警告及び情報メツセージ エラー１：６製品マスタースライス番号は３桁
数字でなければならない。 意 味：自明である。 エラー２：製品タイプ（PRODUCT TYPE）
が“ウエフア”（WAFER）または
“モジユール”（MODULE）または
“テスト・サイト”（TEST SITE）
でない。 意 味：上の３つの選択の内の１つが選択され
なければならない。 エラー３：製品のフツトプリントが11×11また
は17×17でない。 意 味：システム内に予定された可能なピン・
グリツドは11×11および17×17だけ
である。 エラー４：テスターは支援されていない。 意 味：可能なテスタの現在のリストは、−，−
である。 エラー５：“PART＃ID”は無効である。 意 味：自明である。 エラー６：処理は“NEW”または“MOD”ま
たは“DEL”でなければならな
い。 意 味：もしこれがこの製品及びテスタの最初
のテストである場合は“NEW”を
入力する。もしAC又はDCデータが
すでに入力されていてそれに補充す
るデータを連結する場合に
“MOD”を入力する。この製品及び
テスタに存在するデータを削除する
ときに“DEL”を入力せよ。 エラー７：テスト名−はテストの登録簿にはい
つていない。 意 味：正しいテスト・サイト・テスト名を入
れるか又は有効なテストの登録簿を
更新せよ。 エラー８：テスト番号 の遅延値の測定単位が
指定されていない。 意 味：“MS”または“US”または“NS”
のいずれかを指定せよ。 警 告：テスト番号 の最大限界値と最小限界
値との範囲が0.5ボルト／アンペア
よりも大きい。 意 味：正／負の符号が矛盾していないか、そ
して、値が正しく指定されているか
を確認せよ。 警 告：テスト名 の測定単位が最大限界値と
最小限界値との間で等しくない。 意 味：測定単位の名称が正しく指定されてい
るかを確認せよ。 エラー９：テスト名 の最大限界値と最小値と
が逆になつている。 意 味：最大限界値が最小限界値より小さい。 エラー10：電力供給“ケース番号”または“ケ
ース番号”（NUMBER OF
CASE）が数字でない。 意 味：値は２桁の数字でなければならない。 エラー11：電力供給CASE＃ IOCLAMP値が
不正確に指定されている。 意 味：数値の後にＶまたはMVをつけなけれ
ばならない。 エラー12：電力供給ケース＃ IORANGが正
しくない。 意 味：値は与えられた表から選ばなければな
らない。 情報１：汎用言語コントローラが操作を開始し
た。 意 味：自明である。 情報２：DC汎用言語ジエネレータが操作を開
始した。 意 味：自明である。 情報３：DC汎用言語ジエネレータが正しく完
了した。 意 味：自明である。 表１のエラー及び警告メツセージは、スクリー
ン・イメージ管理及び監査２６により、対話式に
入力されたデータの完全性及び一貫性を監査する
ために用いられる。エラー２（表１）は、不石確
な“製品タイプ”（PRODUCT TYPE）情報が
DCアレイ・ライブラリイ割付けスクリーン（第
３Ｂ図）上に入力された時に生ずるシンタツク
ス・エラーの１例である。エラー２メツセージが
スクリーン上に出現した時、ユーザーは誤りのな
いデータを再び入力することを要求される。エラ
ー10（表１）は、認識されないテスト・サイトの
“テスト名”（TEST NAME）がDCテスト・サイ
ト限定メニユー・スクリーン（第３Ｇ図）上に入
力された時に生ずる仕様エラーの一例である。認
識されないテスト・サイト“テスト名”（TEST
NAME）は、もし名前が不正確（例えば、つづ
り間違い）に入力される場合、またはテスト・サ
イト・テストの登録簿がそのテストを認識するよ
うに更新される必要がある場合、に生ずるであろ
う。 スクリーン・イメージ管理及び監査２６の制御
の下で対話式に入力されたアレイ・テスト・デー
タは、データ入力フアイル１３内に置かれる。デ
ータ入力フアイル１３は、スケルトン・スクリー
ン内に満たされたコレクシヨンとして組織される
対話的に入力されたデータを含む区画されたデー
タ・セツトである。 次に、第４図を参照すると、スクリーン・イメ
ージ管理及び監査２６のアーキテクチヤの詳細が
示されている。オプシヨン・メニユー・プロセツ
サ２９が主な制御ソフトウエアである。オプシヨ
ン・メニユー・プロセツサ２９は、与えられたス
クリーンに対するユーザーの応答（第３Ａ図乃至
第３Ｌ図に関連して説明される）を解読し、どの
スクリーンを対話式データ入力装置１２上に表示
するかを決定する。オプシヨン・メニユー・プロ
セツサ２９は、さらにどのプログラムを対話的に
入力されたデータを処理するために呼出すかを決
定する。最後に、オプシヨン・メニユー・プロセ
ツサ２９はリターン・コードにより他のプログラ
ム内の活動を監視する。そして、スケルトン・デ
ータ入力スクリーン・フアイル２３とエラー・メ
ツセージ・フアイル２４との間のリンケージを与
える。 割振りルーチン３２は、AC及びDC割振りスク
リーン（第３Ｂ図及び第３Ｃ図に関連して以下に
説明される）へのユーザーの応答を処理する。こ
れらに関連して入力されたデータは、その後の処
理を支援するためのデータ入力フアイル１３内に
単一のデータ・セツトを形成するのに用いられ
る。 DCテスト条件ルーチン３１は、電力供給スク
リーン、DCテスト限界スクリーン、及びDCテス
ト・サイト限界スクリーン（それぞれ第３Ｅ，３
Ｆ及び３Ｇ図に関連して以下により詳細に説明さ
れる）に関連して入力されるユーザー・データを
処理する。ユーザーにより満されたフイールドの
それぞれは、適正な構文法、完全さ、及び以下に
説明される技術的正確さに関する可能性について
検査される。 ACテスト条件ルーチン３３は、電力供給スク
リーン、及びACアレイ・テスト限界スクリーン
及び付加的パス・スクリーン（以下にそれぞれ第
３Ｅ，３Ｉ及び３Ｊ図に関連して説明される）に
関連して入力されるユーザー情報を処理する。ユ
ーザーにより満されたフイールドのそれぞれは、
適正な構文法、完全さ、及び以下に説明される技
術的正確さに関する可能性について検査される。 システム実行ルーチン３４は、背景処理メニユ
ー（第３Ｌ図に関連して説明される）に関するユ
ーザーの応答を解釈する。システム実行ルーチン
３４は、以下に説明されるように要求されたユー
ザー・オプシヨンを実行するため、必要なジヨブ
制御言語を準備する。 今、第３図を参照しながら、データ入力管理１
１により対話式データ入力装置１２上に与えられ
る対話式データ入力スクリーンを説明する。この
説明と関連して、スクリーンを表示する順番をフ
オーマツト及びそこに入力されるデータと共に説
明する。説明を簡潔にするために、特定のテス
ト・データの入力を第３図に関連して説明する。 ユーザーにより入力されるデータは、高レベ
ル・アレイ・テスト仕様２０内に含まれる。仕様
２０は、アレイ設計者が特定のアレイに対して実
行することを望む必要なDCパラメトリツク・テ
スト、ACパラメトリツク・テスト及びACパター
ン・テストを独特に詳述している。高レベル仕様
２０内の情報はテスタに対して独立、すなわち、
使用される特定のテスタに関して無関係にアレイ
に対して実行されるべき必要なテストを詳述して
いる。 この発明のシステムが初期設定される時、第３
Ａ図に示される主オプシヨン・メニユー・スクリ
ーンが、データ入力装置１２上に出現する。この
スクリーンは、ユーザーに６つのオプシヨンの内
の１つを選択することを要求する。オプシヨ１は
第３Ｂ図のDCアレイ・ライブラリイ割振りスク
リーンを出現させる。オプシヨン２は第３Ｃ図の
ACアレイ・ライブラリイ割振りスクリーンを出
現させる。オプシヨン３は第３Ｄ図乃至３Ｇ図に
表示されるDCテスト・スクリーンを以下により
詳細に説明される順序で出現させる。オプシヨン
４は第３Ｈ乃至３Ｊに表示されるACテスト・ス
クリーンを以下に説明する順序で出現させる。オ
プシヨン５は第３Ｋ図に示される前景処理スクリ
ーンを出現させ、オプシヨン６は第３Ｌ図に示さ
れる背景処理スクリーンを出現させる。 オプシヨン３及び４を選択する前に、オプシヨ
ン１及び２がそれぞれ選択されなければならない
ことに注意しなければならない。もし、これが行
なわれなければ、適当なエラー・メツセージが表
示されるだろう。 第３Ｂ図及び３Ｃ図の対話式データ入力スクリ
ーンが以下に詳細に説明される。アレイ・テスト
仕様対話式入力を簡単に説明するために、DC及
びACテストの両方の代表的例がユーザーの視点
から説明される。 （DC製品テスト例） DCテストに対して、DC製品テスト（相互接続
されたメモリ・セルから成る集積回路アレイに対
して行なわれる）及びDCテスト・サイト・テス
ト（接続されない素子をその上に有する集積回路
チツプに対して行なわれる）の両方が説明され
る。ここで初めて説明されるDC製品テスト、DC
テスト・サイト・テスト及びACテストは、代表
的なテスト・データが第１図の全体のテスト・シ
ステムを通じてどのように処理されるかを説明す
るために、この明細書の残りの部分を通じて実行
される。DC製品テスト・データ入力を説明する
目的のため、高レベル・テスト仕様２０は、Ｖcc
電源が2Vに設定され、ＶBB電源が0Vに設定され
た状態でアレイ・ピンＰ１上の入力電流を測定す
ることを要求していると仮定する。またテスト
は、ピンＰ２及びＰ３に800mVの電圧が印加さ
れる際にピンＰ１に200mVの電圧が印加される
ことを要求している。測定される入力電流は、
100乃至500μＡの間になければならない。 上述のDCテスト・データは以下のようにして
入力される。 第３Ａ図の主オプシヨン・メニユー・スクリー
ンが現れた時、ユーザーはオプシヨン１を選択す
る。これは第３Ｂ図のDCアレイ・ライブラリ割
振りスクリーンを出現させる。第３Ｂ図の割振り
スクリーンは、ユーザーにプロダクトを説明する
一般的なパラメータの一続きを入力することを要
求する。このパラメータの一続きは、テスト・シ
ステムにより引き続くDCテスト・データの処理
のために必要な全てのデータ・セツトを独特に割
振るために後に使用される。より詳細には、第３
Ｂ図を参照すると、“技術（TECHNOLOGY）”
の欄（フイールド）はどのアレイ製品フアミリイ
がテストされているかを識別する。“製品タイプ
（PRODUCT TYPE）”の欄（フイールド）はパ
ツケージ・レベルを識別する。“部品番号識別
（PART＃ID）”及び“設計変更レベル
（ENGINEERING CHANGE LEVEL）”の欄
（フイールド）は、アレイ製品フアミリイ内の特
定のアレイ構成要素及びそれの現在の設計レベル
を識別する。最後に、“処分（DISPOSITION）”
の欄（フイールド）は、このテストが全く新しい
DCテスト・データ組を生成しているのか又は存
在するデータを修正しているのかどうかを識別す
る。 第３Ｂ図の割振りスクリーン内へのデータ入力
が完成すると、スクリーン・イメージ管理２６は
再び第３Ｂ図の主オプシヨン・メニユーを提示す
る。そして、上述の例のDC製品テスト・データ
を入力するために、ユーザーは“DCテスト・デ
ータ入力（DC TEST DATA ENTRY）”（オプ
シヨン３）を選択する。オプシヨン３の選択は、
第３Ｄ図のDCテスト・データ入力スクリーンを
出現させる。DCテスト・データ入力スクリーン
は、ユーザーに入力されるべきDCテスト情報の
所望のタイプを選択することを可能にする。ユー
ザーは、“プロジエクト識別（PROJECT
IDENTIFICAION）”をテスト・プログラム
（TEST PROGRAM）”名と共に入力する。“テ
スト・プログラム”名のフオーマツト定義はスク
リーン上に記述される。“メンバー
（MEMBER）”の欄はDCテスト・データのどのタ
イプがアクセスされて更新されるべきかを決定す
る。メンバー（MEMBER）欄のフオーマツトは
以下の通りである。 “Ｄ” xxx―技術 ｙ―製品タイプの第１文字 Ｚ―接尾部レベル “Ｌ”又は“Ｓ”−“Ｌ”→テスト限界、“Ｓ”→
電源 第３Ｄ図のDCテスト・データ入力スクリーン
を完成させた後、もし選択すると、“メンバー
（MEMBER）”の欄に対する上述のフオーマツト
に従つて利用可能なメンバーを含んだ選択リスト
がユーザーに提供される。上述したテスト・デー
タ例を入力するために、ユーザーは電源限界を選
択する。そして、第３Ｅ図の電源メニユー・スク
リーンが出現する。 第３Ｅ図を参照すると、“電力供給ケース番号
（POWER SUPPLY CASE NUMBER）”の欄は
テストに対して要求される各々独特な電力供給構
成を識別する。これは、同じDCアレイ・テスト
内で異なつた電力供給構成を行う融通性を与え
る。“電力供給ケース番号（POWER SUPPLY
CASE NUMBER）”の欄は、第３Ｅ図の電源メ
ニユー・スクリーン内の情報と第３Ｆ図のテスト
限界スクリーンとの間に以下に述べるような連結
を与える。この欄は“１”に設定される。“ケー
スの総番号（TOTAL NUMBER OF
CASES）”の欄は、単に高レベル・テスト仕様２
０により定義される独特の電力供給構成の総数で
ある。この例においては、この欄は“１”に設定
される。上述の例のデータを入力するために、ユ
ーザーはグループ１及び２の“ＶCC”欄にキーワ
ード“ＶCC”を満し、グループ１及び２の“ＶB
Ｂ”欄にキーワード“ＶBB”を満す。電力ピンの
２つのグループとして電力供給を表示することに
より、もし製品がある与えられた供給電圧に対し
て付加的な電力ピンを要求する時、物理的電力供
給ピンを共有する融通性がある。これは以下に述
べる“モード（MODE）”欄と関連して用いられ
る。 “電力供給クランプ（POWER SUPPLY
CLAMP）”電圧及びコンプライアンス電流“範
囲（RANGE）”値は第３Ｅ図に示されるような
標準値に前もつて初期設定される。ユーザーは、
前もつて初期設定された値を使用するか又はそれ
らを変更するかの選択権を有する。“モード
（MODE）”欄は、５つの電力供給ＶCC，ＶBB，
ＶEE，V11，V22のどの１つに対しても３つの値の
内の１つであることができる。 ある与えられたアレイ製品に対するある与えら
れた供給電圧に要求される電圧供給ピンの数が、
グループ１及び２内の利用可能な供給ピンの総数
と一致する時、“標準（STANDARD）”モードが
使用される。“多重（MULTIPLE）”モード及び
“２重（DUAL）”モードは、グループ１及び２内
の利用可能以上に供給ピンの総数が必要とされる
時に用いられる。“多数（MULTIPE）”は、単に
１つの供給設定によりグループ１及び／又はグル
ープ２が共有されるのを必要とされる時に用いら
れる。もし、グループ１及び２が２つの異する供
給設定により共有されるのを必要とされる時には
“２重（DULE）”が用いられる。前もつて初期設
定される値は、“標準（STANDARD）”である。
“入／出力クランプ（IOCLAMP）”及び“入／出
力範囲（IORANGE）”欄は第３Ｅ図に示される
値に前もつて初期設定される。ユーザーは初期設
定値を使用するか又はそれらを変更する選択権を
有する。 供給メニユー・スクリーン（第３Ｅ図）を完成
した時、ユーザーは再び前述したようにデータ入
力選択リストを提示されるであろう。そして、ユ
ーザーはDCテスト限界スクリーンを選択し、そ
して第３Ｆ図に示されるスクリーンが出現する。
第３Ｆ図のデータを供給するため、ユーザーは指
定されているテストを識別するために用いる８文
字の“テスト名（TEST NAME）”を最初に供給
する。 “診断番号（DIAGNOSTIC NUMBER）”は前
もつて１に初期設定される。“診断番号
（DIAGNOSTIC NUMBER）”は故障相互関係に
用いられ、そしてユーザーはこの番号を修正する
ことができる。“遅延（DELAY）”欄は、システ
ムが計算した遅延を無効にするユーザーの融通性
を可能にする。さもなければ、システムは電力供
給が安定するまで測定時間を遅らすために安定時
間遅延を計算する。上述したDC製品テスト例の
データを入力するために、“P1”“500μＡ”、及
び“100μＡ”がそれぞれ“測定されるピン
（MEASURED PIN）”、“高限界（HIGH
LIMIT）”及び“低限界（LOW LIMIT）”欄に入
力される。“電力供給ケース番号（POWER
SUPPLY CASE NUMBER）”の欄は“１”に設
定される。この“１”はこのテストに対して第３
Ｅ図の電力供給スクリーン中のどの構成が使用さ
れるべきかを示す。第３Ｆ図の“ピン（PIN）”
及び“値（VALUE）”の欄は必要な与えられた
条件を含む。上述した特別の例においては、以下
のピン及び値が入力されるだろう。 “PIN” “VALUE” P1 200mV P2 800mV P3 800mV ＶCC 2V ＶBB 0V 第３Ｆ図の下から３分の１の欄は、DCテスト
の実行中にパルスを書込むための必要条件に関す
る。もし、高レベル・テスト仕様２０がパルス書
込みを必要とするならば、パルスは第３Ｆ図の下
から３分の１の欄を満すことにより指定される。
“タイプ（TYPE）”の欄はAC又はDCスイツチの
どちらが使用されるべきかを決定する。“ピン
（PIN）”欄はパルスされるピン番号である。“リ
ード（LEAD）”及び“トレール（TRAIL）”欄
は、パルスの前及び後端を時間値及び単位（例え
ば、20ナノ秒に対しては20ns）を入力して定義
する。“零復帰（RETURN TO ZERO）”欄はそ
れが遷移か又は完全なパルスかを決定する。 第３Ｆ図のDCテスト限界スクリーンが完成さ
れた後、１つのDCプロダクト・テストのための
スクリーン入力は完成され、そして第３Ａ図の主
オプシヨン・メニユーが再び表示されるだろう。
もちろん、多数のDCプロダクト・テストの場合
を上述した方法により入力することができる。 DCテスト・データの対話式入力の説明を完成
させるために、第２の例がDCテスト・サイト・
データの入力について示される。 （DCテスト・サイト・テスト例） 高レベル・テスト仕様２０が、−500mV乃至−
700mVの間のＶBEトランジスタ測定を必要とす
ると仮定する。このデータを入力するために、上
述の対話式データ入力工程が、ユーザーに第３Ｆ
図のDCテスト限界メニユーの代りに第３Ｇ図の
DCテスト・サイト限界メニユーが提示されるこ
とを除いて続行されるであろう。第３Ｆ図と対照
的に第３Ｇ図のスクリーンの表示は、第３Ｂ図の
DCアレイ・ライブラリイ割振りスクリーンの
“製品タイプ（PRODUCT TYPE）”の欄に入力
されるデータにより決定されるだろう。 第３Ｇ図のDCテスト・サイト限界メニユーの
表示に際して、ユーザーは指定されているテスト
を識別するためにテスト名を入力するだろう。
“ピン（正）（PIN（POS））”及び“ピン（負）
（PIN（NEG））”の欄はトランジスタ上のどのポ
イント間が測定されるかを選択するために用いら
れる。上述の例においては、単に正のピンが指定
されるのを必要とし、ユーザーはエミツタ・ピン
番号に対応するプロダクト・ピンを入力するであ
ろう。例えば、このプロダクト・ピンはＰ１であ
る。−500mV及び−700mVの値がそれぞれ“高限
界（MAX LIMIT）”及び“低限界（MIN
LIMIT）”の欄に入力される。 “診断番号（DIAGNOSTIC NUMBER）”の欄
は前もつて“01”に初期設定される。この欄は故
障相関関係のために使用され、またユーザーによ
り修正されることができる。“電力供給ケース番
号（POWER SUPPLY CASE NUMBER）”の
欄は“１”に設定される。したがつて、この
“１”は供給メニユー（第３Ｅ図）の内のどの構
成が用いられるべきかを指定する。“エミツタ・
ピン（EMITTER PIN）”及び“エミツタ値
（EMITTER VALUE）”の欄は、高レベル・テ
スト仕様２０に指定されるようにエミツタ・ピン
名Ｐ１及び加えられる電流値（−10μＡ）に設定
される。“ベース・ピン（BASE PIN）”Ｐ２はグ
ランド（“GND”）に設定される。同様に、“コレ
クタ・ピン（COLLECTOR PIN）”Ｐ３はグラ
ンド（“GND”）に設定される。もし、高レベル
仕様２０により要求されるならば、他の条件及び
処理パラメータも指定することができる。DCテ
スト・サイト・テストの完了時に、ユーザーは第
３Ａ図の主オプシヨン・メニユーに戻るだろう。 第３Ａ図乃至第３Ｌ図のデータ入力スクリーン
の記述を完了するために、ACテストの例を説明
する。 （ACテスト例） 例示される特別の例は良く知られているチエツ
カーボード・テストであり、ワード方向に増加し
ていく。テストは100nsのサイクル時間で実行さ
れる。読出し及び書込みパルスは20nsであり、
電力供給ＶCCが0V、電力供給ＶBBが−2V、そし
て電力供給ＶEEが−5Vである。 上述したDCテストと同じ様に、ユーザーは第
３Ａ図の主オプシヨン・メニユー・スクリーンと
共に開始し、オプシヨン２を選択する。第３Ｃ図
のACアレイ・ライブラリイ割振りスクリーンが
表示される。第３Ｃ図の割振りスクリーンはユー
ザーが一般的な製造記述パラメータの一続きを入
力することを要求する。このパラメータの一続き
は、その後にテスト・システムにより後のACテ
スト・データの処理のため、全ての必要なデータ
組を独特に割振るために用いられる。より詳細に
は、第３Ｃ図を参照すると、“技術
（TECHNOLOGY）”の欄はどのアレイ製品フア
ミリイがテストされているかを識別する。“製品
タイプ（PRODUCT TYPE）”欄はパツケージ・
レベルを示す。“部品番号（PART NUMBER）”
及び“設計変更レベル（ENGINEERING
CHANGE LEVEL）”の欄は一般的なアレイ・プ
ロダクト・フアミリイ内の特定のアレイ要素とそ
の現在の設計レベルとを識別する。“ワード・ア
ドレス数（NUMBER OF WORD
ADDRESSES）”及び“ビツト・アドレス数
（NUMBER OF BIT ADDRESSES）”はアレイ
のアドレスの大きさを定義する。“データ線数
（NUMBER OF DATA LINES）”はアレイのデ
ータ・イン及びデータ・アウト・ポートを定義す
る。“コントロール線数（NUMBER OF
CONTROLL LINES）”は読出し、書込み又はデ
ータ線と関連した制御ゲート数を定義する。“デ
ザイン（DESIGN）”の欄は、アレイの物理的配
置、即ち織り込まれている（interwoven）か織
り込まれていない（non―interwoven）かについ
て関する。最後に、“処理（DISPOSITION）”の
欄はテスト期間が全く新しいACテスト・データ
の組を発生しているのか又は単に存在しているデ
ータを修正しているのかを識別する。 第３Ｃ図のACアレイ・ライブラリイ割振りス
クリーン内のデータ入力を完了すると、スクリー
ン・イメージ管理２６は、再び第３Ａ図の主オプ
シヨン・メニユーを表示する。そして、上述の例
のACテスト・データを入力するために、ユーザ
ーは“AC TEST DATA ENTRY”（オプシヨン
４）を選択する。オプシヨン４の選択は、第３Ｈ
図のACテスト・データ入力スクリーンを表示さ
せる。このスクリーンはユーザーに入力されるべ
き所望のタイプのACテスト情報を選択すること
を許す。ここで指定される情報はすでに第３Ｄ図
に関連して説明されている。 第３Ｈ図のACテスト・データ入力スクリーン
の完了の後、もし選択されたならば、選択リスト
がユーザーに与えられ、上述したように電力供給
限界又は入力／出力テスト限界のいずれかを選択
することを可能にする。上述したテスト・データ
を入力するために、ユーザーは電力供給限界を選
択するであろう、そして第３Ｅ図の供給メニユ
ー・スクリーンが表わされるであろう。このメニ
ユーは、すでにDCテスト例に関して詳細に説明
されており、再び説明しない。 第３Ｅ図の供給メニユー・スクリーンの完成の
際、ユーザーは再びデータ入力選択リストを表示
されるであろう。ここでユーザーはACテスト限
界メニユーを選択し、第３Ｉ図に示されるスクリ
ーンが表示される。第３Ｉ図のスクリーンのデー
タを供給するため、ユーザーは指定されているテ
ストを識別するのに用いられる８文字のテスト名
を最初に与える。“診断番号（DIAGNOSTIC
＃）”の欄は前もつて“01”に初期設定される。
“診断番号（DIAGNOSTIC＃）”は故障相関関係
に用いられ、ユーザーはこの番号を修正できる。
“電力供給ケース番号（POWER SUPPLY
CASE＃）”の欄は“１”に設定され、このテス
トのために電力供給スクリーンのどの構成が用い
られるかを指定する。“サイクル時間（CYCLE
TIME）”の欄はテストのためのサイクル時間で
あり、上述の例によれば100nsがそこに置かれ
る。“ピン・タイミング（PIN TIMING）”欄は
必要なACテストを行うために要するパルス情報
を含んでいる。ACテストの例を続けると、プロ
ダクト読出しピンは0nsのＴON、２０nsのＴO〓
〓を有し、零復帰パルスＲZであろう。説明のた
めに、プロダクト読出しピンがＲ１であると仮定
する。書込みピン（Ｗ１と呼ぶと仮定する）は同
様な方法によつて定義されるであろう。 “電源／入力／出力ピン（POWER／
INPUT／OUTPUT PIN）”の欄は、次のように
満されるであろう。“PIN”はＶCC、“VALUE”
は0V、“PIN”はＶBB、“VALUE”は−2V、
“PIN”はＶEE、“VALUE”は−5Vである。“パ
ターン・グループ（PATTERN GROUP）”はこ
のACテスト例に対して“１サイクル／セル
（1CYCLE／CELL）”に設定されるであろう。他
の適当なパターン・グループ欄は、周知のテス
ト・パターンに対応してN2、４サイクル／セル
などである。“総パス（TOTAL PASSES）”の
欄は２に設定されるだろう。この欄はテスト・パ
ターン・システムにより付加的なパス・スクリー
ン（第３Ｊ図に関して述べられる）の数を決定す
るために用いられる。パスは、テスト・サイクル
の間に実行されるべき操作の数として定義され
る。“パス数（PASS NUMBER）”の欄は、この
操作サイクルを決定する数である。“CMODE”
の欄は、現在のアドレシングが増加的
（INCREMENT）方法であるか又は減少的
（DECREMENT）方法であるかを指示する。こ
の例ではこれは増加的である。 第３Ｉ図の説明を続けると、“CADDRESS
DIRECTION”の欄は、アレイ内を処理するため
のアドレシング体系を示している。上述のACテ
ストの例において、それはワード・アドレス
（ripword）中をリツプリング（rippling）する。
“HMODE”及び“HADDRESS DIRECTION”
は前述したのと同じ意味を有し、N2ホーム・ア
レイ・アドレスのみに関する。“N2スキツプ・ワ
ード（N2SKIP WORD）”及び“N2SKIP BIT）”
の欄は、もし縮減されたN2又はPing―Pongテス
トが要求されるときに用いられる。もし、完全な
N2でなく縮減化されたテストが実行される時、
これらの欄はアウエイ・アドレス（away
address）を飛び越す時に飛び越すべきビツト又
はワードの番号を示すことにより縮減化されたア
ドレシング体系を定義している。 パルス部分（第３Ｉ図の下３分の１）は、パス
の間にパルスされるべきピンを決定する。上述さ
れたACテストの例においては、最初のパスは書
込みサイクルであり、そのため書込みピンＷ１が
パルスされる。最後に、第３Ｉ図の底の機能
（FUNCTION）部分は実行されるべきアレイ操
作を指定している。このACテスト例ではセルの
テスト毎が１つのサイクルであるので、最初のパ
スで１つのアレイ操作が実行される。したがつ
て、上述のACテストの例に対しては、“WXO”
が指定される。許される機能が表２に含まれてい
る。従つて、ユーザーは表２からアレイ全体にわ
たつてこのパスのためにセル毎に別個の操作を示
す複数の機能を入力することができる。これらの
機能はテスト技術において良く知られており、従
つて詳細には説明しない。 表 ２ ACパターン機能： (1) 一律に零を読出す： RU0 (2) 一律に１を読出す： RU1 (3) 零から始まるチエツカーボードを読出す：
RX0 (4) １から始まるチエツカーボードを読出す：
RX1 (5) 零から始まる単一ビツトを読出す： RS0 (6) １から始まる単一ビツトを読出す： RS1 (7) 零から始まるデータ・イン・バー（DATA
―IN BMRS）を読出す： RD0 (8) １から始まるデータ・イン・バー（DATA
―IN BARS）を読出す： RD1 (9) 零から始まるコルバー（COLBARS）を読出
す： RC0 (10) １から始まるコルバー（COLBARS）を読出
す： RC1 (11) ホーム・アドレスに於て零を読出す： RH0 (12) アウエイ・アドレスに於て零を読出す： RA0 (13) ホーム・アドレスに於て１を読出す： RH1 (14) アウエイ・アドレスに於て１を読出す：
RA1 (15) 一律に零を書込む： WU0 (16) 一律に１を書込む： WU1 (17) 零から始まるチエツカーボードを書込む：
WX0 (18) １から始まるチエツカーボードを書込む：
WX1 (19) 零から始まる単一ビツトを書込む： WS0 (20) １から始まる単一ビツトを書込む： WS1 (21) 零から始まるデータ・イン・バーを書込
む： WD0 (22) １から始まるデータ・イン・バーを書込
む： WD1 (23) 零から始まるコルバー（COLBARS）を書
込む： WC0 (24) １から始まるコルバー（COLBARS）を書
込む： WC1 (25) ホーム・アドレスに於て零を書込む： WH0 (26) アウエイ・アドレスに於て零を書込む：
WA0 (27) ホーム・アドレスに於て１を書込む： WH1 (28) アウエイ・アドレスに於て１を書込む：
WA1 第３Ｉ図のACテスト限界スクリーンの“機能
（FUNCTIONS）”の欄が満されている時、チエ
ツカーボードの第１回のパスが完了される。デー
タ入力管理は自動的に付加的なパス・スクリーン
（第３Ｊ図）を提示する。提示されるパス・スク
リーンの全体数は、第３Ｉ図の“総パス数
（TOTAL PASS＃）”の欄の関数である。第３Ｊ
図の付加的パス・スクリーンの欄は、第３Ｉ図の
ACテスト制限スクリーンと関連して既に説明さ
れており、説明はしない。ユーザーは“RXO”
機能に対して第３Ｊ図の付加的パス・スクリーン
を完了するだろう。完成の際、第３Ａ図の主オプ
シヨン・メニユーが再び現われる。オプシヨン１
乃至４が既に完了しているため、ユーザーは前景
処理を実行するためにオプシヨン５を選択するで
あろう。そして、第３Ｋ図の前景処理スクリーン
が現れるであろう。第３Ｋ図の前景処理スクリー
ンは、システムがスクリーン・イメージ管理及び
監査プログラム２０の監査部分を実行してデータ
の完全さの監査を実行することを命令する。この
監査については前で説明しているのでここで再度
説明しない。同様に、第３Ｋ図の前景処理スクリ
ーン中の全ての欄は第３Ｈ図のACテスト・デー
タ入力スクリーンと関連して説明されたので再び
説明しない。前景処理の完了の際、第３Ａ図の主
オプシヨン・メニユーが再び表示されるだろう。 良好な結果を得たオン・ライン監査の後で、オ
プシヨン６を背景処理のために用いることができ
る。オプシヨン６の選択の際、第３Ｌ図の背景処
理オプシヨン・メニユーが出現する。バツクグラ
ンド処理メニユーは、ユーザーがシステムに第１
図の汎用言語命令シーケンスを発生させることを
命ずることを可能にする。OPTION欄は、“テス
タ（TESTER）”を除いて単にyes／noの返事を
要求している。汎用言語命令シーケンス１６の発
生が、以下に詳細に説明される。 ［汎用言語ジエネレータ］ 第５図を参照しながら、汎用言語ジエネレータ
を詳細に説明する。第５図に示すように、汎用言
語ジエネレータ１４は３つの大きなモジユール、
すなわち、汎用言語ジエネレータ・コントローラ
３６、DC汎用言語ジエネレータ３７、及びAC汎
用言語ジエネレータ３８を有する。各々のモジユ
ールについて以下に詳細に説明する。 汎用言語ジエネレータ１４への入力は、データ
入力フアイル１３及びエラー・メツセージ・フア
イル２４であり、これらは対話式データ入力に関
して説明された。 汎用言語ジエネレータ・コントローラ３６は、
汎用言語ジエネレータ１４の全体の動作を制御す
るメイン・ルーチンである。コントローラ３６
は、DC及びAC言語ジエネレータ３７及び３８の
それぞれによる内部処理のための入力／出力デー
タ・ベース操作、プログラム入力／出力
（entry／exit）結合、及びシステム・コア割振り
を管理する。コントローラ３６はまた、リター
ン・コードを経て言語ジエネレータ３７及び３８
の成功及び失敗を監視する。失敗に出会つたなら
ば、区分されたエラー・メツセージ・フアイル２
４から適当なメツセージ・メンバーを選択する。
適当なエラー・メツセージ・フアイル・メンバー
名及び対応するリターン・コードは共にコントロ
ーラの内の内部テーブルに含まれる。ジエネレー
タ３７及び３８からのリターン・コードとテーブ
ルのそれとを突合せることにより、コントローラ
は対応するエラー・メツセージ・メンバー名を選
択する。コントローラ３６はどの言語ジエネレー
タを呼出すかを決定するために背景処理オプシヨ
ン（第３Ｌ図）によりトリガされたパラメータを
用いる。 第５図を再び参照すると、DC汎用言語ジエネ
レータ３７はDC言語ステートメントを発生する
モジユールである。第６図にDC汎用言語ジエネ
レータ３７の組織及び内部要素が示されている。 第６図を参照すると、DC汎用言語ジエネレー
タ３７内の主ルーチンは、DC汎用言語ジエネレ
ータ・コントローラ３９である。コントローラ３
９はDC製品及びDCテスト・サイト汎用言語源生
成のための全体的な管理機能を有する。コントロ
ーラ３９は、第３Ｂ図のDC割振りスクリーンか
ら要求されたテストの主要なタイプ（すなわち、
製品又はテスト・サイト・テスト）を決定する。
データ入力フアイル１３の内容及びテストのタイ
プに基づいて、コントローラ３９はどの言語源ジ
エネレータ・ルーチン（４１乃至４９）を呼び出
すべきかそしてどの順序でそれら呼び出されるべ
きかを決定する。コントローラ３９はまた、全て
のルーチン中の入口／出口結合を管理し、そして
リターン・コードを経て各言語源ジエネレータ４
１乃至４９内の活動を監視する責任を持つてい
る。コントローラ３９はまた、適当な誤り及び発
生された汎用言語源ステートメントを主汎用言語
ジエネレータ・コントローラ３６へ伝送する。 コントローラ３９は最初に第３Ｅ図の供給メニ
ユーを処理し、そして全てのジエネレータ・ルー
チン４１乃至４９がアクセスすることのできる内
部電力供給テーブルを作成する。このテーブルは
電力供給ケース番号で牽引可能である。各電力供
給はそれと関連した８データ欄を有する。それら
は、“ID”、“VOLTAGE”、“VALUE”、
“COMPLIANCE CURRENT”、“MODE”、
“CLAMPING VOLTAGE”、“SELECT
INDICATOR”（Yes，No）、及び
“ACTIVATE”（Yes，No）である。これらの欄
の全ては電力圧を除いて第３Ｅ図の供給メニユー
から直接に識別できる。“VALUE”はテスト限
界データから得られそしてその部分で説明される
だろう。これに加えて、“IO CLAMP”及び“IO
RANGE”は、FRCPNジエネレータが呼出され
た時にFRCPNステートメント中に挿入するため
共通にアクセス可能な記憶領域に貯えられる。 コントローラ３９は、データ入力フアイル１３
内に記憶されている第３Ｇ図のDCテスト・サイ
ト限界データ又は第３Ｆ図のDC製品テスト限界
データを操作し、そして内部テーブル及びこの情
報を含み汎用言語ジエネレータ・ルーチン４１乃
至４９のいずれによつてもアクセスすることので
きる共通にアクセス可能な記憶領域を作成する。
いずれの限界スクリーンからの“テスト名
（TEST NAME）”、“診断番号（DIAGNOSTIC
＃）”、“測定されるピン（MEASURED PIN）”、
“高及び低限界（HIGH AND LOW LIMITS）”
及び“電力供給ケース番号（POWER SUPPLY
CASE NUMBER）”も共通記憶領域に貯えられ
る。コントローラ３９は残つているスクリーン情
報から内部入力／出力状態テーブル及び書込みテ
ーブル・アレイを作成する。内部入力／出力状態
テーブルは、全ての非電力供給ピンに対してピン
当り２つの項目でもつて組織されるだろう。その
項目は“ピン名（PIN NAME）”及び“値
（VALUE）”である。電力供給ID名を有するピン
は、それらの値を要求された電力供給ケース番号
に対して内部電力供給テーブル内に既にある値と
比較される。これは供給を突合わせて行なわれ
る。そしてもし値が異なつているならば、供給は
新しい値を挿入させて、選択をyesにセツトす
る。値に関係なくスクリーンに表われた全ての供
給は、活性化インジケータ・セツトを有する。 書込みテーブル・アレイは、限界スクリーン内
の書込み情報から構成されるだろう。ピン当り５
つの記入項目が存在する。記入項目は、“ピン名
（PIN NAME）”、“遷移の前端（LEADING
EDGE OF TRANSITION）”、“遷移の後端
（TRAILING EDGE OF TRANSITION）”、
“DC／AD又は無（DC／AC OR NONE）”、及び
“零復帰又は非零復帰（RETUTN OR NON―
RETURN TO ZERO”である。これに加えて、
書込みフラグが内部共通領域内に格納される。 上記の処理が完了した後、コントローラ３９は
TSTID、COMMENT及びDMODEステートメン
トを発生するためINITジエネレータ４８を呼出
す。INITから戻る際に、コントローラ３９は
SELPSジエネレータ４１を呼出す。このジエネ
レータは、もしいずれかのSELPSステートメン
トが出される必要があるならばそのいずれかを決
定する。SELPSジエネレータ４１から戻る際、
SCTPSジエネレータ４２を呼び出す。SCTPSの
後、コントローラ３９はFRCPNジエネレータ４
６を呼び出す。次にコントローラ３９は、書込み
が要求されているかどうかを決定するため書込み
フラグを検査する。もしそうならば、それは
WRTPNジエネレータ４３を呼び出す。次に、
DELAYジエネレータ４５が呼び出される。最後
に、コントローラ３９は測定されるべきピンを検
査する。もし、それが電力供給であるならば、そ
れはMEAPSジエネレータ４４を呼び出し、そう
でなければ、MEAPNジエネレータ４７を呼び出
す。 再び第６図を参照して、今度はジエネレータ・
ルーチン４１乃至４９を個々に説明する。DC汎
用言語命令セツトが表３に記載されている。表３
は各DC汎用言語命令の記述、その目的、欄（フ
イールド）の定義、及び典型的な例を含んでい
る。各汎用言語命令は、第６図の関連したジエネ
レータ・ルーチンの参照符号が付けられている。
表３のすぐ後には、各汎用言語命令の詳細な説明
とそこに含まれている欄データのソースとが与え
られている。
式データ入力 DC製品テスト例 DCテスト・サイト・テスト例 ACテスト例 汎用言語ジエネレータ 汎用からテスタへの翻訳選択器 汎用からテスタへの翻訳器 発明の効果 ［産業上の利用分野］ この発明は集積回路メモリのテストに関し、よ
り詳細には、選ばれたテスト上のメモリ・アレイ
をテストするため、特別にあつらえたテスト・プ
ログラムを自動的に発生するシステムに関する。 集積回路メモリ・アレイは、データ処理システ
ムでデータを記憶するのに広く用いられている。
当該技術に精通した者にはよく知られているよう
に、集積回路メモリは普通、所定の数の行及び列
を有する行列又はアレイに配列された多数のメモ
リ・セルを有し、各セル毎に１つのデータ・ビツ
トが記憶されている。データは普通、１つ又はそ
れ以上のセルをアドレシングして所望のデータを
読出し又は書込むことにより、アレイ内に書込ま
れ又は読出される。 ［従来技術］ 現在の技術水準においては、１つの半導体基板
上に256000又はそれ以上のセルを集積することが
可能である。このようなアレイは、テスト環境に
おいてきびしい問題を生ずる。 アレイに対して普通実行されるテストには、
DCパラメトリツク・テスト、ACパラメトリツ
ク・テスト、及びACパターン・テストがある。 DCパラメトリツク・テストは、アレイ・セル
及び接続線の静電気的特性、例えば電圧又は電流
限界に関する。DCパラメトリツク・テストは、
その上に相互接続されたメモリ・セルを有する集
積回路について行なうこともでき（すなわち、製
品テスト）、或はその上に接続されない素子を有
する集積回路について行うこともできる（すなわ
ち、テスト・サイト・テスト）。ACパラメトリツ
ク・テストは、最小ビツト／ワード・アドレス・
アクセス時間や最小セル・スイツチング遷移時間
などの動的電気特性に関する。ACパターン・テ
ストは、アレイ内に種々の良く知られたテスト・
パターンを書込みそして読出して、各セルが正し
く機能し他のセルに実行されている機能により妨
げられないことを確認する。良く知られている
ACパターン・テストの例は、ウオーキング１、
マーチング１、又はチエツカーボード・パター
ン・テストである。メモリ・テスタは、普通、ア
レイについて実行される全部のテストを表わした
命令シーケンスをその中に記憶するテスタ・メモ
リ、及びこのテスタ・メモリ内に記憶された命令
シーケンスから適当なアドレス、制御及びデータ
信号を発生するためのテスタ・パターン・ジエネ
レータを有する。 上述した説明から、大きなアレイに対して必要
なテスタ・メモリ命令シーケンスの生成は、法外
に複雑で時間を消費するものであることが理解で
きるであろう。テスタ・メモリの命令シーケンス
は手作業で作られデバツグされなければならな
い。256000ビツト・アレイを処理する時、その処
理は数週間を要するであろう。さらに、命令シー
ケンスを正確に発生するために、テスタ設計者は
使用されるテスタの構成及びその命令セツトにつ
いて非常に精通していなければならない。さら
に、アレイ製造設備は時々、それぞれが異なる命
令セツトを有するいくつかの異なるメモリ・テス
タを使用している。同じテスタ製造者からの異な
るタイプのメモリ・テスタ間でさえもソフトウエ
ア互換性が普通ないため、別のテスタを用いる
時、メモリ・テスタ・データは新しく作られなけ
ればならない。従つて、テスタ・アレイを変更又
は追加することを望むとき、テスト生成又はデバ
ツギングのためにさらに別の数週間を要するであ
ろう。 現在のメモリ・テスタの技術水準においては、
適正なテスタの命令シーケンスを製作する手作業
の一部を軽減するために、テスタが高レベルの命
令セツトを受け入れられるように設計することが
試られている。 ［発明が解決しようとする問題点］ しかしながら、このような高レベル命令はまだ
テスタに依存しており、すなわち、それらは与え
られたテスタに独特なものである。従つて、テス
ト設計者は用いられる各々のテスタに対する高レ
ベル命令セツトに精通していなければならない。
さらに、テストプログラムを定義する高レベル命
令シーケンスは、異なるテスタを用いる時に新規
に作られなければならない。従つて、現在のメモ
リ・テスタの高レベル言語手段は、退屈な仕事を
いくらかは軽減するけれども、多数の異なるアレ
イ・テスタ上で多くのアレイ・タイプをテストし
なければならない製造環境で直面する問題を解決
していない。 したがつて、この発明の主な目的は、複数の選
ばれたメモリ・アレイ・テスタ上で多数のメモ
リ・アレイを自動的にテストするための装置及び
方法を提供することである。 この発明の別な目的は、テスタ設計者がテスタ
に用いられる命令セツト又はハードウエア構成を
知ることを必要とせずに、選ばれた複数のメモ
リ・アレイ・テスタ上で多くのメモリ・アレイを
自動的にテストするための装置及び方法を提供す
ることである。 この発明のさらに別の目的は、特定のテスタに
おいて特定のメモリ・アレイのための命令シーケ
ンスを数週間でなくて数時間で生成することので
きる自動的方法を提供することである。 この発明のさらに別の目的は、多数のメモリ・
テスタのどれにでも使用できまた利用可能となる
新しいメモリ・テスタにも拡張できる。選ばれた
メモリ・アレイ・テスタ上で多数のメモリ・アレ
イを自動的にテストする装置及び方法を提供する
ことである。 ［問題点を解決するための手段］ これら及び他の目的は、テスト仕様を入力する
めにメニユーが提供される対話式データ入力装置
を含む、アレイ・テスタ・システムにより達成さ
れる。テスト仕様とは、テストされるべきアレイ
のための特性的情報、DCテステイング・パラメ
ータ、ACテステイング・パラメータ及び／又は
ACテスト・パターン選択を含むことができる。
特性的情報、DCテステイング・パラメータ、AC
テステイング・パラメータ及びACテスト・パタ
ーン選択は、メモリ設計者によりアレイ・テスト
仕様書類に指定されており、そして個々のテスタ
の特性に依存しないフオーマツトで対話式データ
入力装置に入力される。入力されたテスト仕様の
一貫性及び完全性を保証するため、その入力され
たテスト仕様を自動的に監査するための手段が提
供される。 この発明のアレイ・テスタ・システムはさら
に、汎用言語ジエネレータを含む。この汎用言語
ジエネレータは、対話式データ入力装置に入力さ
れたテスト仕様に基づき、指定されたDCパラメ
トリツク・テスト、ACパラメトリツク・テスト
及び／又はACパターン・テストを実行するた
め、テスタに依存しない命令を生成する。生成さ
された汎用言語命令シーケンスは、個々のメモ
リ・テスタの特性に依存しない。最後に、各々の
テスタに関連した汎用言語翻訳器が、テスタに依
存しない汎用言語命令シーケンスを、指定された
DCパラメトリツク・テスト、ACパラメトリツ
ク・テスト及び／又はACパターン・テストを実
行するために、その関連したテスタに特有な命令
シーケンスに翻訳する。汎用言語命令シーケンス
は、使用されるべきテスタに関連した翻訳器に送
られ、ここで汎用言語命令シーケンスはテスタに
依存した必要な命令シーケンスに翻訳される。翻
訳されたテスタに依存した命令は、アレイをテス
トするのに用いられるテスト信号を発生するた
め、テスタ・メモリに入力される。 この発明の装置は、テスタに依存しない高レベ
ルの記述から、与えられたテスタ上の特定のアレ
イをテストするための命令シーケンスを自動的に
生成するので、メモリ・テスタ・パターンの組
は、数週間でなくて数時間で生成することができ
る。さらに、ユーザは使用される特定のテスタの
命令セツト又はハードウエア構成を理解する必要
がない。最後に、１つのアレイは、そのアレイの
汎用言語命令シーケンスを別のテスタに付随した
汎用言語翻訳器を用いて翻訳することにより、そ
の別のテスタ上で容易にテストをすることでき
る。新しいテスタが利用可能になる時、そのメモ
リ・テスタをこの自動的メモリ・テスト信号発生
システムに組込むためには、単に新しい翻訳器が
作製されるのを要するだけである。 好ましい実施例においては、対話式データ入力
装置はデイスプレイ・ターミナルであり、例えば
IBM3277である。このターミナル上に、特定アレ
イの特性的情報、DCテステイング・パラメー
タ、ACテステイング・パラメータ及びACテス
ト・パターン選択を速やかに入力するためのメニ
ユーが表示される。ホスト・データ・プロセツ
サ、例えばIBM3033、内のデータ入力管理プログ
ラムが、対話式データ入力を制御する。汎用言語
ジエネレータは、同じホスト・プロセツサ内に備
えることのできるコンピユータ・プログラムであ
り、対話式に入力されたテスタに依存しない情報
及びパラメータから、テスタに依存しない命令シ
ーケンスを発生する。翻訳器は、汎用言語命令シ
ーケンスを適当なテスタに依存した命令シーケン
スに翻訳するためのコンピユータ・プログラムを
含み、そのプログラムは同じホスト・データ・プ
ロセツサ又は別のデータ・プロセツサに備えるこ
とができる。 この発明によるアレイをテストする方法は、次
の様な操作を実行するための１又は複数のコンピ
ユータを操作するステツプを含む。 １ 対話式データ入力装置上にメニユーを表示し
て、その装置内にテストされるべきアレイのた
めの特性情報、DCテステイング・パラメー
タ、ACテステイング・パラメータ、及びACテ
スト・パターン選択を入力する。 ２ 入力された情報の正確さ及び完全さを検査
し、そしてオペレータに全ての不完全及び不正
確情報を警告する； ３ 入力された情報に基づきテスタに依存しない
汎用命令シーケンスを生成する；そして ４ 汎用言語命令シーケンスを、使用される特定
のアレイ・テスタのためのテスタに依存した命
令シーケンスに翻訳する。 ［実施例］ （全体のシステム・アーキテクチヤ及び方法） 第１図を参照すると、そこには選ばれたメモ
リ・アレイ・テスタ上の多数のメモリ・アレイを
自動的にテストするためのシステム・アーキテク
チヤの全体と方法が示されている。システム１０
は、アレイ・テスト仕様をそこに入力するための
対話式データ入力装置１２を含む。アレイ・テス
ト仕様は、テストされるべき特定のメモリ・アレ
イ２５Ａ……２５Ｘの特性的情報、DCテステイ
ング・パラメータ、ACテステイング・パラメー
タ及び／又はACテスト・パターン選択を含む。
この情報は、テストされるべきアレイのメモリ・
テスト仕様書類２０Ａ……２０Ｎに記載されてい
る。 データ入力管理プログラム１１は、対話式デー
タ入力装置１２が接続されるホスト・コンピユー
タ内に存在する。データ入力管理１１は、対話式
データ入力装置１２上にメニユーを表示しそして
それにより入力されたデータをデータ入力フアイ
ル１３内に置くために用いられる。入力フアイル
１３内のデータは、メモリ及びそのメモリに実行
されるテストを特徴づけるものであり、どんな特
定のテスタの構成に対しても依存していない。入
力フアイル１３からのデータは、汎用言語ジエネ
レータ１４によりテスタに依存しない汎用言語シ
ーケンス１６に構成される。 そして汎用言語シーケンス１６は、多数の汎用
からテスタへの翻訳器１９Ａ……１９Ｘの適当な
１つに加えられる。翻訳器１９Ａ……１９Ｘは、
その上におかれたアレイ２５Ａ……２５Ｘをテス
トするために用いられる各々のテスタ２１Ａ……
２１Ｘのそれぞれに存在する。パラメータ・フア
イル１５内に含まれているテスタ・ルート指定デ
ータに従つて、汎用―テスタ翻訳選択器１８は汎
用言語シーケンス１６を適当な翻訳器１９Ａ……
１９Ｘに与える。各々の汎用からテスタへの翻訳
器１９Ａ……１９Ｘは、テスタに依存しない汎用
言語シーケンス１６をテスタに依存した命令シー
ケンス３０Ａ……３０Ｘに翻訳することができ
る。テスタ命令シーケンス３０Ａ……３０Ｘは、
関連したテスタ２１Ａ……２１Ｘのテスタ・メモ
リに加えられる。テスタ命令シーケンスは、テス
タ・パターン・ジエネレータにより適正なDCパ
ラメトリツク、ACパラメトリツク及びACパター
ン・テスタを実行するテスト信号を生成するため
に用いられる。 どのアレイＡ……Ｎもテスト・データを再生成
することなくいかなるテスタ１……Ｘ上でテスト
できることが第１図から理解できる。むしろ、汎
用言語命令シーケンス１６は、適正なテスタ命令
シーケンス３０を生成するために適正な汎用から
テスタへの翻訳器１９へ加えられるだけである。
さらに、線２２より上の処理の全ては、テスタに
対して依存しないため、対話式データ入力装置１
２前のユーザは、特定のテスタ構成又は命令セツ
トについて何も知る必要がない。ユーザは、メモ
リ・テスト仕様２０から必要なデータを対話式デ
ータ入力装置１２にデータ入力管理１１に要求さ
れる通りに入力するだけでよい。最後の、新しい
テスタは、この付加されたテスタと汎用言語命令
シーケンスとの間をインタフエイスするための新
しい汎用からテスタへの翻訳器１９を生成するこ
とにより、加えることができる。 第１図はまた、選ばれたテスタ２１上の選ばれ
たメモリ・アレイ２５を自動的にテストするため
の方法の概要を示している。メモリ特性及びテス
ト・データは、対話式データ入力装置１２を経て
入力される。そして、その汎用言語表示は、汎用
言語ジエネレータ１４により生成される。そして
汎用言語命令シーケンスは、適当な汎用からテス
タへの翻訳器１９へ、汎用からテスタへの翻訳選
択器１８により加えられる。適当な翻訳器により
生成されたテスタ命令シーケンスはテスタ・メモ
リ内に記憶され、そしてアレイ２５をテストする
ためのテスト信号を生成するために用いられる。 この明細書の以降の節において、第１図の要素
の各々につき、この発明の自動メモリ・テスト・
システム１０を当業者が製作し使用できる程度に
十分に詳細に説明する。 （対話式データ入力） 第２図を参照しながら、データ入力管理１１の
詳細を説明する。データ入力管理１１は、対話式
データ入力装置１２でユーザにより対話的に入力
されたデータからデータ入力フアイル１３を生成
する。上述したように、対話式データ入力装置１
２は例えばIBM3277などのデイスプレイ端末であ
り、例えばIBM3033などのホスト・コンピユータ
へ接続される。ユーザは、メモリ・テスト仕様２
０からメモリ・テスト・データを第３Ａ図乃至第
３Ｌ図に関連して説明される方法で対話的に入力
する。 再び第２図を参照すると、データ入力管理１１
はスクリーン・イメージ管理及び監査プログラム
２６を有する。このプログラム２６は、テストさ
れるべき特定のアレイのための特性的情報、DC
テステイング・パラメータ、ACテステイング・
パラメータ及びACテスト・パターン選択の対話
式入力を容易にするため所定の順序でもつて適正
なデイスプレイ・スクリーンを使用者に提示する
ことで、データ入力プロセスを制御する。 スクリーン・イメージ管理及び監査２６は、こ
の操作に関連して２つのデータ・ベース、すなわ
ち、スケルトン・データ入力スクリーン・フアイ
ル２３及びエラー・メツセージ・フアイル２４を
用いる。スケルトン・データ入力スクリーン・フ
アイル２３は、スクリーン・イメージ管理及び監
査がユーザーに提示するスクリーンの全ての表示
を含んでいる。スクリーンのいくつかは、第３Ａ
図乃至第３Ｌ図に関連して説明されるようにデー
タ入力を容易にするために前もつて初期設定
（pre―initialized）される。第３Ａ図乃至第３Ｌ
図は、使用されるスケルトン・スクリーンの全て
を示している。これらのスクリーン及びそこに含
まれるフイールドのそれぞれは以下により詳細に
説明される。 スクリーン・イメージ管理及び監査２６により
実行される第２の機能は、対話式に入力されたデ
ータに発生可能なエラーを監査することである。
この監査は一般にシンタツクス監査及びテスト仕
様監査と称される。 エラー・メツセージ・フアイル２４は、使用者
に提示される情報メツセージ及び監査エラー・メ
ツセージを含んでいる。監査中にエラーが検出さ
れると、エラー・メツセージ・データ・ベース２
４からの適当なエラー・メツセージがダイナミツ
クに対話式データ入力装置１２上に出現する。表
１は、エラー警告と使用される情報メツセージ、
及びそれらの意味の短い説明を表にしたものを含
む。出力メツセージ２７は、対話式データ入力中
に対話式データ入力装置１２上に表示されるエラ
ーメツセージの単なるハード・コピーである。 表 １ エラー警告及び情報メツセージ エラー１：６製品マスタースライス番号は３桁
数字でなければならない。 意 味：自明である。 エラー２：製品タイプ（PRODUCT TYPE）
が“ウエフア”（WAFER）または
“モジユール”（MODULE）または
“テスト・サイト”（TEST SITE）
でない。 意 味：上の３つの選択の内の１つが選択され
なければならない。 エラー３：製品のフツトプリントが11×11また
は17×17でない。 意 味：システム内に予定された可能なピン・
グリツドは11×11および17×17だけ
である。 エラー４：テスターは支援されていない。 意 味：可能なテスタの現在のリストは、−，−
である。 エラー５：“PART＃ID”は無効である。 意 味：自明である。 エラー６：処理は“NEW”または“MOD”ま
たは“DEL”でなければならな
い。 意 味：もしこれがこの製品及びテスタの最初
のテストである場合は“NEW”を
入力する。もしAC又はDCデータが
すでに入力されていてそれに補充す
るデータを連結する場合に
“MOD”を入力する。この製品及び
テスタに存在するデータを削除する
ときに“DEL”を入力せよ。 エラー７：テスト名−はテストの登録簿にはい
つていない。 意 味：正しいテスト・サイト・テスト名を入
れるか又は有効なテストの登録簿を
更新せよ。 エラー８：テスト番号 の遅延値の測定単位が
指定されていない。 意 味：“MS”または“US”または“NS”
のいずれかを指定せよ。 警 告：テスト番号 の最大限界値と最小限界
値との範囲が0.5ボルト／アンペア
よりも大きい。 意 味：正／負の符号が矛盾していないか、そ
して、値が正しく指定されているか
を確認せよ。 警 告：テスト名 の測定単位が最大限界値と
最小限界値との間で等しくない。 意 味：測定単位の名称が正しく指定されてい
るかを確認せよ。 エラー９：テスト名 の最大限界値と最小値と
が逆になつている。 意 味：最大限界値が最小限界値より小さい。 エラー10：電力供給“ケース番号”または“ケ
ース番号”（NUMBER OF
CASE）が数字でない。 意 味：値は２桁の数字でなければならない。 エラー11：電力供給CASE＃ IOCLAMP値が
不正確に指定されている。 意 味：数値の後にＶまたはMVをつけなけれ
ばならない。 エラー12：電力供給ケース＃ IORANGが正
しくない。 意 味：値は与えられた表から選ばなければな
らない。 情報１：汎用言語コントローラが操作を開始し
た。 意 味：自明である。 情報２：DC汎用言語ジエネレータが操作を開
始した。 意 味：自明である。 情報３：DC汎用言語ジエネレータが正しく完
了した。 意 味：自明である。 表１のエラー及び警告メツセージは、スクリー
ン・イメージ管理及び監査２６により、対話式に
入力されたデータの完全性及び一貫性を監査する
ために用いられる。エラー２（表１）は、不石確
な“製品タイプ”（PRODUCT TYPE）情報が
DCアレイ・ライブラリイ割付けスクリーン（第
３Ｂ図）上に入力された時に生ずるシンタツク
ス・エラーの１例である。エラー２メツセージが
スクリーン上に出現した時、ユーザーは誤りのな
いデータを再び入力することを要求される。エラ
ー10（表１）は、認識されないテスト・サイトの
“テスト名”（TEST NAME）がDCテスト・サイ
ト限定メニユー・スクリーン（第３Ｇ図）上に入
力された時に生ずる仕様エラーの一例である。認
識されないテスト・サイト“テスト名”（TEST
NAME）は、もし名前が不正確（例えば、つづ
り間違い）に入力される場合、またはテスト・サ
イト・テストの登録簿がそのテストを認識するよ
うに更新される必要がある場合、に生ずるであろ
う。 スクリーン・イメージ管理及び監査２６の制御
の下で対話式に入力されたアレイ・テスト・デー
タは、データ入力フアイル１３内に置かれる。デ
ータ入力フアイル１３は、スケルトン・スクリー
ン内に満たされたコレクシヨンとして組織される
対話的に入力されたデータを含む区画されたデー
タ・セツトである。 次に、第４図を参照すると、スクリーン・イメ
ージ管理及び監査２６のアーキテクチヤの詳細が
示されている。オプシヨン・メニユー・プロセツ
サ２９が主な制御ソフトウエアである。オプシヨ
ン・メニユー・プロセツサ２９は、与えられたス
クリーンに対するユーザーの応答（第３Ａ図乃至
第３Ｌ図に関連して説明される）を解読し、どの
スクリーンを対話式データ入力装置１２上に表示
するかを決定する。オプシヨン・メニユー・プロ
セツサ２９は、さらにどのプログラムを対話的に
入力されたデータを処理するために呼出すかを決
定する。最後に、オプシヨン・メニユー・プロセ
ツサ２９はリターン・コードにより他のプログラ
ム内の活動を監視する。そして、スケルトン・デ
ータ入力スクリーン・フアイル２３とエラー・メ
ツセージ・フアイル２４との間のリンケージを与
える。 割振りルーチン３２は、AC及びDC割振りスク
リーン（第３Ｂ図及び第３Ｃ図に関連して以下に
説明される）へのユーザーの応答を処理する。こ
れらに関連して入力されたデータは、その後の処
理を支援するためのデータ入力フアイル１３内に
単一のデータ・セツトを形成するのに用いられ
る。 DCテスト条件ルーチン３１は、電力供給スク
リーン、DCテスト限界スクリーン、及びDCテス
ト・サイト限界スクリーン（それぞれ第３Ｅ，３
Ｆ及び３Ｇ図に関連して以下により詳細に説明さ
れる）に関連して入力されるユーザー・データを
処理する。ユーザーにより満されたフイールドの
それぞれは、適正な構文法、完全さ、及び以下に
説明される技術的正確さに関する可能性について
検査される。 ACテスト条件ルーチン３３は、電力供給スク
リーン、及びACアレイ・テスト限界スクリーン
及び付加的パス・スクリーン（以下にそれぞれ第
３Ｅ，３Ｉ及び３Ｊ図に関連して説明される）に
関連して入力されるユーザー情報を処理する。ユ
ーザーにより満されたフイールドのそれぞれは、
適正な構文法、完全さ、及び以下に説明される技
術的正確さに関する可能性について検査される。 システム実行ルーチン３４は、背景処理メニユ
ー（第３Ｌ図に関連して説明される）に関するユ
ーザーの応答を解釈する。システム実行ルーチン
３４は、以下に説明されるように要求されたユー
ザー・オプシヨンを実行するため、必要なジヨブ
制御言語を準備する。 今、第３図を参照しながら、データ入力管理１
１により対話式データ入力装置１２上に与えられ
る対話式データ入力スクリーンを説明する。この
説明と関連して、スクリーンを表示する順番をフ
オーマツト及びそこに入力されるデータと共に説
明する。説明を簡潔にするために、特定のテス
ト・データの入力を第３図に関連して説明する。 ユーザーにより入力されるデータは、高レベ
ル・アレイ・テスト仕様２０内に含まれる。仕様
２０は、アレイ設計者が特定のアレイに対して実
行することを望む必要なDCパラメトリツク・テ
スト、ACパラメトリツク・テスト及びACパター
ン・テストを独特に詳述している。高レベル仕様
２０内の情報はテスタに対して独立、すなわち、
使用される特定のテスタに関して無関係にアレイ
に対して実行されるべき必要なテストを詳述して
いる。 この発明のシステムが初期設定される時、第３
Ａ図に示される主オプシヨン・メニユー・スクリ
ーンが、データ入力装置１２上に出現する。この
スクリーンは、ユーザーに６つのオプシヨンの内
の１つを選択することを要求する。オプシヨ１は
第３Ｂ図のDCアレイ・ライブラリイ割振りスク
リーンを出現させる。オプシヨン２は第３Ｃ図の
ACアレイ・ライブラリイ割振りスクリーンを出
現させる。オプシヨン３は第３Ｄ図乃至３Ｇ図に
表示されるDCテスト・スクリーンを以下により
詳細に説明される順序で出現させる。オプシヨン
４は第３Ｈ乃至３Ｊに表示されるACテスト・ス
クリーンを以下に説明する順序で出現させる。オ
プシヨン５は第３Ｋ図に示される前景処理スクリ
ーンを出現させ、オプシヨン６は第３Ｌ図に示さ
れる背景処理スクリーンを出現させる。 オプシヨン３及び４を選択する前に、オプシヨ
ン１及び２がそれぞれ選択されなければならない
ことに注意しなければならない。もし、これが行
なわれなければ、適当なエラー・メツセージが表
示されるだろう。 第３Ｂ図及び３Ｃ図の対話式データ入力スクリ
ーンが以下に詳細に説明される。アレイ・テスト
仕様対話式入力を簡単に説明するために、DC及
びACテストの両方の代表的例がユーザーの視点
から説明される。 （DC製品テスト例） DCテストに対して、DC製品テスト（相互接続
されたメモリ・セルから成る集積回路アレイに対
して行なわれる）及びDCテスト・サイト・テス
ト（接続されない素子をその上に有する集積回路
チツプに対して行なわれる）の両方が説明され
る。ここで初めて説明されるDC製品テスト、DC
テスト・サイト・テスト及びACテストは、代表
的なテスト・データが第１図の全体のテスト・シ
ステムを通じてどのように処理されるかを説明す
るために、この明細書の残りの部分を通じて実行
される。DC製品テスト・データ入力を説明する
目的のため、高レベル・テスト仕様２０は、Ｖcc
電源が2Vに設定され、ＶBB電源が0Vに設定され
た状態でアレイ・ピンＰ１上の入力電流を測定す
ることを要求していると仮定する。またテスト
は、ピンＰ２及びＰ３に800mVの電圧が印加さ
れる際にピンＰ１に200mVの電圧が印加される
ことを要求している。測定される入力電流は、
100乃至500μＡの間になければならない。 上述のDCテスト・データは以下のようにして
入力される。 第３Ａ図の主オプシヨン・メニユー・スクリー
ンが現れた時、ユーザーはオプシヨン１を選択す
る。これは第３Ｂ図のDCアレイ・ライブラリ割
振りスクリーンを出現させる。第３Ｂ図の割振り
スクリーンは、ユーザーにプロダクトを説明する
一般的なパラメータの一続きを入力することを要
求する。このパラメータの一続きは、テスト・シ
ステムにより引き続くDCテスト・データの処理
のために必要な全てのデータ・セツトを独特に割
振るために後に使用される。より詳細には、第３
Ｂ図を参照すると、“技術（TECHNOLOGY）”
の欄（フイールド）はどのアレイ製品フアミリイ
がテストされているかを識別する。“製品タイプ
（PRODUCT TYPE）”の欄（フイールド）はパ
ツケージ・レベルを識別する。“部品番号識別
（PART＃ID）”及び“設計変更レベル
（ENGINEERING CHANGE LEVEL）”の欄
（フイールド）は、アレイ製品フアミリイ内の特
定のアレイ構成要素及びそれの現在の設計レベル
を識別する。最後に、“処分（DISPOSITION）”
の欄（フイールド）は、このテストが全く新しい
DCテスト・データ組を生成しているのか又は存
在するデータを修正しているのかどうかを識別す
る。 第３Ｂ図の割振りスクリーン内へのデータ入力
が完成すると、スクリーン・イメージ管理２６は
再び第３Ｂ図の主オプシヨン・メニユーを提示す
る。そして、上述の例のDC製品テスト・データ
を入力するために、ユーザーは“DCテスト・デ
ータ入力（DC TEST DATA ENTRY）”（オプ
シヨン３）を選択する。オプシヨン３の選択は、
第３Ｄ図のDCテスト・データ入力スクリーンを
出現させる。DCテスト・データ入力スクリーン
は、ユーザーに入力されるべきDCテスト情報の
所望のタイプを選択することを可能にする。ユー
ザーは、“プロジエクト識別（PROJECT
IDENTIFICAION）”をテスト・プログラム
（TEST PROGRAM）”名と共に入力する。“テ
スト・プログラム”名のフオーマツト定義はスク
リーン上に記述される。“メンバー
（MEMBER）”の欄はDCテスト・データのどのタ
イプがアクセスされて更新されるべきかを決定す
る。メンバー（MEMBER）欄のフオーマツトは
以下の通りである。 “Ｄ” xxx―技術 ｙ―製品タイプの第１文字 Ｚ―接尾部レベル “Ｌ”又は“Ｓ”−“Ｌ”→テスト限界、“Ｓ”→
電源 第３Ｄ図のDCテスト・データ入力スクリーン
を完成させた後、もし選択すると、“メンバー
（MEMBER）”の欄に対する上述のフオーマツト
に従つて利用可能なメンバーを含んだ選択リスト
がユーザーに提供される。上述したテスト・デー
タ例を入力するために、ユーザーは電源限界を選
択する。そして、第３Ｅ図の電源メニユー・スク
リーンが出現する。 第３Ｅ図を参照すると、“電力供給ケース番号
（POWER SUPPLY CASE NUMBER）”の欄は
テストに対して要求される各々独特な電力供給構
成を識別する。これは、同じDCアレイ・テスト
内で異なつた電力供給構成を行う融通性を与え
る。“電力供給ケース番号（POWER SUPPLY
CASE NUMBER）”の欄は、第３Ｅ図の電源メ
ニユー・スクリーン内の情報と第３Ｆ図のテスト
限界スクリーンとの間に以下に述べるような連結
を与える。この欄は“１”に設定される。“ケー
スの総番号（TOTAL NUMBER OF
CASES）”の欄は、単に高レベル・テスト仕様２
０により定義される独特の電力供給構成の総数で
ある。この例においては、この欄は“１”に設定
される。上述の例のデータを入力するために、ユ
ーザーはグループ１及び２の“ＶCC”欄にキーワ
ード“ＶCC”を満し、グループ１及び２の“ＶB
Ｂ”欄にキーワード“ＶBB”を満す。電力ピンの
２つのグループとして電力供給を表示することに
より、もし製品がある与えられた供給電圧に対し
て付加的な電力ピンを要求する時、物理的電力供
給ピンを共有する融通性がある。これは以下に述
べる“モード（MODE）”欄と関連して用いられ
る。 “電力供給クランプ（POWER SUPPLY
CLAMP）”電圧及びコンプライアンス電流“範
囲（RANGE）”値は第３Ｅ図に示されるような
標準値に前もつて初期設定される。ユーザーは、
前もつて初期設定された値を使用するか又はそれ
らを変更するかの選択権を有する。“モード
（MODE）”欄は、５つの電力供給ＶCC，ＶBB，
ＶEE，V11，V22のどの１つに対しても３つの値の
内の１つであることができる。 ある与えられたアレイ製品に対するある与えら
れた供給電圧に要求される電圧供給ピンの数が、
グループ１及び２内の利用可能な供給ピンの総数
と一致する時、“標準（STANDARD）”モードが
使用される。“多重（MULTIPLE）”モード及び
“２重（DUAL）”モードは、グループ１及び２内
の利用可能以上に供給ピンの総数が必要とされる
時に用いられる。“多数（MULTIPE）”は、単に
１つの供給設定によりグループ１及び／又はグル
ープ２が共有されるのを必要とされる時に用いら
れる。もし、グループ１及び２が２つの異する供
給設定により共有されるのを必要とされる時には
“２重（DULE）”が用いられる。前もつて初期設
定される値は、“標準（STANDARD）”である。
“入／出力クランプ（IOCLAMP）”及び“入／出
力範囲（IORANGE）”欄は第３Ｅ図に示される
値に前もつて初期設定される。ユーザーは初期設
定値を使用するか又はそれらを変更する選択権を
有する。 供給メニユー・スクリーン（第３Ｅ図）を完成
した時、ユーザーは再び前述したようにデータ入
力選択リストを提示されるであろう。そして、ユ
ーザーはDCテスト限界スクリーンを選択し、そ
して第３Ｆ図に示されるスクリーンが出現する。
第３Ｆ図のデータを供給するため、ユーザーは指
定されているテストを識別するために用いる８文
字の“テスト名（TEST NAME）”を最初に供給
する。 “診断番号（DIAGNOSTIC NUMBER）”は前
もつて１に初期設定される。“診断番号
（DIAGNOSTIC NUMBER）”は故障相互関係に
用いられ、そしてユーザーはこの番号を修正する
ことができる。“遅延（DELAY）”欄は、システ
ムが計算した遅延を無効にするユーザーの融通性
を可能にする。さもなければ、システムは電力供
給が安定するまで測定時間を遅らすために安定時
間遅延を計算する。上述したDC製品テスト例の
データを入力するために、“P1”“500μＡ”、及
び“100μＡ”がそれぞれ“測定されるピン
（MEASURED PIN）”、“高限界（HIGH
LIMIT）”及び“低限界（LOW LIMIT）”欄に入
力される。“電力供給ケース番号（POWER
SUPPLY CASE NUMBER）”の欄は“１”に設
定される。この“１”はこのテストに対して第３
Ｅ図の電力供給スクリーン中のどの構成が使用さ
れるべきかを示す。第３Ｆ図の“ピン（PIN）”
及び“値（VALUE）”の欄は必要な与えられた
条件を含む。上述した特別の例においては、以下
のピン及び値が入力されるだろう。 “PIN” “VALUE” P1 200mV P2 800mV P3 800mV ＶCC 2V ＶBB 0V 第３Ｆ図の下から３分の１の欄は、DCテスト
の実行中にパルスを書込むための必要条件に関す
る。もし、高レベル・テスト仕様２０がパルス書
込みを必要とするならば、パルスは第３Ｆ図の下
から３分の１の欄を満すことにより指定される。
“タイプ（TYPE）”の欄はAC又はDCスイツチの
どちらが使用されるべきかを決定する。“ピン
（PIN）”欄はパルスされるピン番号である。“リ
ード（LEAD）”及び“トレール（TRAIL）”欄
は、パルスの前及び後端を時間値及び単位（例え
ば、20ナノ秒に対しては20ns）を入力して定義
する。“零復帰（RETURN TO ZERO）”欄はそ
れが遷移か又は完全なパルスかを決定する。 第３Ｆ図のDCテスト限界スクリーンが完成さ
れた後、１つのDCプロダクト・テストのための
スクリーン入力は完成され、そして第３Ａ図の主
オプシヨン・メニユーが再び表示されるだろう。
もちろん、多数のDCプロダクト・テストの場合
を上述した方法により入力することができる。 DCテスト・データの対話式入力の説明を完成
させるために、第２の例がDCテスト・サイト・
データの入力について示される。 （DCテスト・サイト・テスト例） 高レベル・テスト仕様２０が、−500mV乃至−
700mVの間のＶBEトランジスタ測定を必要とす
ると仮定する。このデータを入力するために、上
述の対話式データ入力工程が、ユーザーに第３Ｆ
図のDCテスト限界メニユーの代りに第３Ｇ図の
DCテスト・サイト限界メニユーが提示されるこ
とを除いて続行されるであろう。第３Ｆ図と対照
的に第３Ｇ図のスクリーンの表示は、第３Ｂ図の
DCアレイ・ライブラリイ割振りスクリーンの
“製品タイプ（PRODUCT TYPE）”の欄に入力
されるデータにより決定されるだろう。 第３Ｇ図のDCテスト・サイト限界メニユーの
表示に際して、ユーザーは指定されているテスト
を識別するためにテスト名を入力するだろう。
“ピン（正）（PIN（POS））”及び“ピン（負）
（PIN（NEG））”の欄はトランジスタ上のどのポ
イント間が測定されるかを選択するために用いら
れる。上述の例においては、単に正のピンが指定
されるのを必要とし、ユーザーはエミツタ・ピン
番号に対応するプロダクト・ピンを入力するであ
ろう。例えば、このプロダクト・ピンはＰ１であ
る。−500mV及び−700mVの値がそれぞれ“高限
界（MAX LIMIT）”及び“低限界（MIN
LIMIT）”の欄に入力される。 “診断番号（DIAGNOSTIC NUMBER）”の欄
は前もつて“01”に初期設定される。この欄は故
障相関関係のために使用され、またユーザーによ
り修正されることができる。“電力供給ケース番
号（POWER SUPPLY CASE NUMBER）”の
欄は“１”に設定される。したがつて、この
“１”は供給メニユー（第３Ｅ図）の内のどの構
成が用いられるべきかを指定する。“エミツタ・
ピン（EMITTER PIN）”及び“エミツタ値
（EMITTER VALUE）”の欄は、高レベル・テ
スト仕様２０に指定されるようにエミツタ・ピン
名Ｐ１及び加えられる電流値（−10μＡ）に設定
される。“ベース・ピン（BASE PIN）”Ｐ２はグ
ランド（“GND”）に設定される。同様に、“コレ
クタ・ピン（COLLECTOR PIN）”Ｐ３はグラ
ンド（“GND”）に設定される。もし、高レベル
仕様２０により要求されるならば、他の条件及び
処理パラメータも指定することができる。DCテ
スト・サイト・テストの完了時に、ユーザーは第
３Ａ図の主オプシヨン・メニユーに戻るだろう。 第３Ａ図乃至第３Ｌ図のデータ入力スクリーン
の記述を完了するために、ACテストの例を説明
する。 （ACテスト例） 例示される特別の例は良く知られているチエツ
カーボード・テストであり、ワード方向に増加し
ていく。テストは100nsのサイクル時間で実行さ
れる。読出し及び書込みパルスは20nsであり、
電力供給ＶCCが0V、電力供給ＶBBが−2V、そし
て電力供給ＶEEが−5Vである。 上述したDCテストと同じ様に、ユーザーは第
３Ａ図の主オプシヨン・メニユー・スクリーンと
共に開始し、オプシヨン２を選択する。第３Ｃ図
のACアレイ・ライブラリイ割振りスクリーンが
表示される。第３Ｃ図の割振りスクリーンはユー
ザーが一般的な製造記述パラメータの一続きを入
力することを要求する。このパラメータの一続き
は、その後にテスト・システムにより後のACテ
スト・データの処理のため、全ての必要なデータ
組を独特に割振るために用いられる。より詳細に
は、第３Ｃ図を参照すると、“技術
（TECHNOLOGY）”の欄はどのアレイ製品フア
ミリイがテストされているかを識別する。“製品
タイプ（PRODUCT TYPE）”欄はパツケージ・
レベルを示す。“部品番号（PART NUMBER）”
及び“設計変更レベル（ENGINEERING
CHANGE LEVEL）”の欄は一般的なアレイ・プ
ロダクト・フアミリイ内の特定のアレイ要素とそ
の現在の設計レベルとを識別する。“ワード・ア
ドレス数（NUMBER OF WORD
ADDRESSES）”及び“ビツト・アドレス数
（NUMBER OF BIT ADDRESSES）”はアレイ
のアドレスの大きさを定義する。“データ線数
（NUMBER OF DATA LINES）”はアレイのデ
ータ・イン及びデータ・アウト・ポートを定義す
る。“コントロール線数（NUMBER OF
CONTROLL LINES）”は読出し、書込み又はデ
ータ線と関連した制御ゲート数を定義する。“デ
ザイン（DESIGN）”の欄は、アレイの物理的配
置、即ち織り込まれている（interwoven）か織
り込まれていない（non―interwoven）かについ
て関する。最後に、“処理（DISPOSITION）”の
欄はテスト期間が全く新しいACテスト・データ
の組を発生しているのか又は単に存在しているデ
ータを修正しているのかを識別する。 第３Ｃ図のACアレイ・ライブラリイ割振りス
クリーン内のデータ入力を完了すると、スクリー
ン・イメージ管理２６は、再び第３Ａ図の主オプ
シヨン・メニユーを表示する。そして、上述の例
のACテスト・データを入力するために、ユーザ
ーは“AC TEST DATA ENTRY”（オプシヨン
４）を選択する。オプシヨン４の選択は、第３Ｈ
図のACテスト・データ入力スクリーンを表示さ
せる。このスクリーンはユーザーに入力されるべ
き所望のタイプのACテスト情報を選択すること
を許す。ここで指定される情報はすでに第３Ｄ図
に関連して説明されている。 第３Ｈ図のACテスト・データ入力スクリーン
の完了の後、もし選択されたならば、選択リスト
がユーザーに与えられ、上述したように電力供給
限界又は入力／出力テスト限界のいずれかを選択
することを可能にする。上述したテスト・データ
を入力するために、ユーザーは電力供給限界を選
択するであろう、そして第３Ｅ図の供給メニユ
ー・スクリーンが表わされるであろう。このメニ
ユーは、すでにDCテスト例に関して詳細に説明
されており、再び説明しない。 第３Ｅ図の供給メニユー・スクリーンの完成の
際、ユーザーは再びデータ入力選択リストを表示
されるであろう。ここでユーザーはACテスト限
界メニユーを選択し、第３Ｉ図に示されるスクリ
ーンが表示される。第３Ｉ図のスクリーンのデー
タを供給するため、ユーザーは指定されているテ
ストを識別するのに用いられる８文字のテスト名
を最初に与える。“診断番号（DIAGNOSTIC
＃）”の欄は前もつて“01”に初期設定される。
“診断番号（DIAGNOSTIC＃）”は故障相関関係
に用いられ、ユーザーはこの番号を修正できる。
“電力供給ケース番号（POWER SUPPLY
CASE＃）”の欄は“１”に設定され、このテス
トのために電力供給スクリーンのどの構成が用い
られるかを指定する。“サイクル時間（CYCLE
TIME）”の欄はテストのためのサイクル時間で
あり、上述の例によれば100nsがそこに置かれ
る。“ピン・タイミング（PIN TIMING）”欄は
必要なACテストを行うために要するパルス情報
を含んでいる。ACテストの例を続けると、プロ
ダクト読出しピンは0nsのＴON、２０nsのＴO〓
〓を有し、零復帰パルスＲZであろう。説明のた
めに、プロダクト読出しピンがＲ１であると仮定
する。書込みピン（Ｗ１と呼ぶと仮定する）は同
様な方法によつて定義されるであろう。 “電源／入力／出力ピン（POWER／
INPUT／OUTPUT PIN）”の欄は、次のように
満されるであろう。“PIN”はＶCC、“VALUE”
は0V、“PIN”はＶBB、“VALUE”は−2V、
“PIN”はＶEE、“VALUE”は−5Vである。“パ
ターン・グループ（PATTERN GROUP）”はこ
のACテスト例に対して“１サイクル／セル
（1CYCLE／CELL）”に設定されるであろう。他
の適当なパターン・グループ欄は、周知のテス
ト・パターンに対応してN2、４サイクル／セル
などである。“総パス（TOTAL PASSES）”の
欄は２に設定されるだろう。この欄はテスト・パ
ターン・システムにより付加的なパス・スクリー
ン（第３Ｊ図に関して述べられる）の数を決定す
るために用いられる。パスは、テスト・サイクル
の間に実行されるべき操作の数として定義され
る。“パス数（PASS NUMBER）”の欄は、この
操作サイクルを決定する数である。“CMODE”
の欄は、現在のアドレシングが増加的
（INCREMENT）方法であるか又は減少的
（DECREMENT）方法であるかを指示する。こ
の例ではこれは増加的である。 第３Ｉ図の説明を続けると、“CADDRESS
DIRECTION”の欄は、アレイ内を処理するため
のアドレシング体系を示している。上述のACテ
ストの例において、それはワード・アドレス
（ripword）中をリツプリング（rippling）する。
“HMODE”及び“HADDRESS DIRECTION”
は前述したのと同じ意味を有し、N2ホーム・ア
レイ・アドレスのみに関する。“N2スキツプ・ワ
ード（N2SKIP WORD）”及び“N2SKIP BIT）”
の欄は、もし縮減されたN2又はPing―Pongテス
トが要求されるときに用いられる。もし、完全な
N2でなく縮減化されたテストが実行される時、
これらの欄はアウエイ・アドレス（away
address）を飛び越す時に飛び越すべきビツト又
はワードの番号を示すことにより縮減化されたア
ドレシング体系を定義している。 パルス部分（第３Ｉ図の下３分の１）は、パス
の間にパルスされるべきピンを決定する。上述さ
れたACテストの例においては、最初のパスは書
込みサイクルであり、そのため書込みピンＷ１が
パルスされる。最後に、第３Ｉ図の底の機能
（FUNCTION）部分は実行されるべきアレイ操
作を指定している。このACテスト例ではセルの
テスト毎が１つのサイクルであるので、最初のパ
スで１つのアレイ操作が実行される。したがつ
て、上述のACテストの例に対しては、“WXO”
が指定される。許される機能が表２に含まれてい
る。従つて、ユーザーは表２からアレイ全体にわ
たつてこのパスのためにセル毎に別個の操作を示
す複数の機能を入力することができる。これらの
機能はテスト技術において良く知られており、従
つて詳細には説明しない。 表 ２ ACパターン機能： (1) 一律に零を読出す： RU0 (2) 一律に１を読出す： RU1 (3) 零から始まるチエツカーボードを読出す：
RX0 (4) １から始まるチエツカーボードを読出す：
RX1 (5) 零から始まる単一ビツトを読出す： RS0 (6) １から始まる単一ビツトを読出す： RS1 (7) 零から始まるデータ・イン・バー（DATA
―IN BMRS）を読出す： RD0 (8) １から始まるデータ・イン・バー（DATA
―IN BARS）を読出す： RD1 (9) 零から始まるコルバー（COLBARS）を読出
す： RC0 (10) １から始まるコルバー（COLBARS）を読出
す： RC1 (11) ホーム・アドレスに於て零を読出す： RH0 (12) アウエイ・アドレスに於て零を読出す： RA0 (13) ホーム・アドレスに於て１を読出す： RH1 (14) アウエイ・アドレスに於て１を読出す：
RA1 (15) 一律に零を書込む： WU0 (16) 一律に１を書込む： WU1 (17) 零から始まるチエツカーボードを書込む：
WX0 (18) １から始まるチエツカーボードを書込む：
WX1 (19) 零から始まる単一ビツトを書込む： WS0 (20) １から始まる単一ビツトを書込む： WS1 (21) 零から始まるデータ・イン・バーを書込
む： WD0 (22) １から始まるデータ・イン・バーを書込
む： WD1 (23) 零から始まるコルバー（COLBARS）を書
込む： WC0 (24) １から始まるコルバー（COLBARS）を書
込む： WC1 (25) ホーム・アドレスに於て零を書込む： WH0 (26) アウエイ・アドレスに於て零を書込む：
WA0 (27) ホーム・アドレスに於て１を書込む： WH1 (28) アウエイ・アドレスに於て１を書込む：
WA1 第３Ｉ図のACテスト限界スクリーンの“機能
（FUNCTIONS）”の欄が満されている時、チエ
ツカーボードの第１回のパスが完了される。デー
タ入力管理は自動的に付加的なパス・スクリーン
（第３Ｊ図）を提示する。提示されるパス・スク
リーンの全体数は、第３Ｉ図の“総パス数
（TOTAL PASS＃）”の欄の関数である。第３Ｊ
図の付加的パス・スクリーンの欄は、第３Ｉ図の
ACテスト制限スクリーンと関連して既に説明さ
れており、説明はしない。ユーザーは“RXO”
機能に対して第３Ｊ図の付加的パス・スクリーン
を完了するだろう。完成の際、第３Ａ図の主オプ
シヨン・メニユーが再び現われる。オプシヨン１
乃至４が既に完了しているため、ユーザーは前景
処理を実行するためにオプシヨン５を選択するで
あろう。そして、第３Ｋ図の前景処理スクリーン
が現れるであろう。第３Ｋ図の前景処理スクリー
ンは、システムがスクリーン・イメージ管理及び
監査プログラム２０の監査部分を実行してデータ
の完全さの監査を実行することを命令する。この
監査については前で説明しているのでここで再度
説明しない。同様に、第３Ｋ図の前景処理スクリ
ーン中の全ての欄は第３Ｈ図のACテスト・デー
タ入力スクリーンと関連して説明されたので再び
説明しない。前景処理の完了の際、第３Ａ図の主
オプシヨン・メニユーが再び表示されるだろう。 良好な結果を得たオン・ライン監査の後で、オ
プシヨン６を背景処理のために用いることができ
る。オプシヨン６の選択の際、第３Ｌ図の背景処
理オプシヨン・メニユーが出現する。バツクグラ
ンド処理メニユーは、ユーザーがシステムに第１
図の汎用言語命令シーケンスを発生させることを
命ずることを可能にする。OPTION欄は、“テス
タ（TESTER）”を除いて単にyes／noの返事を
要求している。汎用言語命令シーケンス１６の発
生が、以下に詳細に説明される。 ［汎用言語ジエネレータ］ 第５図を参照しながら、汎用言語ジエネレータ
を詳細に説明する。第５図に示すように、汎用言
語ジエネレータ１４は３つの大きなモジユール、
すなわち、汎用言語ジエネレータ・コントローラ
３６、DC汎用言語ジエネレータ３７、及びAC汎
用言語ジエネレータ３８を有する。各々のモジユ
ールについて以下に詳細に説明する。 汎用言語ジエネレータ１４への入力は、データ
入力フアイル１３及びエラー・メツセージ・フア
イル２４であり、これらは対話式データ入力に関
して説明された。 汎用言語ジエネレータ・コントローラ３６は、
汎用言語ジエネレータ１４の全体の動作を制御す
るメイン・ルーチンである。コントローラ３６
は、DC及びAC言語ジエネレータ３７及び３８の
それぞれによる内部処理のための入力／出力デー
タ・ベース操作、プログラム入力／出力
（entry／exit）結合、及びシステム・コア割振り
を管理する。コントローラ３６はまた、リター
ン・コードを経て言語ジエネレータ３７及び３８
の成功及び失敗を監視する。失敗に出会つたなら
ば、区分されたエラー・メツセージ・フアイル２
４から適当なメツセージ・メンバーを選択する。
適当なエラー・メツセージ・フアイル・メンバー
名及び対応するリターン・コードは共にコントロ
ーラの内の内部テーブルに含まれる。ジエネレー
タ３７及び３８からのリターン・コードとテーブ
ルのそれとを突合せることにより、コントローラ
は対応するエラー・メツセージ・メンバー名を選
択する。コントローラ３６はどの言語ジエネレー
タを呼出すかを決定するために背景処理オプシヨ
ン（第３Ｌ図）によりトリガされたパラメータを
用いる。 第５図を再び参照すると、DC汎用言語ジエネ
レータ３７はDC言語ステートメントを発生する
モジユールである。第６図にDC汎用言語ジエネ
レータ３７の組織及び内部要素が示されている。 第６図を参照すると、DC汎用言語ジエネレー
タ３７内の主ルーチンは、DC汎用言語ジエネレ
ータ・コントローラ３９である。コントローラ３
９はDC製品及びDCテスト・サイト汎用言語源生
成のための全体的な管理機能を有する。コントロ
ーラ３９は、第３Ｂ図のDC割振りスクリーンか
ら要求されたテストの主要なタイプ（すなわち、
製品又はテスト・サイト・テスト）を決定する。
データ入力フアイル１３の内容及びテストのタイ
プに基づいて、コントローラ３９はどの言語源ジ
エネレータ・ルーチン（４１乃至４９）を呼び出
すべきかそしてどの順序でそれら呼び出されるべ
きかを決定する。コントローラ３９はまた、全て
のルーチン中の入口／出口結合を管理し、そして
リターン・コードを経て各言語源ジエネレータ４
１乃至４９内の活動を監視する責任を持つてい
る。コントローラ３９はまた、適当な誤り及び発
生された汎用言語源ステートメントを主汎用言語
ジエネレータ・コントローラ３６へ伝送する。 コントローラ３９は最初に第３Ｅ図の供給メニ
ユーを処理し、そして全てのジエネレータ・ルー
チン４１乃至４９がアクセスすることのできる内
部電力供給テーブルを作成する。このテーブルは
電力供給ケース番号で牽引可能である。各電力供
給はそれと関連した８データ欄を有する。それら
は、“ID”、“VOLTAGE”、“VALUE”、
“COMPLIANCE CURRENT”、“MODE”、
“CLAMPING VOLTAGE”、“SELECT
INDICATOR”（Yes，No）、及び
“ACTIVATE”（Yes，No）である。これらの欄
の全ては電力圧を除いて第３Ｅ図の供給メニユー
から直接に識別できる。“VALUE”はテスト限
界データから得られそしてその部分で説明される
だろう。これに加えて、“IO CLAMP”及び“IO
RANGE”は、FRCPNジエネレータが呼出され
た時にFRCPNステートメント中に挿入するため
共通にアクセス可能な記憶領域に貯えられる。 コントローラ３９は、データ入力フアイル１３
内に記憶されている第３Ｇ図のDCテスト・サイ
ト限界データ又は第３Ｆ図のDC製品テスト限界
データを操作し、そして内部テーブル及びこの情
報を含み汎用言語ジエネレータ・ルーチン４１乃
至４９のいずれによつてもアクセスすることので
きる共通にアクセス可能な記憶領域を作成する。
いずれの限界スクリーンからの“テスト名
（TEST NAME）”、“診断番号（DIAGNOSTIC
＃）”、“測定されるピン（MEASURED PIN）”、
“高及び低限界（HIGH AND LOW LIMITS）”
及び“電力供給ケース番号（POWER SUPPLY
CASE NUMBER）”も共通記憶領域に貯えられ
る。コントローラ３９は残つているスクリーン情
報から内部入力／出力状態テーブル及び書込みテ
ーブル・アレイを作成する。内部入力／出力状態
テーブルは、全ての非電力供給ピンに対してピン
当り２つの項目でもつて組織されるだろう。その
項目は“ピン名（PIN NAME）”及び“値
（VALUE）”である。電力供給ID名を有するピン
は、それらの値を要求された電力供給ケース番号
に対して内部電力供給テーブル内に既にある値と
比較される。これは供給を突合わせて行なわれ
る。そしてもし値が異なつているならば、供給は
新しい値を挿入させて、選択をyesにセツトす
る。値に関係なくスクリーンに表われた全ての供
給は、活性化インジケータ・セツトを有する。 書込みテーブル・アレイは、限界スクリーン内
の書込み情報から構成されるだろう。ピン当り５
つの記入項目が存在する。記入項目は、“ピン名
（PIN NAME）”、“遷移の前端（LEADING
EDGE OF TRANSITION）”、“遷移の後端
（TRAILING EDGE OF TRANSITION）”、
“DC／AD又は無（DC／AC OR NONE）”、及び
“零復帰又は非零復帰（RETUTN OR NON―
RETURN TO ZERO”である。これに加えて、
書込みフラグが内部共通領域内に格納される。 上記の処理が完了した後、コントローラ３９は
TSTID、COMMENT及びDMODEステートメン
トを発生するためINITジエネレータ４８を呼出
す。INITから戻る際に、コントローラ３９は
SELPSジエネレータ４１を呼出す。このジエネ
レータは、もしいずれかのSELPSステートメン
トが出される必要があるならばそのいずれかを決
定する。SELPSジエネレータ４１から戻る際、
SCTPSジエネレータ４２を呼び出す。SCTPSの
後、コントローラ３９はFRCPNジエネレータ４
６を呼び出す。次にコントローラ３９は、書込み
が要求されているかどうかを決定するため書込み
フラグを検査する。もしそうならば、それは
WRTPNジエネレータ４３を呼び出す。次に、
DELAYジエネレータ４５が呼び出される。最後
に、コントローラ３９は測定されるべきピンを検
査する。もし、それが電力供給であるならば、そ
れはMEAPSジエネレータ４４を呼び出し、そう
でなければ、MEAPNジエネレータ４７を呼び出
す。 再び第６図を参照して、今度はジエネレータ・
ルーチン４１乃至４９を個々に説明する。DC汎
用言語命令セツトが表３に記載されている。表３
は各DC汎用言語命令の記述、その目的、欄（フ
イールド）の定義、及び典型的な例を含んでい
る。各汎用言語命令は、第６図の関連したジエネ
レータ・ルーチンの参照符号が付けられている。
表３のすぐ後には、各汎用言語命令の詳細な説明
とそこに含まれている欄データのソースとが与え
られている。
【表】
【表】
【表】
第６図及び表３を参照すると、SELPSジエネ
レータ・ルーチン４１は全てのSELPS汎用言語
ステートメントを形成する。このステートメント
は電力供給を定義する。ルーチンは電力供給ケー
ス番号にアクセスし、それを先に書かれた内部電
力供給テーブルを索引するために用いる。このケ
ースでの全ての供給に対する選択インジケータ
は、供給が選択される必要があるかどうかを決定
するために検査される。もし、選択が必要である
ならば、ルーチンはSELPSステートメントを作
るために内部電力供給テーブル内に前もつて記憶
されている情報を使用する。 ACTPSジエネレータ・ルーチン４２は、
ACTPS汎用言語ステートメントを作る。このス
テートメントは前もつて選択された電力供給を活
動化するために用いられる。電力供給識別ID欄
は内部供給テーブルから得られる。そして、活動
化＝yesと共にテーブルの記入項目は、それらか
らACTPSを発生させる。 WRTPNジエネレータ４３は、WRTPN汎用言
語ステートメントを作る。このステートメント
は、書込みクロツク・ピンが遷移を生ずるように
する。ジエネレータ４３は、DCテスト限界レコ
ード（第３Ｆ図）の書込み部分から始まる内部書
込みテーブル内に記憶されている書込み情報を処
理する。指定された情報は、書込みクロツク・ピ
ン、前縁又は後縁遷移端、及び一時的パルスかど
うかを含む。ルーチンは、端を比較することによ
り遷移又はパルスの極性（負又は正）を決定す
る。それはWRTPNステートメント内のフラグ
を、前もつて記述された内部書込みテーブル記入
項目により処理し、またこれら記入項目セツト内
の情報の組合せに基づいてセツトする。WRTPN
ステートメントの下での種々の組合せがテーブル
３内に記述されている。 MEAPSジエネレータ・ルーチン４４は、
MEAPS汎用言語ステートメントを作る。このス
テートメントは電力供給を測定する。このルーチ
ンは、第３Ｆ又は３Ｇ図のテスト限界レコード内
から発生するデータから、測定されるべき電力供
給、高及び低値、及び診断番号を得る。モードは
内部供給テーブルから得られる。用いられる電力
供給ケースに対して、測定されている電力供給は
テーブル内の供給及び選ばれた適当なモード選択
に対してマツチングさせられる。値は、テスト限
界スクリーン内で高及び低限界の両方が、又は単
に一方或は他方のみが指定されているかどうかに
基づいて決定される。 DELAYジエネレータ・ルーチン４５は
DELAY汎用言語ステートメントを作る。このス
テートメントは、テスト命令実行間の遅延を識別
するために用いられる。ルーチン４５は必要な遅
延を使用される命令のタイプ及び命令の数に基づ
いて計算する。命令の各タイプは特定の量の遅延
を与える。DC汎用言語ジエネレータ・コントロ
ーラ３９は、計算された遅延の代りに指定変更
（オーバーライド）遅延を使用するかどうかをパ
ラメータにより指示する。指定変更（オーバーラ
イド）遅延の量は第３Ｆ図のテスト限界レコード
から生ずる。 FRCPNジエネレータ・ルーチン４６はFRCPN
汎用言語ステートメントを作る。このステートメ
ントは入力／出力ピンにフオーシング条件を加え
るために用いられる。ルーチンは、入力／出力ピ
ン及び与えられるべき値を含んだ内部活動状態テ
ーブルを作成し維持する。ルーチン４６はコント
ローラ３９により作成されたＩ／Ｏ状態テーブル
を解折し、Ｉ／Ｏ状態テーブル内の各ピンの値を
内部活動状態アレイ・テーブル内のそれに対応す
る記入項目と比較する。同じ値を持つたピンは
Ｉ／Ｏ状態テーブルから取り除かれる。一致しな
い新しいピンが活動テーブルに加えられる。Ｉ／
Ｏ状態テーブルを渡るパスを完了した後、残つた
ピンはフオースされる共通の値に従つてグループ
分けされる。全ての独特の値はFRCPNステート
メントを出させる。範囲及びクランピング条件は
第３Ｅ図の供給レコードから発生されたデータよ
り生ずる。 MEAPNジエネレータ・ルーチン４７は、
MEAPN汎用言語ステートメントを作る。このス
テートメントは出力ピンを測定するために用いら
れる。ルーチンは、第３Ｆ及び３Ｇ図の限界スク
リーンから発生する測定情報を処理する。指定さ
れる情報は測定ピン、高及び低限界及び診断番号
を含む。 INITジエネレータ・ルーチン４８はTSTID及
びDMODE汎用言語ステートメントを構成する。
これらテスト・ステートメントの構成の間に、
“COMMENT”が呼び出されてテスト名アドレス
がそれに渡される。TSTID命令は行なわれるテ
ストのタイプを識別し、そしてDMODE命令は最
初の失敗で停止する診断モードが要求されている
かどうか又はテスタはたとえ失敗が生じたとして
も続けるべきになつているかどうかを識別する。
ルーチンはTSTIDステートメント内にDCアイデ
ンテイフアイヤを貯えている。診断番号はコント
ローラ３９により共通領域内に貯えられており、
この診断番号は診断モードを決定し、そしてON
又はOFF条件のいずれかが貯えられるだろう。
もし、診断番号が０であると、“OFF”が貯えら
れ、さもなければ、“ON”が貯えられるだろう。 COMMENTジエネレータ・ルーチン４９は
COMMENT汎用言語ステートメントを作る。こ
のステートメントは注釈（コメント）を通信する
ために用いられる。ルーチンは使用されるべき注
釈（コメント）を示すそれに渡されたアドレス・
パラメータを用いる。COMMENTルーチンは、
他のどんなルーチンにより呼び出されることがで
きる。例えば、テスト名コメント・ステートメン
トを作るためにINITルーチン４８に呼び出され
ることもできる。 第５図を再び参照すると、AC汎用言語ジエネ
レータ３８はAC汎用言語ステートメントを作る
モジユールである。AC汎用言語ジエネレータ３
８の組織及び内部要素が第７図に示されている。
第７図を参照すると、AC汎用言語ジエネレータ
３８内の主ルーチンは、AC汎用言語ジエネレー
タ・コントローラ５０である。コントローラ５０
は、AC製品汎用言語源生成のための全体の管理
機能を有する。テストのタイプ及びデータ入力フ
アイル１３の内容に基づいて、コントローラ５０
はどの言語源・ジエネレータ・ソース・ルーチン
５１―５６を呼出し、そしてそれらをどの順序で
呼出すかを決定する。コントローラ５０は、また
全てのルーチン中の入口／出口リンケージを管理
し、リターン・コードを用いて各言語源ジエネレ
ータ５１乃至６６内の活動を監視する責任をも持
つている。この監視工程は、ソース言語ジエネレ
ータ５１乃至６６により作られたどんな汎用言語
ソース・ステートメントと、適当なエラーを共に
汎用言語ジエネレータ・コントローラ３６へ通信
することを含む。 コントローラ５０は、最初に第３Ｅ図の供給メ
ニユーから内部電力供給テーブルを構成する。こ
のテーブルはいずれのジエネレータ・ルーチン５
１乃至６６によりアクセスすることができ、また
電力供給ケース番号から索引することができる。
各供給はそれに関連した７つのデータ欄を有す
る。それらは、“識別（ID）”、“電圧値
（VOLTAGE VALUE）”、“コンプライアンス電
流（COMPLIANCE CURRENT）”、“モード
（MODE）”、“クランピング電圧（CLAMPING
VOLTAGE）”、“選択インジケータ（SELECT
INDICATOR）”、（Yes／No）、及び“活性化
（ACTIVATE）”（Yes／No）である。“電圧値
（VOLTAGE VALUE）”を除いてこれらの欄の
全てはテスト・レコード・データから発生し、こ
のセクシヨンで説明される。そして、コントロー
ラ５０は第３Ｉ図のAC限界スクリーンを処理す
る。“テスト名（TEST NAME）”、“診断番号
（DIAGNOSTIC＃）”、“電力供給ケース番号
（POWER SUPPLY CASE＃）”、及び“サイク
ル時間（CYCLE TIME）”は、ジエネレータ・
ルーチン５１乃至６６のいずれもが使用できるよ
うに共通にアクセス可能な記憶領域中に貯えられ
る。内部ピン・タイミング・テーブルはテスト・
メニユー内に指定されているタイミング情報から
構成される。ピン当りに５つのテーブル要素があ
る。それらは、“ピン名（PIN NAME）”、“導通
時間（TURN―ON TIME）”、“遮断時間
（TURN―OFF TIME）”、“零復帰又は非零復帰
（RETURN OR NON―RETURN TO
ZERO）”、及び“選択（SELECT）”（Yes／No）
である。メニユー中の全てのピンは、すでにピ
ン・タイミング・テーブル中にあるピン及び値に
対してマツチングさせられる。マツチングを行な
われそして同じ値を有するピンは“選択
（SELECT）”を“NO”にセツトし、そして
PGTIMジエネレータ５６により再度指定される
ことはない。異なる値はテーブル内に挿入され、
そして“SELECT”を“YES”にセツトする。
マツチングされないピンは、新規なものとして内
部ピン・タイミング・テーブルへ加えられ、そし
て“選択（SELECT）”を“YES”にセツトす
る。 テスト・メニユーの“ピン／値（PIN／
VALUE）”の部分は、その後処理される。コン
トローラ５０は、全ての非電力供給ピンに対して
ピン当り２つの記入項目を持つて内部入力／出力
状態テーブル・アレイを作る。記入項目は“ピン
名（PIN NAME）”及び“値（VALUE）”であ
る。電力供給ID名を有するピンは、共通にアク
セス可能な記憶領域中に指示された電力供給ケー
ス番号に対する内部電力供給テーブル内にすでに
ある値とそれらの値とを比較する。これは供給
IDピン名を突き合せる（マツチングする）こと
によりなされる。もし、値が異なつていると、供
給は新しい値を挿入し、そして選択を“YES”
にセツトする。全ての出現する供給は活動化標識
セツトを有する。 パターン・セクシヨンは、次にコントローラ５
０により処理される。“パターン・グループ
（PATTERN GROUP）”、全パス（TOTAL
PASSES）”、“パス番号（PASS＃）”、
“CMODE”、“CADDRESS DIRECTION”、
“HMODE”、“HADDRESS DIRECTION”、“N2
スキツプ・ワード（N2SKIP WORD）”、及びN2
スキツプ・ビツト（N2SKIP BIT）”欄は、全て
共通にアクセス可能な内部記憶領域中に貯えられ
る。内部パルス・テーブルはメニユーのパルス・
セクシヨンから構成される。このテーブルは、ピ
ン当りに１つの要素、すなわちピン名を有する。 機能セクシヨンは、次に処理される。表２中に
説明される３文字の機能操作は、各機能を要素と
する機能テーブル中に貯えられる。また、機能の
数のカウントは、PASDELルーチン５９により
用いられるために共通にアクセス可能な記憶領域
内に貯えられ保持される。そして、TSTIDルー
チン６６が呼び出され、その完了の後、コントロ
ーラ５０はCOMMENTルーチン６１を呼出し、
それにテスト名を含んだ共通のアクセス可能な記
憶領域のアドレスを渡す。次に、DIMENジエネ
レータ５１、その後にSELPSジエネレータ５４
が呼出される。SELPSジエネレータ５４は、も
しSELPSステートメントが必要ならばどのステ
ートメントが出されるべきかを決定する。
ACTPSルーチン５３が呼出され、次にPGTMル
ーチン５６が続く。これらのルーチンは、もし
ACTPS及びPGTIMステートメントが必要ならば
どれが出されるべきかを決定する。次に、
CYCTMルーチン５５が呼出される。CYCTMの
次に、コントローラ５０はTEXEC及びDELAY
ジエネレータ６４及び５７をそれぞれ呼出す。そ
して、COMMENTジエネレータ６１を呼出し、
それにパターン・グループを含んでいる共通にア
クセス可能な記憶領域のアドレスを渡す。
PASDELルーチンが後に続くPATDELルーチン
５８が次に呼出される。 そして、コントローラ５０は、一度に１つ、機
能テーブル要素を解析する。これは、READ又は
WRITEルーチン６３又は６５をそれぞれ呼出す
かどうかを決定するため、最初の文字を解読す
る。“Ｗ”は書込みを示し、“Ｒ”は読出しを示
す。適正なルーチンに機能テーブル要素のアドレ
スが渡される。機能テーブルを通しての処理が完
了した後、PLSPNルーチン６２が呼出される。
これは、第３Ｉ図のメニユーに対する処理を完了
させる。 そして、コントローラ５０は、第３Ｊ図のメニ
ユーが必要とされるかどうかを見るために指定さ
れた総パス欄を検査する。コントローラ５０は、
総パス欄が満足されるまで、第３Ｊ図を処理す
る。この処理は、“パス番号（PASS＃）”、
“CMODE”、“CADDRESS DIRECTION”、
“HMODE”、“HADDRESS DIRECTION、“N2ス
キツプ・ワード（N2SKIP WORD）”、及び“N2
スキツプ・ビツト（N2SKIP BIT）”欄を共通に
アクセス可能な内部記憶領域を貯えることを含
む。内部パルス・テーブル及び機能テーブルは、
前述したように作られる。PASDELジエネレー
タ５８への呼出しに始まる、残りのコントローラ
の処理は第３Ｉ図のメニユーに関して前述したの
と同じである。これは、全ての第３Ｊ図のメニユ
ーに対して同じである。 第７図を再び参照して、ジエネレータ・ルーチ
ン５１―６６を個別に説明する。各ジエネレー
タ・ルーチンは、シングル汎用言語ステートメン
ト・タイプを発生する。AC汎用言語ステートメ
ント・タイプは表４に記載されている。表４は、
各AC汎用言語ステートメントの記述、その目
的、欄の定義、及び典型的な例を含んでいる。各
汎用言語ステートメントは、第７図の関連したジ
エネレータ・ルーチンに参照づけられる。表４の
後に、各汎用言語命令の説明とそれに含まれる欄
データのソースとが与えられる。
レータ・ルーチン４１は全てのSELPS汎用言語
ステートメントを形成する。このステートメント
は電力供給を定義する。ルーチンは電力供給ケー
ス番号にアクセスし、それを先に書かれた内部電
力供給テーブルを索引するために用いる。このケ
ースでの全ての供給に対する選択インジケータ
は、供給が選択される必要があるかどうかを決定
するために検査される。もし、選択が必要である
ならば、ルーチンはSELPSステートメントを作
るために内部電力供給テーブル内に前もつて記憶
されている情報を使用する。 ACTPSジエネレータ・ルーチン４２は、
ACTPS汎用言語ステートメントを作る。このス
テートメントは前もつて選択された電力供給を活
動化するために用いられる。電力供給識別ID欄
は内部供給テーブルから得られる。そして、活動
化＝yesと共にテーブルの記入項目は、それらか
らACTPSを発生させる。 WRTPNジエネレータ４３は、WRTPN汎用言
語ステートメントを作る。このステートメント
は、書込みクロツク・ピンが遷移を生ずるように
する。ジエネレータ４３は、DCテスト限界レコ
ード（第３Ｆ図）の書込み部分から始まる内部書
込みテーブル内に記憶されている書込み情報を処
理する。指定された情報は、書込みクロツク・ピ
ン、前縁又は後縁遷移端、及び一時的パルスかど
うかを含む。ルーチンは、端を比較することによ
り遷移又はパルスの極性（負又は正）を決定す
る。それはWRTPNステートメント内のフラグ
を、前もつて記述された内部書込みテーブル記入
項目により処理し、またこれら記入項目セツト内
の情報の組合せに基づいてセツトする。WRTPN
ステートメントの下での種々の組合せがテーブル
３内に記述されている。 MEAPSジエネレータ・ルーチン４４は、
MEAPS汎用言語ステートメントを作る。このス
テートメントは電力供給を測定する。このルーチ
ンは、第３Ｆ又は３Ｇ図のテスト限界レコード内
から発生するデータから、測定されるべき電力供
給、高及び低値、及び診断番号を得る。モードは
内部供給テーブルから得られる。用いられる電力
供給ケースに対して、測定されている電力供給は
テーブル内の供給及び選ばれた適当なモード選択
に対してマツチングさせられる。値は、テスト限
界スクリーン内で高及び低限界の両方が、又は単
に一方或は他方のみが指定されているかどうかに
基づいて決定される。 DELAYジエネレータ・ルーチン４５は
DELAY汎用言語ステートメントを作る。このス
テートメントは、テスト命令実行間の遅延を識別
するために用いられる。ルーチン４５は必要な遅
延を使用される命令のタイプ及び命令の数に基づ
いて計算する。命令の各タイプは特定の量の遅延
を与える。DC汎用言語ジエネレータ・コントロ
ーラ３９は、計算された遅延の代りに指定変更
（オーバーライド）遅延を使用するかどうかをパ
ラメータにより指示する。指定変更（オーバーラ
イド）遅延の量は第３Ｆ図のテスト限界レコード
から生ずる。 FRCPNジエネレータ・ルーチン４６はFRCPN
汎用言語ステートメントを作る。このステートメ
ントは入力／出力ピンにフオーシング条件を加え
るために用いられる。ルーチンは、入力／出力ピ
ン及び与えられるべき値を含んだ内部活動状態テ
ーブルを作成し維持する。ルーチン４６はコント
ローラ３９により作成されたＩ／Ｏ状態テーブル
を解折し、Ｉ／Ｏ状態テーブル内の各ピンの値を
内部活動状態アレイ・テーブル内のそれに対応す
る記入項目と比較する。同じ値を持つたピンは
Ｉ／Ｏ状態テーブルから取り除かれる。一致しな
い新しいピンが活動テーブルに加えられる。Ｉ／
Ｏ状態テーブルを渡るパスを完了した後、残つた
ピンはフオースされる共通の値に従つてグループ
分けされる。全ての独特の値はFRCPNステート
メントを出させる。範囲及びクランピング条件は
第３Ｅ図の供給レコードから発生されたデータよ
り生ずる。 MEAPNジエネレータ・ルーチン４７は、
MEAPN汎用言語ステートメントを作る。このス
テートメントは出力ピンを測定するために用いら
れる。ルーチンは、第３Ｆ及び３Ｇ図の限界スク
リーンから発生する測定情報を処理する。指定さ
れる情報は測定ピン、高及び低限界及び診断番号
を含む。 INITジエネレータ・ルーチン４８はTSTID及
びDMODE汎用言語ステートメントを構成する。
これらテスト・ステートメントの構成の間に、
“COMMENT”が呼び出されてテスト名アドレス
がそれに渡される。TSTID命令は行なわれるテ
ストのタイプを識別し、そしてDMODE命令は最
初の失敗で停止する診断モードが要求されている
かどうか又はテスタはたとえ失敗が生じたとして
も続けるべきになつているかどうかを識別する。
ルーチンはTSTIDステートメント内にDCアイデ
ンテイフアイヤを貯えている。診断番号はコント
ローラ３９により共通領域内に貯えられており、
この診断番号は診断モードを決定し、そしてON
又はOFF条件のいずれかが貯えられるだろう。
もし、診断番号が０であると、“OFF”が貯えら
れ、さもなければ、“ON”が貯えられるだろう。 COMMENTジエネレータ・ルーチン４９は
COMMENT汎用言語ステートメントを作る。こ
のステートメントは注釈（コメント）を通信する
ために用いられる。ルーチンは使用されるべき注
釈（コメント）を示すそれに渡されたアドレス・
パラメータを用いる。COMMENTルーチンは、
他のどんなルーチンにより呼び出されることがで
きる。例えば、テスト名コメント・ステートメン
トを作るためにINITルーチン４８に呼び出され
ることもできる。 第５図を再び参照すると、AC汎用言語ジエネ
レータ３８はAC汎用言語ステートメントを作る
モジユールである。AC汎用言語ジエネレータ３
８の組織及び内部要素が第７図に示されている。
第７図を参照すると、AC汎用言語ジエネレータ
３８内の主ルーチンは、AC汎用言語ジエネレー
タ・コントローラ５０である。コントローラ５０
は、AC製品汎用言語源生成のための全体の管理
機能を有する。テストのタイプ及びデータ入力フ
アイル１３の内容に基づいて、コントローラ５０
はどの言語源・ジエネレータ・ソース・ルーチン
５１―５６を呼出し、そしてそれらをどの順序で
呼出すかを決定する。コントローラ５０は、また
全てのルーチン中の入口／出口リンケージを管理
し、リターン・コードを用いて各言語源ジエネレ
ータ５１乃至６６内の活動を監視する責任をも持
つている。この監視工程は、ソース言語ジエネレ
ータ５１乃至６６により作られたどんな汎用言語
ソース・ステートメントと、適当なエラーを共に
汎用言語ジエネレータ・コントローラ３６へ通信
することを含む。 コントローラ５０は、最初に第３Ｅ図の供給メ
ニユーから内部電力供給テーブルを構成する。こ
のテーブルはいずれのジエネレータ・ルーチン５
１乃至６６によりアクセスすることができ、また
電力供給ケース番号から索引することができる。
各供給はそれに関連した７つのデータ欄を有す
る。それらは、“識別（ID）”、“電圧値
（VOLTAGE VALUE）”、“コンプライアンス電
流（COMPLIANCE CURRENT）”、“モード
（MODE）”、“クランピング電圧（CLAMPING
VOLTAGE）”、“選択インジケータ（SELECT
INDICATOR）”、（Yes／No）、及び“活性化
（ACTIVATE）”（Yes／No）である。“電圧値
（VOLTAGE VALUE）”を除いてこれらの欄の
全てはテスト・レコード・データから発生し、こ
のセクシヨンで説明される。そして、コントロー
ラ５０は第３Ｉ図のAC限界スクリーンを処理す
る。“テスト名（TEST NAME）”、“診断番号
（DIAGNOSTIC＃）”、“電力供給ケース番号
（POWER SUPPLY CASE＃）”、及び“サイク
ル時間（CYCLE TIME）”は、ジエネレータ・
ルーチン５１乃至６６のいずれもが使用できるよ
うに共通にアクセス可能な記憶領域中に貯えられ
る。内部ピン・タイミング・テーブルはテスト・
メニユー内に指定されているタイミング情報から
構成される。ピン当りに５つのテーブル要素があ
る。それらは、“ピン名（PIN NAME）”、“導通
時間（TURN―ON TIME）”、“遮断時間
（TURN―OFF TIME）”、“零復帰又は非零復帰
（RETURN OR NON―RETURN TO
ZERO）”、及び“選択（SELECT）”（Yes／No）
である。メニユー中の全てのピンは、すでにピ
ン・タイミング・テーブル中にあるピン及び値に
対してマツチングさせられる。マツチングを行な
われそして同じ値を有するピンは“選択
（SELECT）”を“NO”にセツトし、そして
PGTIMジエネレータ５６により再度指定される
ことはない。異なる値はテーブル内に挿入され、
そして“SELECT”を“YES”にセツトする。
マツチングされないピンは、新規なものとして内
部ピン・タイミング・テーブルへ加えられ、そし
て“選択（SELECT）”を“YES”にセツトす
る。 テスト・メニユーの“ピン／値（PIN／
VALUE）”の部分は、その後処理される。コン
トローラ５０は、全ての非電力供給ピンに対して
ピン当り２つの記入項目を持つて内部入力／出力
状態テーブル・アレイを作る。記入項目は“ピン
名（PIN NAME）”及び“値（VALUE）”であ
る。電力供給ID名を有するピンは、共通にアク
セス可能な記憶領域中に指示された電力供給ケー
ス番号に対する内部電力供給テーブル内にすでに
ある値とそれらの値とを比較する。これは供給
IDピン名を突き合せる（マツチングする）こと
によりなされる。もし、値が異なつていると、供
給は新しい値を挿入し、そして選択を“YES”
にセツトする。全ての出現する供給は活動化標識
セツトを有する。 パターン・セクシヨンは、次にコントローラ５
０により処理される。“パターン・グループ
（PATTERN GROUP）”、全パス（TOTAL
PASSES）”、“パス番号（PASS＃）”、
“CMODE”、“CADDRESS DIRECTION”、
“HMODE”、“HADDRESS DIRECTION”、“N2
スキツプ・ワード（N2SKIP WORD）”、及びN2
スキツプ・ビツト（N2SKIP BIT）”欄は、全て
共通にアクセス可能な内部記憶領域中に貯えられ
る。内部パルス・テーブルはメニユーのパルス・
セクシヨンから構成される。このテーブルは、ピ
ン当りに１つの要素、すなわちピン名を有する。 機能セクシヨンは、次に処理される。表２中に
説明される３文字の機能操作は、各機能を要素と
する機能テーブル中に貯えられる。また、機能の
数のカウントは、PASDELルーチン５９により
用いられるために共通にアクセス可能な記憶領域
内に貯えられ保持される。そして、TSTIDルー
チン６６が呼び出され、その完了の後、コントロ
ーラ５０はCOMMENTルーチン６１を呼出し、
それにテスト名を含んだ共通のアクセス可能な記
憶領域のアドレスを渡す。次に、DIMENジエネ
レータ５１、その後にSELPSジエネレータ５４
が呼出される。SELPSジエネレータ５４は、も
しSELPSステートメントが必要ならばどのステ
ートメントが出されるべきかを決定する。
ACTPSルーチン５３が呼出され、次にPGTMル
ーチン５６が続く。これらのルーチンは、もし
ACTPS及びPGTIMステートメントが必要ならば
どれが出されるべきかを決定する。次に、
CYCTMルーチン５５が呼出される。CYCTMの
次に、コントローラ５０はTEXEC及びDELAY
ジエネレータ６４及び５７をそれぞれ呼出す。そ
して、COMMENTジエネレータ６１を呼出し、
それにパターン・グループを含んでいる共通にア
クセス可能な記憶領域のアドレスを渡す。
PASDELルーチンが後に続くPATDELルーチン
５８が次に呼出される。 そして、コントローラ５０は、一度に１つ、機
能テーブル要素を解析する。これは、READ又は
WRITEルーチン６３又は６５をそれぞれ呼出す
かどうかを決定するため、最初の文字を解読す
る。“Ｗ”は書込みを示し、“Ｒ”は読出しを示
す。適正なルーチンに機能テーブル要素のアドレ
スが渡される。機能テーブルを通しての処理が完
了した後、PLSPNルーチン６２が呼出される。
これは、第３Ｉ図のメニユーに対する処理を完了
させる。 そして、コントローラ５０は、第３Ｊ図のメニ
ユーが必要とされるかどうかを見るために指定さ
れた総パス欄を検査する。コントローラ５０は、
総パス欄が満足されるまで、第３Ｊ図を処理す
る。この処理は、“パス番号（PASS＃）”、
“CMODE”、“CADDRESS DIRECTION”、
“HMODE”、“HADDRESS DIRECTION、“N2ス
キツプ・ワード（N2SKIP WORD）”、及び“N2
スキツプ・ビツト（N2SKIP BIT）”欄を共通に
アクセス可能な内部記憶領域を貯えることを含
む。内部パルス・テーブル及び機能テーブルは、
前述したように作られる。PASDELジエネレー
タ５８への呼出しに始まる、残りのコントローラ
の処理は第３Ｉ図のメニユーに関して前述したの
と同じである。これは、全ての第３Ｊ図のメニユ
ーに対して同じである。 第７図を再び参照して、ジエネレータ・ルーチ
ン５１―６６を個別に説明する。各ジエネレー
タ・ルーチンは、シングル汎用言語ステートメン
ト・タイプを発生する。AC汎用言語ステートメ
ント・タイプは表４に記載されている。表４は、
各AC汎用言語ステートメントの記述、その目
的、欄の定義、及び典型的な例を含んでいる。各
汎用言語ステートメントは、第７図の関連したジ
エネレータ・ルーチンに参照づけられる。表４の
後に、各汎用言語命令の説明とそれに含まれる欄
データのソースとが与えられる。
【表】
【表】
【表】
【表】
【表】
第７図と表４を参照すると、DIMENジエネレ
ータ・ルーチン５１はDIMEN汎用言語ステート
メントを作る。このステートメントは、アレイの
大きさと一般関連情報とを伝える。ルーチン５１
は第３Ｃ図のACアレイ割振りメニユーを読み、
ワード線、ビツト線、データ線、コントローラ線
の数をDIMENステートメント内に貯える。これ
に加えて、設計タイプ（織り込まれている
（interwoven）又は織り込まれていない
（noninterwoven）が、DIMENステートメント内
のフラグ欄内に翻訳される。 ACTPSジエネレータ・ルーチン５３は、
ACTPS汎用言語ステートメントを作る。このル
ーチンは、第６図のルーチン４２に関して前に説
明された。同じルーチンがここで用いられる。 SELPSジエネレータ・ルーチン５４は、
SELPS汎用言語ステートメントを作る。このル
ーチンは、第６図のルーチン４１に関して前に説
明された。同じルーチンがここで用いられる。 CYCTMジエネレータ・ルーチン５５は、
CYCTM汎用言語ステートメントを作る。このス
テートメントは、行なわれているテストのサイク
ル時間を指定する。ルーチン５５は、共通にアク
セス可能な記憶領域中にコントローラ５０により
貯えられたサイクル時間を用いる。 PGTIMジエネレータ・ルーチン５６は、
PGTIM汎用言語ステートメントを作る。このス
テートメントは、テストに用いられるタイミング
条件を指定する。ルーチン５６は、コントローラ
５０により作られ、第３Ｉ図のACテスト限界レ
コードから得られた内部タイミング活動テーブル
を用いる。ルーチンは、ピン・タイミング・テー
ブル中の各ピンの選択欄を解析して、yesである
各ピンに対してPGTIMステートメントを作る。
ピン名及び開始時間はテーブル欄から直接得られ
る。パルス幅は、タイミング・テーブル・アレイ
中の開始と停止時間欄の絶対的差である。フラグ
は、正又は負極性及び零復帰又は非零復帰の組合
せに基づいてセツトされる。正極性は開始時間よ
り大きい停止時間を有し、負の場合は逆である。
零復帰又は非零復帰は、タイミング・テーブル中
に示されている。 DELAYジエネレータ・ルーチン５７は、
DELAY汎用言語ステートメントを作る。このル
ーチンは、第６図のルーチン４５に関して前で説
明された。同じルーチンがここで用いられる。 PATDELジエネレータ・ルーチン５８は、
PATDEL汎用言語ステートメントを作る。この
ステートメントは、アレイ・テスト・パターン・
セツトの開始を識別する。ルーチン５８は、パタ
ーン・グループ名および前もつて割り当てられた
整数値とを含む内部テーブルを有する。突合せ
（マツチング）は、内部テーブル・アレイ内の名
前とコントローラにより第３Ｉ図のACテスト限
界レコードから貯えられたパターン・グループ名
との間で行なわれる。対応する整数値が選択され
る。 PASDELジエネレータ・ルーチン５９は、
PASDEL汎用言語ステートメントを作る。この
ステートメントは、アレイ・パターンのグループ
内のアレイ動作の独特なセツトを表す。ルーチン
５９は、それぞれ新しいパターン・グループの開
始時に１に初期設定されるカウンタを使用する。
カウンタは、第３Ｉ及び３Ｊ図のACテスト限界
レコードにより命ぜられるように、パターン・グ
ループ内の新しいパスごとに更新される。ルーチ
ン５９は、コントローラ５０により作られたこの
パスに対して実行されるべき読出し／書込みアレ
イ動作の数を示すカウンタを検査する。上記の２
つのカウンタは、PASDELステートメント内に
貯えられる。 LOGSTジエネレータ・ルーチン６０は、
LOGST汎用言語ステートメントを作る。このス
テートメントは、ACアレイ・テストのパスの間
にコントロール線に対する論理前提条件値が要求
されていることを示す。このルーチンは、コント
ローラ５０により作られたＩ／Ｏ状態テーブルを
用いる。これは、テーブルを解析し、共通値を持
つピンを一緒にグループ化する。全ての独特な値
は、LOGSTを出す。 COMMENTジエネレータ・ルーチン６１は、
COMMENT汎用言語ステートメントを作る。こ
のルーチンは、第６図のルーチン４９と関連して
前で説明された。同じルーチンがここで用いられ
る。 PLSPNジエネレータ・ルーチン６２は、
PLSPN汎用言語ステートメントを作る。このス
テートメントは、アレイ・テスト・パス中にコン
トロール線にパルスを加える。ルーチン６２は、
コントローラ５０により作られた内部パルス・テ
ーブルから、パルスされるべきコントロール線を
得る。 READジエネレータ・ルーチン６３は、READ
汎用言語ステートメントを作る。このステートメ
ントは、アレイから値を読む。ルーチン６３は最
初に現在アレイ・アドレスまたはアウエイN2ア
ドレス・フラグを作る。これは、コントローラ５
０により共通にアクセス可能な記憶領域内に貯え
られたcaddress方向を、支援された方向と対応
するフラグ値とを含む内部テーブルと突合せる
（マツチングする）ことにより行われる。表４
は、支援されたcaddress方向及び対応するフラ
グ値を示す。現在アドレス・シーケンス・フラグ
値は、コントローラ５０により共通記憶領域内に
貯えられたcmode欄から得られる。増加は１の値
を有し、減少は２の値を有する。ホーム・アドレ
ス・フラグは、N2タイプのテストに対してのみ
ホーム・アドレシング方向を指定する。フラグ
は、同じ突合せ（マツチング）技術及び前述した
アドレス・テーブルを用いて作られる。もし、こ
れがメニユー中で指定されなければ、欄の値は零
に設定される。ホーム・アドレス・シーケンス・
フラグは、N2処理に対してのみ定義され、コン
トローラ５０により貯えられたhmode欄から得ら
れる。処理はcmodeのみに似ていて、この欄がメ
ニユー中になければ、零の値が用いられる。デー
タ・タイプ及び開始値フラグが、コントローラ５
０により作られた機能テーブルから読出し操作を
最初に選択することにより、作られる。この機能
テーブル要素のアドレスは、コントローラ５０か
ら渡される。突合せ（マツチング）は、この操作
を支援された読出し操作及び対応するフラグ値と
を含むテーブルと比較することにより、実行され
る。表２は、支援された読出し操作を示す。対応
するフラグが表４に示されている。ACテスト限
界スクリーン（第３Ｉ図及び第３Ｊ図）から得ら
れるワード及び／又はビツト・アドレス方向に対
するN2飛び越し値は、コントローラ５０により
貯えられる。これらの飛び越し値は、選ばれたア
ウエイ・アドレス処理を可能にするため、減縮さ
れたN2テストが実行される時に用いられる。上
述のフラグ及び飛び越し値は、READステートメ
ント内に貯えられる。 TEXECジエネレータ・ルーチンは、TEXEC
汎用言語ステートメントを作る。このステートメ
ントは、テスト実行診断情報を含む。ルーチン６
４は、最初の故障が見付かつた時、テストが停止
すべきか続行すべきかを指示するためのフラグを
セツトする。コントローラ５０により共通領域に
貯えられている診断番号が零でない時、フラグは
最初の故障で停止することを指示する。診断番号
は、またTEXECステートメント内に挿入され
る。診断故障番号は、ACテスト限界スクリーン
（第３Ｉ図）から得られる。 WRITEジエネレータ・ルーチン６５は、
WRITE汎用言語ステートメントを作る。このス
テートメントは、アレイ内に値を書込む。ルーチ
ン６５は、最初に現在アレイアドレスまたはアウ
エイN2アドレス・フラグを作る。これは、コン
トローラ５０により共通にアクセス可能な記憶領
域に貯えられたcaddress方向を、支援されたア
ドレス方向及び対応するフラグ値を含む内部テー
ブルと突合せる（マツチングする）ことにより行
なわれる。表４は、内部テーブル中に含まれる支
援されたcaddress方向及び対応するフラグ値と
を示している。現在アドレス・シーケンス・フラ
グ値は、コントローラ５０により共通にアクセス
可能な記憶領域に貯えられたcmode欄から得られ
る。増加は１の値を持ち、減少は２の値を持つ。
ホーム・アドレス・フラグは、N2テストのため
のホーム・アドレス方向を指定するために用いら
れる。このフラグは、N2タイプのテストにのみ
用いられる。このフラグは、同じ突合せ（マツチ
ング）技術と上述のアドレス・テーブルを用いて
作られる。フラグ欄は、メニユー欄中に指定され
ていなければ零にセツトされる。ホーム・アドレ
ス・シーケンス・フラグは、N2テストに対して
のみ定義され、コントローラ５０により貯えられ
たhmode欄から得られる。処理は、cmodeに類似
しており、メニユー中にデータがなければ零のフ
ラグ値が貯えられる。データ・タイプ及び開始値
フラグが、機能テーブル・アレイから書込み操作
を最初に選択することにより作られる。この機能
テーブル・アレイ要素のアドレスは、コントロー
ラ５０から渡される。突合せ（マツチング）は、
この操作を書込み操作を支援する表及び対応する
フラグ値と比較することにより行なわれる。表２
は、支援された書込み操作を示す。表４は、対応
するフラグを示す。データ入力フアイル（第３Ｉ
図及び第３Ｊ図）のACテスト限界レコードから
得られたワード及び／又はビツト・アドレス方向
のN2飛び越し値も貯えられる。これらの飛び越
し値は、選ばれたアウエイ・アドレス処理を可能
にする減縮されたN2テストを行う時に用いられ
る。 TSTIDジエネレータ・ルーチン６６は、
TSTID汎用言語ステートメントを作る。このス
テートメントは、行なわれているテストのタイプ
を識別する。ルーチンは、ACアイデンテイフア
イヤをTSTIDステートメント中に貯える。 再び第５図を参照すると、汎用言語命令シーケ
ンス１６は、表３及び表４と関連してそれぞれ前
述されたDC及びAC汎用言語ステートメントの組
合せから成つている。ステートメントは、指定さ
れたDC又はACテストを実行するために配列され
る。そして、ステートメントの配列は、ユーザー
により指定されたDCまたはACテストの全てを実
行するため、十分な回数繰り返される。表５，６
及び７は、前述の“対話式データ入力”の節で例
として説明されたDC製品テスト、DCテスト・サ
イト・テスト及びACテストを実行するために用
いられる汎用言語命令シーケンスの例を与える。
ータ・ルーチン５１はDIMEN汎用言語ステート
メントを作る。このステートメントは、アレイの
大きさと一般関連情報とを伝える。ルーチン５１
は第３Ｃ図のACアレイ割振りメニユーを読み、
ワード線、ビツト線、データ線、コントローラ線
の数をDIMENステートメント内に貯える。これ
に加えて、設計タイプ（織り込まれている
（interwoven）又は織り込まれていない
（noninterwoven）が、DIMENステートメント内
のフラグ欄内に翻訳される。 ACTPSジエネレータ・ルーチン５３は、
ACTPS汎用言語ステートメントを作る。このル
ーチンは、第６図のルーチン４２に関して前に説
明された。同じルーチンがここで用いられる。 SELPSジエネレータ・ルーチン５４は、
SELPS汎用言語ステートメントを作る。このル
ーチンは、第６図のルーチン４１に関して前に説
明された。同じルーチンがここで用いられる。 CYCTMジエネレータ・ルーチン５５は、
CYCTM汎用言語ステートメントを作る。このス
テートメントは、行なわれているテストのサイク
ル時間を指定する。ルーチン５５は、共通にアク
セス可能な記憶領域中にコントローラ５０により
貯えられたサイクル時間を用いる。 PGTIMジエネレータ・ルーチン５６は、
PGTIM汎用言語ステートメントを作る。このス
テートメントは、テストに用いられるタイミング
条件を指定する。ルーチン５６は、コントローラ
５０により作られ、第３Ｉ図のACテスト限界レ
コードから得られた内部タイミング活動テーブル
を用いる。ルーチンは、ピン・タイミング・テー
ブル中の各ピンの選択欄を解析して、yesである
各ピンに対してPGTIMステートメントを作る。
ピン名及び開始時間はテーブル欄から直接得られ
る。パルス幅は、タイミング・テーブル・アレイ
中の開始と停止時間欄の絶対的差である。フラグ
は、正又は負極性及び零復帰又は非零復帰の組合
せに基づいてセツトされる。正極性は開始時間よ
り大きい停止時間を有し、負の場合は逆である。
零復帰又は非零復帰は、タイミング・テーブル中
に示されている。 DELAYジエネレータ・ルーチン５７は、
DELAY汎用言語ステートメントを作る。このル
ーチンは、第６図のルーチン４５に関して前で説
明された。同じルーチンがここで用いられる。 PATDELジエネレータ・ルーチン５８は、
PATDEL汎用言語ステートメントを作る。この
ステートメントは、アレイ・テスト・パターン・
セツトの開始を識別する。ルーチン５８は、パタ
ーン・グループ名および前もつて割り当てられた
整数値とを含む内部テーブルを有する。突合せ
（マツチング）は、内部テーブル・アレイ内の名
前とコントローラにより第３Ｉ図のACテスト限
界レコードから貯えられたパターン・グループ名
との間で行なわれる。対応する整数値が選択され
る。 PASDELジエネレータ・ルーチン５９は、
PASDEL汎用言語ステートメントを作る。この
ステートメントは、アレイ・パターンのグループ
内のアレイ動作の独特なセツトを表す。ルーチン
５９は、それぞれ新しいパターン・グループの開
始時に１に初期設定されるカウンタを使用する。
カウンタは、第３Ｉ及び３Ｊ図のACテスト限界
レコードにより命ぜられるように、パターン・グ
ループ内の新しいパスごとに更新される。ルーチ
ン５９は、コントローラ５０により作られたこの
パスに対して実行されるべき読出し／書込みアレ
イ動作の数を示すカウンタを検査する。上記の２
つのカウンタは、PASDELステートメント内に
貯えられる。 LOGSTジエネレータ・ルーチン６０は、
LOGST汎用言語ステートメントを作る。このス
テートメントは、ACアレイ・テストのパスの間
にコントロール線に対する論理前提条件値が要求
されていることを示す。このルーチンは、コント
ローラ５０により作られたＩ／Ｏ状態テーブルを
用いる。これは、テーブルを解析し、共通値を持
つピンを一緒にグループ化する。全ての独特な値
は、LOGSTを出す。 COMMENTジエネレータ・ルーチン６１は、
COMMENT汎用言語ステートメントを作る。こ
のルーチンは、第６図のルーチン４９と関連して
前で説明された。同じルーチンがここで用いられ
る。 PLSPNジエネレータ・ルーチン６２は、
PLSPN汎用言語ステートメントを作る。このス
テートメントは、アレイ・テスト・パス中にコン
トロール線にパルスを加える。ルーチン６２は、
コントローラ５０により作られた内部パルス・テ
ーブルから、パルスされるべきコントロール線を
得る。 READジエネレータ・ルーチン６３は、READ
汎用言語ステートメントを作る。このステートメ
ントは、アレイから値を読む。ルーチン６３は最
初に現在アレイ・アドレスまたはアウエイN2ア
ドレス・フラグを作る。これは、コントローラ５
０により共通にアクセス可能な記憶領域内に貯え
られたcaddress方向を、支援された方向と対応
するフラグ値とを含む内部テーブルと突合せる
（マツチングする）ことにより行われる。表４
は、支援されたcaddress方向及び対応するフラ
グ値を示す。現在アドレス・シーケンス・フラグ
値は、コントローラ５０により共通記憶領域内に
貯えられたcmode欄から得られる。増加は１の値
を有し、減少は２の値を有する。ホーム・アドレ
ス・フラグは、N2タイプのテストに対してのみ
ホーム・アドレシング方向を指定する。フラグ
は、同じ突合せ（マツチング）技術及び前述した
アドレス・テーブルを用いて作られる。もし、こ
れがメニユー中で指定されなければ、欄の値は零
に設定される。ホーム・アドレス・シーケンス・
フラグは、N2処理に対してのみ定義され、コン
トローラ５０により貯えられたhmode欄から得ら
れる。処理はcmodeのみに似ていて、この欄がメ
ニユー中になければ、零の値が用いられる。デー
タ・タイプ及び開始値フラグが、コントローラ５
０により作られた機能テーブルから読出し操作を
最初に選択することにより、作られる。この機能
テーブル要素のアドレスは、コントローラ５０か
ら渡される。突合せ（マツチング）は、この操作
を支援された読出し操作及び対応するフラグ値と
を含むテーブルと比較することにより、実行され
る。表２は、支援された読出し操作を示す。対応
するフラグが表４に示されている。ACテスト限
界スクリーン（第３Ｉ図及び第３Ｊ図）から得ら
れるワード及び／又はビツト・アドレス方向に対
するN2飛び越し値は、コントローラ５０により
貯えられる。これらの飛び越し値は、選ばれたア
ウエイ・アドレス処理を可能にするため、減縮さ
れたN2テストが実行される時に用いられる。上
述のフラグ及び飛び越し値は、READステートメ
ント内に貯えられる。 TEXECジエネレータ・ルーチンは、TEXEC
汎用言語ステートメントを作る。このステートメ
ントは、テスト実行診断情報を含む。ルーチン６
４は、最初の故障が見付かつた時、テストが停止
すべきか続行すべきかを指示するためのフラグを
セツトする。コントローラ５０により共通領域に
貯えられている診断番号が零でない時、フラグは
最初の故障で停止することを指示する。診断番号
は、またTEXECステートメント内に挿入され
る。診断故障番号は、ACテスト限界スクリーン
（第３Ｉ図）から得られる。 WRITEジエネレータ・ルーチン６５は、
WRITE汎用言語ステートメントを作る。このス
テートメントは、アレイ内に値を書込む。ルーチ
ン６５は、最初に現在アレイアドレスまたはアウ
エイN2アドレス・フラグを作る。これは、コン
トローラ５０により共通にアクセス可能な記憶領
域に貯えられたcaddress方向を、支援されたア
ドレス方向及び対応するフラグ値を含む内部テー
ブルと突合せる（マツチングする）ことにより行
なわれる。表４は、内部テーブル中に含まれる支
援されたcaddress方向及び対応するフラグ値と
を示している。現在アドレス・シーケンス・フラ
グ値は、コントローラ５０により共通にアクセス
可能な記憶領域に貯えられたcmode欄から得られ
る。増加は１の値を持ち、減少は２の値を持つ。
ホーム・アドレス・フラグは、N2テストのため
のホーム・アドレス方向を指定するために用いら
れる。このフラグは、N2タイプのテストにのみ
用いられる。このフラグは、同じ突合せ（マツチ
ング）技術と上述のアドレス・テーブルを用いて
作られる。フラグ欄は、メニユー欄中に指定され
ていなければ零にセツトされる。ホーム・アドレ
ス・シーケンス・フラグは、N2テストに対して
のみ定義され、コントローラ５０により貯えられ
たhmode欄から得られる。処理は、cmodeに類似
しており、メニユー中にデータがなければ零のフ
ラグ値が貯えられる。データ・タイプ及び開始値
フラグが、機能テーブル・アレイから書込み操作
を最初に選択することにより作られる。この機能
テーブル・アレイ要素のアドレスは、コントロー
ラ５０から渡される。突合せ（マツチング）は、
この操作を書込み操作を支援する表及び対応する
フラグ値と比較することにより行なわれる。表２
は、支援された書込み操作を示す。表４は、対応
するフラグを示す。データ入力フアイル（第３Ｉ
図及び第３Ｊ図）のACテスト限界レコードから
得られたワード及び／又はビツト・アドレス方向
のN2飛び越し値も貯えられる。これらの飛び越
し値は、選ばれたアウエイ・アドレス処理を可能
にする減縮されたN2テストを行う時に用いられ
る。 TSTIDジエネレータ・ルーチン６６は、
TSTID汎用言語ステートメントを作る。このス
テートメントは、行なわれているテストのタイプ
を識別する。ルーチンは、ACアイデンテイフア
イヤをTSTIDステートメント中に貯える。 再び第５図を参照すると、汎用言語命令シーケ
ンス１６は、表３及び表４と関連してそれぞれ前
述されたDC及びAC汎用言語ステートメントの組
合せから成つている。ステートメントは、指定さ
れたDC又はACテストを実行するために配列され
る。そして、ステートメントの配列は、ユーザー
により指定されたDCまたはACテストの全てを実
行するため、十分な回数繰り返される。表５，６
及び７は、前述の“対話式データ入力”の節で例
として説明されたDC製品テスト、DCテスト・サ
イト・テスト及びACテストを実行するために用
いられる汎用言語命令シーケンスの例を与える。
【表】
【表】
【表】
【表】
（汎用からテスタへの翻訳選択器）
第１図を再び参照して、汎用からテスタへの翻
訳選択器の詳細を説明する。翻訳選択器１８は、
汎用言語命令シーケンス１６を翻訳するため適当
な汎用からテスタへの翻訳器１９を選択する。翻
訳選択器１８は、背景処理スクリーン（第３Ｌ
図）上のDC又はACテスト命令セツト・オプシヨ
ンを適当に選択することにより、活性化される。 翻訳選択器１８は、汎用言語源フアイル１６、
パラメータ・フアイル１５及びテスタ・フートプ
リント・フアイル１７に作用する。パラメータ・
フアイル１５は、製品タイプ、部品番号識別、技
術識別及び使用されるテスト名に関する対話式デ
ータ入力の際に得られたデータを含んでいる。テ
スタ・フートプリント・フアイル１７は、特定の
テスタのチヤネルと製品上の物理的入力／出力／
電力供給ピンとの間の対応を含んでいる。製品が
テストされるテスタごとに、各製品ごとの１つの
フートプリント・フアイルがある。フート・プリ
ントは、製品ごとに一度作られ、そして貯えられ
る。 翻訳選択器１８は、パラメータ・フアイル１５
内に呼出されている特定の翻訳器１９へ連結する
ことを確保し、フート・プリント・フアイル１７
からのテスタ又は製品に対するフート・プリント
があることを確保する。これらの検査が完了する
と、翻訳選択器１８は適正な翻訳器１９へ連結さ
れる。 この技術に精通したものには理解できるよう
に、パラメータ・フアイル１５及びテスタ・フー
トプリント・フアイル１７のデータは、上述した
対話式データ入力段階時又は対話式データ入力段
階の前後に入力してもよい。さらに、汎用からテ
スタへの翻訳選択器１８は、それ自体がコンピユ
ータ・プログラムである必要はない。特に、適当
な翻訳器１９Ａ……１９Ｘの選択は、適当な翻訳
器を汎用言語源フアイル１６に物理的に連結する
オペレータにより実行することができる。この場
合、オペレータは選ばれた翻訳器へ適当なテス
タ・フートプリント・フアイルを与えなければな
らない。 オペレータにより手動で行なわれるか、又は翻
訳選択器１８により自動的に行なわれるかにかか
わらず、汎用言語命令シーケンス１６、パラメー
タ・フアイル１５、及び適当なテスタ・フートプ
リント・フアイル１７は、選ばれた翻訳器１９Ａ
……１９Ｘに利用可能となる。 （汎用からテスタへの翻訳器） 第８図を参照すると、典型的な汎用からテスタ
への翻訳器１９の詳細が示されている。第８図
は、典型的な翻訳器１９を示すけれども、当該技
術に精通している者に理解されるように、他のテ
スタに対しては、翻訳器１９の構成は変化しても
よい。 第８図において、翻訳器１９は、汎用言語命令
シーケンス１６から汎用言語命令を連結的に読
み、そして、適当にDCセツトアツプ・ジエネレ
ータ２７、ACセツトアツプ・ジエネレータにつ
なぐか又はさもなければ汎用言語源ステートメン
トを処理する入力管理６７を含んでいる。入力管
理６７は、また、フートプリント及びパラメー
タ・フアイル（それぞれ１７及び１５）の初期処
理を実行し、パラメータ及びフートプリント・デ
ータの小さくて使用しやすいフアイル７３を作
る。また、これは選ばれた汎用言語ステートメン
ト・データ、例えば、DIMEN源ステートメント
（表４）中に見られるデータをフアイル７３に付
け加える。このデータは、両方のDC及びACセツ
トアツプ・プロセツサに共通である。このため、
入力管理によりこのステートメントを分解させそ
していずれのプロセツサによりデータを容易にア
クセス可能にさせることは好都合である。入力管
理６７は、またAC及びDCテストの両方に共通な
汎用言語源ステートメントが出会つた時（例え
ば、SELPS命令）、それらの適当な処理及び連結
が発生するように、制御が現在実行されている箇
所を追跡する。 入力管理６７がDCテステイングを指定する欄
を持つTSTIDステートメントと出会う時はいつ
でも、DCセツトアツプ・ジエネレータ７７が呼
び出される。DCセツトアツプ・ジエネレータ７
７は、汎用源フアイル１６中に指定されたDCテ
ストを実行するために必要なテスタ命令を生成す
る。生成されたDCテスタ命令は、DCセツトアツ
プ・フアイル７８中に貯えられる。 ACセツトアツプ・ジエネレータ７４は、ACテ
ステイングを指定した欄を有するTSTIDステー
トメントに入力管理６７が出会つた時に呼び出さ
れる。ACセツトアツプ・ジエネレータ７４は、
製品にACテストを実行するために必要なテスタ
命令を生成する。適正なACテスタ命令は、ACセ
ツトアツプ・フアイル７９中に貯えられる。AC
セツトアツプ・ジエネレータ７４は、またビツ
ト・パターン・ジエネレータ・プログラム７６の
呼出しを調整し、システム・ユーザーにより要求
された電圧テスト・ケース及びタイミングに対し
て作られたパターンを監視する。 ノート・フアイル７５は、ACセツトアツプ・
ジエネレータ７４及びビツト・パターン７６ジエ
ネレータとの間の通信媒体である。ノート・フア
イル７５は、生成されたビツト・パターン・テス
トの各タイプ（チエツカーボード、４サイクル／
セル……等）及びそのテストに対して指定された
アドレシングの種類（増加／減少、ワード・メジ
ヤー／ビツト／メジヤー）を記録する。ノート・
フアイル７５は、これらの組合せの各々に対する
テスタ・メモリの関連部分のコピーとダイレクト
リイとを、いかなる組合せも検索できるように保
持している。ビツト・パターンが既に生成されて
いるテストが呼出される時はいつでも、適当なデ
ータがノート・フアイル７５から検索され、AC
セツトアツプフアイル７９内に書込まれる。この
ように、パターンの共通セツトはたえず再生成さ
れる必要がない。パターン再使用の必要性は、例
えば、同じパターン・シーケンスがいくつかの電
圧又はタイミング・ケースに対して要求される
時、普通である。ビツト・パターン・ジエネレー
タ７６は、テスタに組織的なアレイ・メモリ・セ
ルの試験をさせるような特別のビツト・パターン
を生成する。フアイル７３中に記憶されているデ
イメンジヨン・データは、ビツト・パターンを生
成するためにビツト・パターン・ジエネレータ７
６により用いられる。このようなデイメンジヨ
ン・データの例は、メモリのワード・アドレス線
の数、ビツト・アドレス線の数、コントロール線
の数等である。このデータ及びテスタの知られて
いる特性から、ビツト・パターン・ジエネレータ
７６は多くの異なるビツト・パターンを生成する
ことができる。共通ビツト・パターン・テスト・
データは、新しいACセツトアツプが要求される
時ごとに、ビツト・パターン・フアイル上で繰り
返される。例えば、同じ４―サイクル／セル・ビ
ツト・パターン・テストが、４つの異なる電圧セ
ツトアツプの各々に対して要求されてもよい。こ
の場合、４―サイイクル／セル・ビツト・パター
ンは３回繰り返される。 出力管理８２は、ACセツトアツプ７９及びDC
セツトアツプ７８フアイルの両方を結合すること
により、完全なテスタ命令セツト３０を発生す
る。 翻訳器１９内で行なわれている詳細な処理を説
明するために、仮想のテスタが説明される。そし
て、翻訳器１９が汎用命令シーケンス１６を仮想
のテスタの命令シーケンスに翻訳する方法が、説
明される。当該技術に精通している者に理解され
るように、各テスタは独特のテスタ命令を受け入
れるために、翻訳器の設計は各テスタごとに独特
である。異なるテスタは、より高い又はより低い
レベルの命令を受け入れることができるので、翻
訳器の設計はここに記述されるよりもより複雑又
はより簡単であることができる。 第９図を参照すると、典型的な汎用メモリ・テ
スタのハードウエア構成が説明されている。テス
タ２１Ｘは、テスタのオペレーテイング・システ
ムとアレイ２５Ｘ上に実行される全てのテストと
の両方を制御する命令シーケンスにより駆動され
る。これらの命令は、高速バス８３を介してテス
タ・メモリ８４内に記憶される。テスタは、マイ
クロプロセツサまたは他のコントローラ８６によ
り制御され、そしてタイミング・ジエネレータ８
７、データ・ジエネレータ８８及びアドレス・ジ
エネレータ８９を含む。テスタ・メモリ８４中の
適当なテスタ命令は、コントローラ８６により、
ジエネレータ８７，８８及び８９へ送られ、これ
により、ドライバ／レシーバ９１を経てテスト中
のアレイ２５に出力される２進値電圧レベルのシ
ーケンスを発生する。典型的なテスタ２１の構成
は、本発明の一部を構成しないのでこれ以上詳細
に説明しない。 汎用言語命令シーケンスのテスタ命令シーケン
ス３０への翻訳を説明するために、汎用言語命令
シーケンスの表５―７のDC製品、DCテスト・サ
イト及びACテストの例に対する翻訳が説明され
る。表８は、DC製品テスト例汎用言語命令シー
ケンス（表５に等しい）及び対応するDC製品テ
スト例テスタ命令シーケンスを示している。
訳選択器の詳細を説明する。翻訳選択器１８は、
汎用言語命令シーケンス１６を翻訳するため適当
な汎用からテスタへの翻訳器１９を選択する。翻
訳選択器１８は、背景処理スクリーン（第３Ｌ
図）上のDC又はACテスト命令セツト・オプシヨ
ンを適当に選択することにより、活性化される。 翻訳選択器１８は、汎用言語源フアイル１６、
パラメータ・フアイル１５及びテスタ・フートプ
リント・フアイル１７に作用する。パラメータ・
フアイル１５は、製品タイプ、部品番号識別、技
術識別及び使用されるテスト名に関する対話式デ
ータ入力の際に得られたデータを含んでいる。テ
スタ・フートプリント・フアイル１７は、特定の
テスタのチヤネルと製品上の物理的入力／出力／
電力供給ピンとの間の対応を含んでいる。製品が
テストされるテスタごとに、各製品ごとの１つの
フートプリント・フアイルがある。フート・プリ
ントは、製品ごとに一度作られ、そして貯えられ
る。 翻訳選択器１８は、パラメータ・フアイル１５
内に呼出されている特定の翻訳器１９へ連結する
ことを確保し、フート・プリント・フアイル１７
からのテスタ又は製品に対するフート・プリント
があることを確保する。これらの検査が完了する
と、翻訳選択器１８は適正な翻訳器１９へ連結さ
れる。 この技術に精通したものには理解できるよう
に、パラメータ・フアイル１５及びテスタ・フー
トプリント・フアイル１７のデータは、上述した
対話式データ入力段階時又は対話式データ入力段
階の前後に入力してもよい。さらに、汎用からテ
スタへの翻訳選択器１８は、それ自体がコンピユ
ータ・プログラムである必要はない。特に、適当
な翻訳器１９Ａ……１９Ｘの選択は、適当な翻訳
器を汎用言語源フアイル１６に物理的に連結する
オペレータにより実行することができる。この場
合、オペレータは選ばれた翻訳器へ適当なテス
タ・フートプリント・フアイルを与えなければな
らない。 オペレータにより手動で行なわれるか、又は翻
訳選択器１８により自動的に行なわれるかにかか
わらず、汎用言語命令シーケンス１６、パラメー
タ・フアイル１５、及び適当なテスタ・フートプ
リント・フアイル１７は、選ばれた翻訳器１９Ａ
……１９Ｘに利用可能となる。 （汎用からテスタへの翻訳器） 第８図を参照すると、典型的な汎用からテスタ
への翻訳器１９の詳細が示されている。第８図
は、典型的な翻訳器１９を示すけれども、当該技
術に精通している者に理解されるように、他のテ
スタに対しては、翻訳器１９の構成は変化しても
よい。 第８図において、翻訳器１９は、汎用言語命令
シーケンス１６から汎用言語命令を連結的に読
み、そして、適当にDCセツトアツプ・ジエネレ
ータ２７、ACセツトアツプ・ジエネレータにつ
なぐか又はさもなければ汎用言語源ステートメン
トを処理する入力管理６７を含んでいる。入力管
理６７は、また、フートプリント及びパラメー
タ・フアイル（それぞれ１７及び１５）の初期処
理を実行し、パラメータ及びフートプリント・デ
ータの小さくて使用しやすいフアイル７３を作
る。また、これは選ばれた汎用言語ステートメン
ト・データ、例えば、DIMEN源ステートメント
（表４）中に見られるデータをフアイル７３に付
け加える。このデータは、両方のDC及びACセツ
トアツプ・プロセツサに共通である。このため、
入力管理によりこのステートメントを分解させそ
していずれのプロセツサによりデータを容易にア
クセス可能にさせることは好都合である。入力管
理６７は、またAC及びDCテストの両方に共通な
汎用言語源ステートメントが出会つた時（例え
ば、SELPS命令）、それらの適当な処理及び連結
が発生するように、制御が現在実行されている箇
所を追跡する。 入力管理６７がDCテステイングを指定する欄
を持つTSTIDステートメントと出会う時はいつ
でも、DCセツトアツプ・ジエネレータ７７が呼
び出される。DCセツトアツプ・ジエネレータ７
７は、汎用源フアイル１６中に指定されたDCテ
ストを実行するために必要なテスタ命令を生成す
る。生成されたDCテスタ命令は、DCセツトアツ
プ・フアイル７８中に貯えられる。 ACセツトアツプ・ジエネレータ７４は、ACテ
ステイングを指定した欄を有するTSTIDステー
トメントに入力管理６７が出会つた時に呼び出さ
れる。ACセツトアツプ・ジエネレータ７４は、
製品にACテストを実行するために必要なテスタ
命令を生成する。適正なACテスタ命令は、ACセ
ツトアツプ・フアイル７９中に貯えられる。AC
セツトアツプ・ジエネレータ７４は、またビツ
ト・パターン・ジエネレータ・プログラム７６の
呼出しを調整し、システム・ユーザーにより要求
された電圧テスト・ケース及びタイミングに対し
て作られたパターンを監視する。 ノート・フアイル７５は、ACセツトアツプ・
ジエネレータ７４及びビツト・パターン７６ジエ
ネレータとの間の通信媒体である。ノート・フア
イル７５は、生成されたビツト・パターン・テス
トの各タイプ（チエツカーボード、４サイクル／
セル……等）及びそのテストに対して指定された
アドレシングの種類（増加／減少、ワード・メジ
ヤー／ビツト／メジヤー）を記録する。ノート・
フアイル７５は、これらの組合せの各々に対する
テスタ・メモリの関連部分のコピーとダイレクト
リイとを、いかなる組合せも検索できるように保
持している。ビツト・パターンが既に生成されて
いるテストが呼出される時はいつでも、適当なデ
ータがノート・フアイル７５から検索され、AC
セツトアツプフアイル７９内に書込まれる。この
ように、パターンの共通セツトはたえず再生成さ
れる必要がない。パターン再使用の必要性は、例
えば、同じパターン・シーケンスがいくつかの電
圧又はタイミング・ケースに対して要求される
時、普通である。ビツト・パターン・ジエネレー
タ７６は、テスタに組織的なアレイ・メモリ・セ
ルの試験をさせるような特別のビツト・パターン
を生成する。フアイル７３中に記憶されているデ
イメンジヨン・データは、ビツト・パターンを生
成するためにビツト・パターン・ジエネレータ７
６により用いられる。このようなデイメンジヨ
ン・データの例は、メモリのワード・アドレス線
の数、ビツト・アドレス線の数、コントロール線
の数等である。このデータ及びテスタの知られて
いる特性から、ビツト・パターン・ジエネレータ
７６は多くの異なるビツト・パターンを生成する
ことができる。共通ビツト・パターン・テスト・
データは、新しいACセツトアツプが要求される
時ごとに、ビツト・パターン・フアイル上で繰り
返される。例えば、同じ４―サイクル／セル・ビ
ツト・パターン・テストが、４つの異なる電圧セ
ツトアツプの各々に対して要求されてもよい。こ
の場合、４―サイイクル／セル・ビツト・パター
ンは３回繰り返される。 出力管理８２は、ACセツトアツプ７９及びDC
セツトアツプ７８フアイルの両方を結合すること
により、完全なテスタ命令セツト３０を発生す
る。 翻訳器１９内で行なわれている詳細な処理を説
明するために、仮想のテスタが説明される。そし
て、翻訳器１９が汎用命令シーケンス１６を仮想
のテスタの命令シーケンスに翻訳する方法が、説
明される。当該技術に精通している者に理解され
るように、各テスタは独特のテスタ命令を受け入
れるために、翻訳器の設計は各テスタごとに独特
である。異なるテスタは、より高い又はより低い
レベルの命令を受け入れることができるので、翻
訳器の設計はここに記述されるよりもより複雑又
はより簡単であることができる。 第９図を参照すると、典型的な汎用メモリ・テ
スタのハードウエア構成が説明されている。テス
タ２１Ｘは、テスタのオペレーテイング・システ
ムとアレイ２５Ｘ上に実行される全てのテストと
の両方を制御する命令シーケンスにより駆動され
る。これらの命令は、高速バス８３を介してテス
タ・メモリ８４内に記憶される。テスタは、マイ
クロプロセツサまたは他のコントローラ８６によ
り制御され、そしてタイミング・ジエネレータ８
７、データ・ジエネレータ８８及びアドレス・ジ
エネレータ８９を含む。テスタ・メモリ８４中の
適当なテスタ命令は、コントローラ８６により、
ジエネレータ８７，８８及び８９へ送られ、これ
により、ドライバ／レシーバ９１を経てテスト中
のアレイ２５に出力される２進値電圧レベルのシ
ーケンスを発生する。典型的なテスタ２１の構成
は、本発明の一部を構成しないのでこれ以上詳細
に説明しない。 汎用言語命令シーケンスのテスタ命令シーケン
ス３０への翻訳を説明するために、汎用言語命令
シーケンスの表５―７のDC製品、DCテスト・サ
イト及びACテストの例に対する翻訳が説明され
る。表８は、DC製品テスト例汎用言語命令シー
ケンス（表５に等しい）及び対応するDC製品テ
スト例テスタ命令シーケンスを示している。
【表】
【表】
DC製品テスト例汎用言語命令シーケンスが、
DC製品テスト例テスタ命令シーケンス（表８）
を生成するために翻訳器１９により処理される方
法を説明する。第１図を再度参照すると、汎用か
らテスタへの翻訳選択器１８が、パラメータ・フ
アイル１５から製品識別及び使用されるべきテス
タを決定し、フートプリント・フアイル１７から
対応するテスタ・フートプリントにアクセスす
る。適当な翻訳器１９が選択され、そして制御が
入力管理６７（第８図）に渡される。 第８図を再び参照すると、入力管理６７は表９
の左側欄中の汎用源ステートメントを通してシー
ケンス化を始める。出会う最初のステートメント
は、TSTID DCである。入力管理６７は、次の
TSTIDステートメントに出会うまでこの全ステ
ートメントを保持する。汎用言語源フアイル・ス
テートメントのその後のそれぞれの読出しと同時
に、入力管理６７はステートメント記号を検査す
る。もし、それがTSTIDであるならば、入力管
理６７は古いTSTIDステートメントを新しい
TSTIDと置き換える。制御はDCセツトアツプ・
ジエネレータ７７又はACセツトアツプ・ジエネ
レータ７４に連結され、そしてテスタ・セツトア
ツプ命令FF００が出される。DCセツトアツプ・
ジエネレータは、DCテステイング環境を予想さ
せるため、ある前段階的レジスタ・セツテイング
（0701XXXX、等）を行う。ACセツトアツプ・ジ
エネレータ７４は同じく、ACセステイング環境
（0701YYYY）を予想させる。テスタ操作コード
は、表８の右側欄の16進数により全て表されてい
る。もし、ステートメント記号がTSTIDでなけ
れば、入力管理は入力管理６７により記憶された
最近のTSTID値に依存して、ACセツトアツプ又
はDCセツトアツプ・ジエネレータに連結する。 次に出会う汎用言語源ステートメントは、
COMMENTステートメントである。これは、選
択的な情報目的のみである。COMMENTデータ
はシステム・リステイングに印刷されるだけで、
それ以上は処理されない。 DCセツトアツプ・ジエネレータに与えられる
次のステートメントは、DMODEステートメント
である。このステートメントは、もし故障がどん
なデジタル電圧計比較上に生じたならば、テスタ
がDCテストを打切るに必要な操作コードをDCセ
ツトアツプ・ジエネレータ７７が生成するように
する。次のステートメントは、電力供給を定義す
るSELPSステートメントである。このステート
メントは、DCセツトアツプ・ジエネレータが適
当な電力供給のための電流コンプライアンス、及
び電流範囲をロードし、そして電力供給デジタル
―アナログ・コンバータをロードするようにす
る。表８は、SELPS ＶCC及びSELPS ＶBBのた
めDCセツトアツプ・ジエネレータ７７によりな
されたテスタ操作コード拡張を示す。各SELPS
は次の３つのテスタ命令に拡張される。それら
は、 “02”電流コンプライアンス、デジタル―アナロ
グ・コンバータをロードする。 “08”電力供給電流範囲をロードする。 “04”電力供給デジタル―アナログ・コンバータ
をロードする。 用いられるテスタ電力供給は、テスタ命令バイ
ト２の下位の４ビツトで定義される。フートプリ
ント・フアイル７３を使用することにより、DC
セツトアツプ・ジエネレータ７７はＶCCを電力供
給４に変換し、ＶBBを電力供給２に変換すること
ができる。テスタ命令“08”のバイト２の高次の
ビツト・セツテイングは、１アンペア電流範囲が
用いられることを示している。テスタ命令“02”
及び“04”（バイト３及び４）の値の部分は、12
―ビツト・デジタル―アナログ・コンバータ電力
供給表に基づいて生成される。 ビツト15：0.0024 最も重要でないビツト 14：＋0.004 13：＋0.010 12：＋0.020 11：＋0.040 10：＋0.078 ９：＋0.156 ８：＋0.312 ７：＋0.625 ６：＋1.25 ５：＋2.5 ４：＋5.0 最重要ビツト 次に受け取られる命令は、ACTPSステートメ
ントである。ＶCC及びＶBB電力供給を活性化させ
るテスタ命令が作られ、そして、FRCPNステー
トメントに出会う。最初のFRCPN命令は、デジ
タル―アナログコンバータを10mA範囲と2.0Vの
クランピングにセツトアツプし、そしてピンＰ２
及びＰ３上に800mVの値をフオースするのに必
要な命令を、DCセツトアツプ・ジエネレータ７
７が生成することを命令する。これを実行するた
め、DCセツトアツプ・ジエネレータ７７はデジ
タル―アナログ・コンバータをピン２に対して
10mA範囲にセツトアツプする“Ａ登録ロード”
（OA操作コード）を生成する。そして、デジタ
ル―アナログ・コンバータのクランプ値を2.0V
レンジにセツトするため“Ｂ登録ロード”（OB操
作コード）が生成される。そして、デジタル―ア
ナログ・コンバータは、0Dテスタ操作コードを
通じて800mV値にロードされる。これら３つの
命令はピンＰ３に繰返される。“0B”及び“0D”
操作コードの値部分の構成は次の通りである。： ビツト16―27は値を含む。 ビツト28―30はもし“ミリ”ならば“010”を
含み、もし“マイクロ”ならば“001”を含む。 ビツト31はもしボルトであると“０”であり、
もしアンペアであると、“１”である。 再び、フートプリント・フアイル７３を用いる
ことにより、DCセツトアツプ・ジエネレタ７７
はピンＰ１，Ｐ２、及びＰ３をテスタ・チヤネル
Ｃ１，Ｃ２、及びＣ３に変換する。 “0A”操作コードの値部分は次の表に基づい
ている。 クランピング条件 値 100MA 0800 10MA 0200 1MA 0100 100μＡ 0080 10μＡ 0040 １μＡ 0020 第2FRCPNステートメントは、上述と同じ方法
で処理される。次のステートメントはDELAYス
テートメントである。操作コード９１は遅延処理
のためのテスタ操作コードである。05コードはミ
リ秒の測定単位であり、８の値は命令の第２ハー
フワードに割当てられている。最後に、MEAPN
ステートメントはDCセツトアツプ・ジエネレー
タに500マイクロ・アンペアの高限界と100マイク
ロ・アンペアの低限界との間のＰ１を測定するに
必要な命令を生成させる。テスタ操作コード９３
はこのテストにDC故障が生じた時にどの分類ビ
ツトをセツトするかをテスタに知らせる。この例
では、分類ビツトは１に等しい。限界をロードす
るテスタ指令は0Cであ。第２バイトは高限界を
ロードするために01にセツトされ、低限界をロー
ドするために02にセツトされる。次の12ビツトは
値のセツテイングであり、最後の４ビツトは測定
単位を表わしている。 最後のテスタ命令は、デジタル・ボルト計の正
側をピンＰ１へ移動させ、読取りを発生させる操
作コードである。これを行う操作コードは１７で
ある。命令１７Ｃ１がテスタにより実行される
時、Ｐ１，Ｐ２及びＰ３への上のフオーシング条
件に基づきピンＰ１上で読取りが行われる。テス
タは読取りと指定された限界とを比較する。も
し、読取りが限界内であれば、テストは成功であ
る。もしそうでなければ、DC故障となり、その
故障は上記93操作コードに従つて記録される。こ
れでDC製品テスト例汎用言語命令シーケンスを
DC製品テスト例テスタ命令シーケンス（表８）
に翻訳する説明を完了する。 表６に示されるDCテスト・サイト例に対し、
汎用言語命令の拡張はDCテストと同じ方法で実
行される。TSTID命令は入力管理６７にこれが
DCテストであることを命令する。入力管理はこ
の情報を記憶し、次のTSTID命令に出会うまで
たえずDCセツトアツプ・ジエネレータ７７を呼
び出す。表９は、DCテスト・サイト例につきDC
セツトアツプ・ジエネレータ７７により実行され
た拡張を示す。
DC製品テスト例テスタ命令シーケンス（表８）
を生成するために翻訳器１９により処理される方
法を説明する。第１図を再度参照すると、汎用か
らテスタへの翻訳選択器１８が、パラメータ・フ
アイル１５から製品識別及び使用されるべきテス
タを決定し、フートプリント・フアイル１７から
対応するテスタ・フートプリントにアクセスす
る。適当な翻訳器１９が選択され、そして制御が
入力管理６７（第８図）に渡される。 第８図を再び参照すると、入力管理６７は表９
の左側欄中の汎用源ステートメントを通してシー
ケンス化を始める。出会う最初のステートメント
は、TSTID DCである。入力管理６７は、次の
TSTIDステートメントに出会うまでこの全ステ
ートメントを保持する。汎用言語源フアイル・ス
テートメントのその後のそれぞれの読出しと同時
に、入力管理６７はステートメント記号を検査す
る。もし、それがTSTIDであるならば、入力管
理６７は古いTSTIDステートメントを新しい
TSTIDと置き換える。制御はDCセツトアツプ・
ジエネレータ７７又はACセツトアツプ・ジエネ
レータ７４に連結され、そしてテスタ・セツトア
ツプ命令FF００が出される。DCセツトアツプ・
ジエネレータは、DCテステイング環境を予想さ
せるため、ある前段階的レジスタ・セツテイング
（0701XXXX、等）を行う。ACセツトアツプ・ジ
エネレータ７４は同じく、ACセステイング環境
（0701YYYY）を予想させる。テスタ操作コード
は、表８の右側欄の16進数により全て表されてい
る。もし、ステートメント記号がTSTIDでなけ
れば、入力管理は入力管理６７により記憶された
最近のTSTID値に依存して、ACセツトアツプ又
はDCセツトアツプ・ジエネレータに連結する。 次に出会う汎用言語源ステートメントは、
COMMENTステートメントである。これは、選
択的な情報目的のみである。COMMENTデータ
はシステム・リステイングに印刷されるだけで、
それ以上は処理されない。 DCセツトアツプ・ジエネレータに与えられる
次のステートメントは、DMODEステートメント
である。このステートメントは、もし故障がどん
なデジタル電圧計比較上に生じたならば、テスタ
がDCテストを打切るに必要な操作コードをDCセ
ツトアツプ・ジエネレータ７７が生成するように
する。次のステートメントは、電力供給を定義す
るSELPSステートメントである。このステート
メントは、DCセツトアツプ・ジエネレータが適
当な電力供給のための電流コンプライアンス、及
び電流範囲をロードし、そして電力供給デジタル
―アナログ・コンバータをロードするようにす
る。表８は、SELPS ＶCC及びSELPS ＶBBのた
めDCセツトアツプ・ジエネレータ７７によりな
されたテスタ操作コード拡張を示す。各SELPS
は次の３つのテスタ命令に拡張される。それら
は、 “02”電流コンプライアンス、デジタル―アナロ
グ・コンバータをロードする。 “08”電力供給電流範囲をロードする。 “04”電力供給デジタル―アナログ・コンバータ
をロードする。 用いられるテスタ電力供給は、テスタ命令バイ
ト２の下位の４ビツトで定義される。フートプリ
ント・フアイル７３を使用することにより、DC
セツトアツプ・ジエネレータ７７はＶCCを電力供
給４に変換し、ＶBBを電力供給２に変換すること
ができる。テスタ命令“08”のバイト２の高次の
ビツト・セツテイングは、１アンペア電流範囲が
用いられることを示している。テスタ命令“02”
及び“04”（バイト３及び４）の値の部分は、12
―ビツト・デジタル―アナログ・コンバータ電力
供給表に基づいて生成される。 ビツト15：0.0024 最も重要でないビツト 14：＋0.004 13：＋0.010 12：＋0.020 11：＋0.040 10：＋0.078 ９：＋0.156 ８：＋0.312 ７：＋0.625 ６：＋1.25 ５：＋2.5 ４：＋5.0 最重要ビツト 次に受け取られる命令は、ACTPSステートメ
ントである。ＶCC及びＶBB電力供給を活性化させ
るテスタ命令が作られ、そして、FRCPNステー
トメントに出会う。最初のFRCPN命令は、デジ
タル―アナログコンバータを10mA範囲と2.0Vの
クランピングにセツトアツプし、そしてピンＰ２
及びＰ３上に800mVの値をフオースするのに必
要な命令を、DCセツトアツプ・ジエネレータ７
７が生成することを命令する。これを実行するた
め、DCセツトアツプ・ジエネレータ７７はデジ
タル―アナログ・コンバータをピン２に対して
10mA範囲にセツトアツプする“Ａ登録ロード”
（OA操作コード）を生成する。そして、デジタ
ル―アナログ・コンバータのクランプ値を2.0V
レンジにセツトするため“Ｂ登録ロード”（OB操
作コード）が生成される。そして、デジタル―ア
ナログ・コンバータは、0Dテスタ操作コードを
通じて800mV値にロードされる。これら３つの
命令はピンＰ３に繰返される。“0B”及び“0D”
操作コードの値部分の構成は次の通りである。： ビツト16―27は値を含む。 ビツト28―30はもし“ミリ”ならば“010”を
含み、もし“マイクロ”ならば“001”を含む。 ビツト31はもしボルトであると“０”であり、
もしアンペアであると、“１”である。 再び、フートプリント・フアイル７３を用いる
ことにより、DCセツトアツプ・ジエネレタ７７
はピンＰ１，Ｐ２、及びＰ３をテスタ・チヤネル
Ｃ１，Ｃ２、及びＣ３に変換する。 “0A”操作コードの値部分は次の表に基づい
ている。 クランピング条件 値 100MA 0800 10MA 0200 1MA 0100 100μＡ 0080 10μＡ 0040 １μＡ 0020 第2FRCPNステートメントは、上述と同じ方法
で処理される。次のステートメントはDELAYス
テートメントである。操作コード９１は遅延処理
のためのテスタ操作コードである。05コードはミ
リ秒の測定単位であり、８の値は命令の第２ハー
フワードに割当てられている。最後に、MEAPN
ステートメントはDCセツトアツプ・ジエネレー
タに500マイクロ・アンペアの高限界と100マイク
ロ・アンペアの低限界との間のＰ１を測定するに
必要な命令を生成させる。テスタ操作コード９３
はこのテストにDC故障が生じた時にどの分類ビ
ツトをセツトするかをテスタに知らせる。この例
では、分類ビツトは１に等しい。限界をロードす
るテスタ指令は0Cであ。第２バイトは高限界を
ロードするために01にセツトされ、低限界をロー
ドするために02にセツトされる。次の12ビツトは
値のセツテイングであり、最後の４ビツトは測定
単位を表わしている。 最後のテスタ命令は、デジタル・ボルト計の正
側をピンＰ１へ移動させ、読取りを発生させる操
作コードである。これを行う操作コードは１７で
ある。命令１７Ｃ１がテスタにより実行される
時、Ｐ１，Ｐ２及びＰ３への上のフオーシング条
件に基づきピンＰ１上で読取りが行われる。テス
タは読取りと指定された限界とを比較する。も
し、読取りが限界内であれば、テストは成功であ
る。もしそうでなければ、DC故障となり、その
故障は上記93操作コードに従つて記録される。こ
れでDC製品テスト例汎用言語命令シーケンスを
DC製品テスト例テスタ命令シーケンス（表８）
に翻訳する説明を完了する。 表６に示されるDCテスト・サイト例に対し、
汎用言語命令の拡張はDCテストと同じ方法で実
行される。TSTID命令は入力管理６７にこれが
DCテストであることを命令する。入力管理はこ
の情報を記憶し、次のTSTID命令に出会うまで
たえずDCセツトアツプ・ジエネレータ７７を呼
び出す。表９は、DCテスト・サイト例につきDC
セツトアツプ・ジエネレータ７７により実行され
た拡張を示す。
【表】
表10には、表７のACテスト汎用言語源フアイ
ル例のACテスト・テスタ命令セツトへの翻訳が
示されている。
ル例のACテスト・テスタ命令セツトへの翻訳が
示されている。
【表】
【表】
【表】
表８又は表９のDC製品又はテスト・サイト・
テストの拡張の終結において、入力管理６７が出
会う次のステートメントはTSTID ACである。
他の全ての汎用言語源ステートメントと同じよう
に、入力管理６７はこのステートメントを記憶さ
れたTSTID値について検査する。この比較は記
憶されているオペランドACとの突合せとなる。
そして、ACは今記憶されていないので、入力管
理６７はACセツトアツプ・ジエネレータ７４へ
連結する。TSTIDステートメントは、ACセツト
アツプ・ジエネレータ７４にACテステイングの
実行を開始するためのテスタ操作コード、すなわ
ち操作コードFF00を発生させる。これはDCテス
テイングの開始指令と同じであることに注意すべ
きである。そして、制御は入力管理６７に戻さ
れ、DC製品テスト（表８）について上述したの
と同じくCOMMENTステートメントが処理され
る。次に、入力管理６７はDIMENステートメン
トに出会う。入力管理６７は、表11のフオーマツ
トに従つてこのステートメントからフアイル７３
内にレコードを作る。このレコードは、ACセツ
トアツプ・ジエネレータ７４及びビツト・パター
ン、ジエネレータ７６により今、アクセス可能と
なる。
テストの拡張の終結において、入力管理６７が出
会う次のステートメントはTSTID ACである。
他の全ての汎用言語源ステートメントと同じよう
に、入力管理６７はこのステートメントを記憶さ
れたTSTID値について検査する。この比較は記
憶されているオペランドACとの突合せとなる。
そして、ACは今記憶されていないので、入力管
理６７はACセツトアツプ・ジエネレータ７４へ
連結する。TSTIDステートメントは、ACセツト
アツプ・ジエネレータ７４にACテステイングの
実行を開始するためのテスタ操作コード、すなわ
ち操作コードFF00を発生させる。これはDCテス
テイングの開始指令と同じであることに注意すべ
きである。そして、制御は入力管理６７に戻さ
れ、DC製品テスト（表８）について上述したの
と同じくCOMMENTステートメントが処理され
る。次に、入力管理６７はDIMENステートメン
トに出会う。入力管理６７は、表11のフオーマツ
トに従つてこのステートメントからフアイル７３
内にレコードを作る。このレコードは、ACセツ
トアツプ・ジエネレータ７４及びビツト・パター
ン、ジエネレータ７６により今、アクセス可能と
なる。
【表】
【表】
次の６つの汎用言語源ステートメント（すなわ
ち、表10内の３つのSELPS及び３つのACTPS命
令）は、それらのDC対応ステートメントと同じ
データ欄を含んでいる。これらはACセツトアツ
プ・ジエネレータ７４により同じ方法で処理され
る。次の２つの汎用言語源ステートメント（すな
わち、表10内の２つのPGTIM命令）は、読取り
制御ピンＲ１と書込み制御ピンＷ１のタイミング
条件を設定する。両方とも正で零復帰（リター
ン・シー・ゼロ）パルスを有し、パルス幅は20ナ
ノ秒であり、開始時間は零ナノ秒である。各
PGTIM命令は、ACセツトアツプ・ジエネレータ
７４に２つのテスタ命令、１番目はA0、２番目
はC0、を生成させる。A0命令は正又は負極性を
セツトし、読取り制御に対して可能な４つ及び書
込み制御に対して可能な４つから１つの読取り又
は書込みジエネレータを選択する。最後に、A0
はそのモードが零復帰（リターン・ツー・ゼロ）
か又は非零復帰（ノン・リターン・ツー・ゼロ）
かをタイミング・ジエネレータに知らせる。C0
テスタ命令は、読取り又は書込み線に対するパル
ス幅及び開始時間を記述する。ACセツトアツ
プ・ジエネレータ７４はまた、読取り制御ピンＲ
１をテスタ・チヤネルRDに接続し、書込み制御
ピンＷ１をテスタ・チヤネルWTに接続するため
にフートプリント・フアイル７３を用いる。 次の汎用言語源ステートメント（表10）は、
CYCTMである。このステートメントはテストの
ためのテスタ・サイクル時間をセツトする。そし
て、TEXECステートメントが読まれる。この指
令は、次に来るテストのためにAC診断を制御す
るテスタ命令を生成する。ACセツトアツプ・ジ
エネレータ７４は、最初の故障が生じた時に
TEXECステートメントに従つてテストを飛び越
し、その故障を１として記録する操作コード２２
を発生する。操作コード・データ・ビツト０は、
最初の故障の際の飛び越しを示すために１に設定
される。一方、データ・ビツト１―７はエラーの
種類を示すため１に設定され、データ・ビツト８
―２３はモードが最初の故障で停止するので０に
設定される。次に出会うステートメントは
DELAYステートメントである。ACセツトアツ
プ・ジエネレータ７４はこのステートメントを
DCセツトアツプ・ジエネレータ７７と同様に処
理する。COMMENTステートメントはDCセツト
アツプ（表８）に対するのと同様に処理される。 PATDELステートメントは最初に出会う指令
で、ACセツトアツプ・ジエネレータ７４に制御
をビツト・パターン・ジエネレータ７６へ進める
ように指示する。ビツトパターン・ジエネレータ
７６はPATDELステートメントから必要な情報
を引き出す。そして、ビツト・パターン・ジエネ
レータ７６はPATDELステートメントを受取
る。これはビツト・パターン・ジエネレータ７６
にパス番号が１であり、そして、アレイ・セルご
とに１読取り／書込み操作があることを知らせ
る。PATDEL及びPASDELステートメントは操
作コードを生じない。これらの目的は、必要なビ
ツト・パターン発生情報をビツト・パターン・ジ
エネレータに渡すことである。ビツト・パター
ン・ジエネレータが要求されたビツト・パターン
を発生する前に必要な最後の情報は、WRITEス
テートメントである。WRITEステートメントは
アドレシングがワード方向であり、そして増加す
るということを指定する。また、WRITEステー
トメントは、ビツト・パターン・ジエネレータ７
６に開始値が零であることを知らせる。フアイル
上のアレイ・デイメンシヨン・データとこのステ
ートメント・データは、ビツト・パターン・ジエ
ネレータ７６がテスト・パターンを生成するのに
必要な全ての情報である。 １サイクル／セル／ビツトパターンを発生する
のに必要な情報は、ビツト・パターン・ジエネレ
ータ８０により次のように得られる。 アレイの大きさは、ワード・アドレス、ビツ
ト・アドレスの数及びデータ線の数から得られ
る。今の例では、７つのワード・アドレス線、４
つのビツト・アドレス線及び１０のデータ線から
大きさは、128×16×10または20Kである。また
WRITEステートメントは、アドレツシング優先
権がワード方向にあることを指定する。これはビ
ツト・アドレス線が変位する前にワード線が全て
変化しなければならないことを意味する。
WRITEステートメントはまたアドレシング方
向、この特別な例では増加、与える。これは処理
がワード・アドレス＝127、ビツト・アドレス＝
15とは反対側のワード・アドレス＝０、ビツト・
アドレス＝０から始まることを意味する。
WRITEステートメントはまた、アレイへの書込
みは０の値で始まるチエツカーボード・パターン
である情報を伝える。第１０図は、現在の例のメ
モリ・アレイに対するビツト・パターン生成デー
タの上述した発生を示している。 ビツト・パターン・ジエネレータ７６による現
在の例のビツト・パターン生成を説明する前に、
テスタ・メモリ８４をより詳細に説明する。現在
の例において、テスタメモリ８４は全部で18432
ビツトの２つのデータ行列を持つと仮定する。各
データ行列は36ビツト×256ワードのアレイに組
織されている。データ行列はＡ及びＢメモリと称
す。Ａ及びＢメモリの36ビツト・デイメンシヨン
は、データ・ビツト、アドレス・ビツト、及びコ
ントロール・ビツトを含む。利用可能ないくつか
の操作モードがある。この例では、Ａメモリは開
始レジスタ内に含まれている値とＡメモリコント
ロール・ビツトを用いるプログラムされた値との
間を逐次的に循環する。メモリ遷移は各クロツ
ク・サイクルで生ずる。Ｂメモリは０ワードと
255ワードとの間を逐次的に循環する。Ｂメモリ
内でのワードから次に引き続くワードへの変化時
間は、Ａメモリ・プログラム・コントロール欄
（フイールド）により制御される。Ａ及びＢメモ
リのコントロール欄（フイールド）ビツトは次の
通りである。 Ａコントロール・ビツトは、増分Ｂビツト
（INC Ｂ）、分岐ビツト（BRN）及びプログラム
終了マーカー（PTR）を含む。INC Ｂビツト
は、Ｂメモリの次のワードに増分する時をテスタ
に知らせる。BRNビツトは、開始レジスタ内に
指定されたＡメモリ・アドレスへ分岐する信号
を、テスタに与える。PTRビツト・マーカー
は、プログラムの終りに達したこと又は開始レジ
スタの再ロードを実行してもよいことをテスタに
知らせる。 Ｂメモリ・コントロール・ビツトは、記憶指令
ビツト（STR）、選択指令ビツト（SEL）、及び
パス・スルー・ビツト（PAS）を含む。STRビ
ツトは、開始レジスタ内に記憶されるべきＡメモ
リ・アドレスを指定する。SELビツトはBRN指
令と一緒に開始レジスタＳ１又はＳ２を指定す
る。これはまたSTRと共に動作してＳ１又はＳ
２を指定する。ここで説明されているチエツカー
ボード例においては、１つの開始レジスタのみが
プログラムされるために必要とされる。他のビツ
ト・パターンの適用に際しては、２つの開始レジ
スタがプログラミングにおいて用いられなければ
ならない。PASビツトはBRNと同様にプログラ
ムされる。渡されるＡメモリ・アドレスは、PAS
＝１と同時に出現するものよりも２倍大きい。命
令タイミングは各第２クロツク・サイクルごとに
発生する。表12は、Ａ及びＢメモリの完全な配列
を示す。
ち、表10内の３つのSELPS及び３つのACTPS命
令）は、それらのDC対応ステートメントと同じ
データ欄を含んでいる。これらはACセツトアツ
プ・ジエネレータ７４により同じ方法で処理され
る。次の２つの汎用言語源ステートメント（すな
わち、表10内の２つのPGTIM命令）は、読取り
制御ピンＲ１と書込み制御ピンＷ１のタイミング
条件を設定する。両方とも正で零復帰（リター
ン・シー・ゼロ）パルスを有し、パルス幅は20ナ
ノ秒であり、開始時間は零ナノ秒である。各
PGTIM命令は、ACセツトアツプ・ジエネレータ
７４に２つのテスタ命令、１番目はA0、２番目
はC0、を生成させる。A0命令は正又は負極性を
セツトし、読取り制御に対して可能な４つ及び書
込み制御に対して可能な４つから１つの読取り又
は書込みジエネレータを選択する。最後に、A0
はそのモードが零復帰（リターン・ツー・ゼロ）
か又は非零復帰（ノン・リターン・ツー・ゼロ）
かをタイミング・ジエネレータに知らせる。C0
テスタ命令は、読取り又は書込み線に対するパル
ス幅及び開始時間を記述する。ACセツトアツ
プ・ジエネレータ７４はまた、読取り制御ピンＲ
１をテスタ・チヤネルRDに接続し、書込み制御
ピンＷ１をテスタ・チヤネルWTに接続するため
にフートプリント・フアイル７３を用いる。 次の汎用言語源ステートメント（表10）は、
CYCTMである。このステートメントはテストの
ためのテスタ・サイクル時間をセツトする。そし
て、TEXECステートメントが読まれる。この指
令は、次に来るテストのためにAC診断を制御す
るテスタ命令を生成する。ACセツトアツプ・ジ
エネレータ７４は、最初の故障が生じた時に
TEXECステートメントに従つてテストを飛び越
し、その故障を１として記録する操作コード２２
を発生する。操作コード・データ・ビツト０は、
最初の故障の際の飛び越しを示すために１に設定
される。一方、データ・ビツト１―７はエラーの
種類を示すため１に設定され、データ・ビツト８
―２３はモードが最初の故障で停止するので０に
設定される。次に出会うステートメントは
DELAYステートメントである。ACセツトアツ
プ・ジエネレータ７４はこのステートメントを
DCセツトアツプ・ジエネレータ７７と同様に処
理する。COMMENTステートメントはDCセツト
アツプ（表８）に対するのと同様に処理される。 PATDELステートメントは最初に出会う指令
で、ACセツトアツプ・ジエネレータ７４に制御
をビツト・パターン・ジエネレータ７６へ進める
ように指示する。ビツトパターン・ジエネレータ
７６はPATDELステートメントから必要な情報
を引き出す。そして、ビツト・パターン・ジエネ
レータ７６はPATDELステートメントを受取
る。これはビツト・パターン・ジエネレータ７６
にパス番号が１であり、そして、アレイ・セルご
とに１読取り／書込み操作があることを知らせ
る。PATDEL及びPASDELステートメントは操
作コードを生じない。これらの目的は、必要なビ
ツト・パターン発生情報をビツト・パターン・ジ
エネレータに渡すことである。ビツト・パター
ン・ジエネレータが要求されたビツト・パターン
を発生する前に必要な最後の情報は、WRITEス
テートメントである。WRITEステートメントは
アドレシングがワード方向であり、そして増加す
るということを指定する。また、WRITEステー
トメントは、ビツト・パターン・ジエネレータ７
６に開始値が零であることを知らせる。フアイル
上のアレイ・デイメンシヨン・データとこのステ
ートメント・データは、ビツト・パターン・ジエ
ネレータ７６がテスト・パターンを生成するのに
必要な全ての情報である。 １サイクル／セル／ビツトパターンを発生する
のに必要な情報は、ビツト・パターン・ジエネレ
ータ８０により次のように得られる。 アレイの大きさは、ワード・アドレス、ビツ
ト・アドレスの数及びデータ線の数から得られ
る。今の例では、７つのワード・アドレス線、４
つのビツト・アドレス線及び１０のデータ線から
大きさは、128×16×10または20Kである。また
WRITEステートメントは、アドレツシング優先
権がワード方向にあることを指定する。これはビ
ツト・アドレス線が変位する前にワード線が全て
変化しなければならないことを意味する。
WRITEステートメントはまたアドレシング方
向、この特別な例では増加、与える。これは処理
がワード・アドレス＝127、ビツト・アドレス＝
15とは反対側のワード・アドレス＝０、ビツト・
アドレス＝０から始まることを意味する。
WRITEステートメントはまた、アレイへの書込
みは０の値で始まるチエツカーボード・パターン
である情報を伝える。第１０図は、現在の例のメ
モリ・アレイに対するビツト・パターン生成デー
タの上述した発生を示している。 ビツト・パターン・ジエネレータ７６による現
在の例のビツト・パターン生成を説明する前に、
テスタ・メモリ８４をより詳細に説明する。現在
の例において、テスタメモリ８４は全部で18432
ビツトの２つのデータ行列を持つと仮定する。各
データ行列は36ビツト×256ワードのアレイに組
織されている。データ行列はＡ及びＢメモリと称
す。Ａ及びＢメモリの36ビツト・デイメンシヨン
は、データ・ビツト、アドレス・ビツト、及びコ
ントロール・ビツトを含む。利用可能ないくつか
の操作モードがある。この例では、Ａメモリは開
始レジスタ内に含まれている値とＡメモリコント
ロール・ビツトを用いるプログラムされた値との
間を逐次的に循環する。メモリ遷移は各クロツ
ク・サイクルで生ずる。Ｂメモリは０ワードと
255ワードとの間を逐次的に循環する。Ｂメモリ
内でのワードから次に引き続くワードへの変化時
間は、Ａメモリ・プログラム・コントロール欄
（フイールド）により制御される。Ａ及びＢメモ
リのコントロール欄（フイールド）ビツトは次の
通りである。 Ａコントロール・ビツトは、増分Ｂビツト
（INC Ｂ）、分岐ビツト（BRN）及びプログラム
終了マーカー（PTR）を含む。INC Ｂビツト
は、Ｂメモリの次のワードに増分する時をテスタ
に知らせる。BRNビツトは、開始レジスタ内に
指定されたＡメモリ・アドレスへ分岐する信号
を、テスタに与える。PTRビツト・マーカー
は、プログラムの終りに達したこと又は開始レジ
スタの再ロードを実行してもよいことをテスタに
知らせる。 Ｂメモリ・コントロール・ビツトは、記憶指令
ビツト（STR）、選択指令ビツト（SEL）、及び
パス・スルー・ビツト（PAS）を含む。STRビ
ツトは、開始レジスタ内に記憶されるべきＡメモ
リ・アドレスを指定する。SELビツトはBRN指
令と一緒に開始レジスタＳ１又はＳ２を指定す
る。これはまたSTRと共に動作してＳ１又はＳ
２を指定する。ここで説明されているチエツカー
ボード例においては、１つの開始レジスタのみが
プログラムされるために必要とされる。他のビツ
ト・パターンの適用に際しては、２つの開始レジ
スタがプログラミングにおいて用いられなければ
ならない。PASビツトはBRNと同様にプログラ
ムされる。渡されるＡメモリ・アドレスは、PAS
＝１と同時に出現するものよりも２倍大きい。命
令タイミングは各第２クロツク・サイクルごとに
発生する。表12は、Ａ及びＢメモリの完全な配列
を示す。
【表】
【表】
表13は、ビツト・パターン・ジエネレータ７６
（第８図）により発生されたチエツカーボード・
ビツト・パターンの簡略化されたシユミレーテツ
ド・バージヨンである。これは、Ａメモリはワー
ド０，１，２，……３，２を含み、０，１，２，
１，２，……31，32，31，32を含まないことを意
味している。表13は、メモリ・アドレス０―４を
示している。しかし、アレイにチエツカーボー
ド・パターンを完全に書込むためには32Aメモ
リ・ワードと256Bメモリ・ワードを必要とする
ことが、この技術に精通したものには理解される
であろう。完全なチエツカーボード・パターンを
読取るためには、追加的なＡメモリの32ワードが
必要である。 ビツト・パターンを作つた後、ビツト・パター
ン・ジエネレータ７６はノート・フアイル７５内
にビツト・パターンを書込む。これは、同じＡメ
モリ及び／又はＢメモリ・パターンを必要とする
かもしれない同じACテストにおける将来のビツ
ト・パターン・の要求を予想して行なわれる。こ
れは、いくつかの異なる電圧又はタイミング・ケ
ースに対して同じパターンが要求されるとき、起
り得る。これが起きた時、ビツト・パターンはそ
の度ごとに再生成されるのではなく、検索されそ
して繰返される。 表13を再度参照して、Ａ及びＢメモリの内容及
びこれらのメモリからテスタ２１によりチエツカ
ーボード・ビツト・パターンが発生される方法を
説明する。Ａ及びＢメモリのサイクル・ビツト
は、テスタがＡ及Ｂメモリ中を何回循環しなけれ
ばならないかを決定する。Ａ及びＢメモリのサイ
クル・ビツトが一致（マツチ）する時はいつでも
２つの事が起る。第１に、サイクル・レジスタの
プリセツト数が１だけ減少させられる。このレジ
スタのカウントが０になると、テスタはビツト・
パターンの処理を停止し、次のテスタ操作コード
を処理する。第２に、アレイ・アドレシングはプ
ログラムされたように増加される。この例におい
ては、ビツト方向アドレスが増加される。このチ
エツカーボードの例においては、Ａ及びＢメモ
リ・サイクル・ビツトはＢメモリ・アドレス０及
び128で一致する。テスタ回路は、最初の発生又
は最初の一致条件を無視するようにセツト・アツ
プされている。このため、チエツカーボード・パ
ターンは初めにワード・アドレス０―１２７、ビ
ツト・アドレス０に加えられる。ワード１２８に
於て、次の一致（マツチ）が生ずる。これは、ワ
ード・アドレス線を０にセツトし、ビツト・アド
レス線を１だけ増加させる。従つて、各ビツト・
アドレスにつき、ワード・アドレスにわたる完全
なサイクルがある。アレイ全体にわたつて書込む
ために８つの一致（マツチ）が必要である。これ
はテスタに対して必須の情報部分である。何故な
らば、これはアレイ内の書込みを完了するために
Ｂメモリ中をテスタがサイクルしなければならな
い回数を知らせる。からである。このデータ（テ
ストの終り）はACセツトアツプ・ジエネレータ
７４に送られ、テストの終りが正しく検出される
ように必要なテスタ命令（表10を見よ）をACセ
ツトアツプ７９フアイルに書込む。チエツカーボ
ードの書込み及び読取りを完了するために、16の
一致（マツチ）が必要である。表13は、テスタの
書込み部分を実行するのに必要なパターンのサブ
セツトを表している。これは、書込み／読取り阻
止ビツトのセツテイングに反映されている。すな
わち、書込み阻止ビツトが０で読取り阻止ビツト
１は、書込みだけを指示している。今の例の128
×16×10アレイにチエツカーボード・パターンを
書込むためには、１つのロードすなわち256以下
のＡメモリ又はＢメモリワードだけが必要とされ
る。書込みを実行するために必要なロードの数
は、適当なテスタ命令（表10を見よ）を発生しそ
してACセツトアツプ・フアイル７９に命令を書
込むACセツトアツプ・ジエネレータ７４に伝え
られる。 次に、Ａメモリ及びＢメモリをロードするテス
タ命令である。最初にビツト・パターン・ジエネ
レータ７６は、ビツト・パターンのこのセツトが
ノート・フアイル７５にすでに書込まれているか
どうかを決めるために検査する。これは、これら
のパターンがノート・フアイル上にまだなく、し
たがつて、ビツト・パターン・ジエネレータ７６
がこれらのパターンをノート・フアイルに書込む
ことを決定する。次に、ビツト・パターン・ジエ
ネレータ７６は、パターンをACセツトアツプ・
フアイル７９に書込むことをACセツトアツプ・
ジエネレータ７４に伝える。ビツト・パターン・
ジエネレータ７６は、適正なビツト・パターンが
ノート・フアイル上のどこにあるかをACセツト
アツプ・ジエネレータに教える。ACセツトアツ
プ・ジエネレータ７４はノート・フアイル（表10
を見よ）からビツト・パターン及びロード指令
（操作コード８１、表10）を書込む。全てのビツ
ト・パターンの書込みは同じ方法で行なわれる。 ビツト・パターン・ジエネレータ７６はパター
を発生してノート・フアイルにそれを書込むか、
或は既にノート・フアイル中にあるパターンを見
つけ出す。いずれの場合においても、ビツト・パ
ターン・ジエネレータ７６は、ロード指令を出す
命令及びロードすべき適正なパターンのためのノ
ート・フアイルのポインタと共にACセツトアツ
プ・ジエネレータ７４へ戻る。 制御は今、入力管理６７に戻る（第８図）。次
のステートメント（表10）が処理される。それは
PLSPNステートメントである。このステートメ
ントは、既にＡ及びＢメモリ中にロードされてい
る書込みビツト・パターンを現実にテスタで実行
させる。PLSPNは翻訳のためにACセツトアツ
プ・ジエネレータ７４に送られる。ACセツトア
ツプ・ジエネレータ７４はPLSPNをACテステイ
ングの実行を意味する操作コードAAに変換す
る。最後に、表10の残りのPASDEL、READ、及
びPLSPN指令の処理は、表10に関して上述され
た書込みパスに対するのと同じである。何故なら
ば、読取り操作はＡメモリ内の“読取り阻止”及
び“書込み阻止”セツテイングを除いて書込み操
作と同じパターンを必要とするからである。開始
レジスタ及び処理の終りレジスタはリセツトされ
なければならない。表10は読取りステートメント
に対するこれらの操作の詳細を示している。 その後、制御は入力管理６７（第８図）に戻さ
れ、処理すべきこれ以上の指令がないことを決定
する。入力管理６７はそして制限をDC及びACの
両方のテスト・データが生成されていることを示
すパラメータと共に出力管理８２に渡す。出力管
理８２は単にDC及びACテストを一つのテスタ命
令シーケンス３０Ｘに連結するだけである。各
DC及びACテストの終りに、命令の処理をテスタ
が停止すべきことを指示するため、出力管理８２
によりENDTEST命令が挿入される。 ［発明の効果］ この発明のメモリ・アレイ・テスタ・システム
によれば、複数のメモリ・アレイ・テスタ上で多
数のメモリ・アレイを自動的にテストすることが
できる。また、ユーザーは個々のテスタに用いら
れる命令セツト又はハードウエア構成を知らなく
ても複数のメモリ・アレイ・テスタ上でメモリ・
アレイのテストを行うことができる。さらに、テ
スタに依存しない高レベルの記述から、与えられ
たテスタ上の特定のアレイをテストするための命
令シーケンスを自動的に生成するため、命令シー
ケンスは数時間程度で生成することができる。さ
らに、１つのアレイはそのアレイの汎用言語命令
シーケンスを別のテスタに付随した翻訳器を用い
て翻訳することにより、その別のテスタ上で容易
にテストを行うことができる。さらに、新規なテ
スタをこの発明のシステムに組込むにはそのテス
タに付随する新しい翻訳器を作製するだけでよ
い。
（第８図）により発生されたチエツカーボード・
ビツト・パターンの簡略化されたシユミレーテツ
ド・バージヨンである。これは、Ａメモリはワー
ド０，１，２，……３，２を含み、０，１，２，
１，２，……31，32，31，32を含まないことを意
味している。表13は、メモリ・アドレス０―４を
示している。しかし、アレイにチエツカーボー
ド・パターンを完全に書込むためには32Aメモ
リ・ワードと256Bメモリ・ワードを必要とする
ことが、この技術に精通したものには理解される
であろう。完全なチエツカーボード・パターンを
読取るためには、追加的なＡメモリの32ワードが
必要である。 ビツト・パターンを作つた後、ビツト・パター
ン・ジエネレータ７６はノート・フアイル７５内
にビツト・パターンを書込む。これは、同じＡメ
モリ及び／又はＢメモリ・パターンを必要とする
かもしれない同じACテストにおける将来のビツ
ト・パターン・の要求を予想して行なわれる。こ
れは、いくつかの異なる電圧又はタイミング・ケ
ースに対して同じパターンが要求されるとき、起
り得る。これが起きた時、ビツト・パターンはそ
の度ごとに再生成されるのではなく、検索されそ
して繰返される。 表13を再度参照して、Ａ及びＢメモリの内容及
びこれらのメモリからテスタ２１によりチエツカ
ーボード・ビツト・パターンが発生される方法を
説明する。Ａ及びＢメモリのサイクル・ビツト
は、テスタがＡ及Ｂメモリ中を何回循環しなけれ
ばならないかを決定する。Ａ及びＢメモリのサイ
クル・ビツトが一致（マツチ）する時はいつでも
２つの事が起る。第１に、サイクル・レジスタの
プリセツト数が１だけ減少させられる。このレジ
スタのカウントが０になると、テスタはビツト・
パターンの処理を停止し、次のテスタ操作コード
を処理する。第２に、アレイ・アドレシングはプ
ログラムされたように増加される。この例におい
ては、ビツト方向アドレスが増加される。このチ
エツカーボードの例においては、Ａ及びＢメモ
リ・サイクル・ビツトはＢメモリ・アドレス０及
び128で一致する。テスタ回路は、最初の発生又
は最初の一致条件を無視するようにセツト・アツ
プされている。このため、チエツカーボード・パ
ターンは初めにワード・アドレス０―１２７、ビ
ツト・アドレス０に加えられる。ワード１２８に
於て、次の一致（マツチ）が生ずる。これは、ワ
ード・アドレス線を０にセツトし、ビツト・アド
レス線を１だけ増加させる。従つて、各ビツト・
アドレスにつき、ワード・アドレスにわたる完全
なサイクルがある。アレイ全体にわたつて書込む
ために８つの一致（マツチ）が必要である。これ
はテスタに対して必須の情報部分である。何故な
らば、これはアレイ内の書込みを完了するために
Ｂメモリ中をテスタがサイクルしなければならな
い回数を知らせる。からである。このデータ（テ
ストの終り）はACセツトアツプ・ジエネレータ
７４に送られ、テストの終りが正しく検出される
ように必要なテスタ命令（表10を見よ）をACセ
ツトアツプ７９フアイルに書込む。チエツカーボ
ードの書込み及び読取りを完了するために、16の
一致（マツチ）が必要である。表13は、テスタの
書込み部分を実行するのに必要なパターンのサブ
セツトを表している。これは、書込み／読取り阻
止ビツトのセツテイングに反映されている。すな
わち、書込み阻止ビツトが０で読取り阻止ビツト
１は、書込みだけを指示している。今の例の128
×16×10アレイにチエツカーボード・パターンを
書込むためには、１つのロードすなわち256以下
のＡメモリ又はＢメモリワードだけが必要とされ
る。書込みを実行するために必要なロードの数
は、適当なテスタ命令（表10を見よ）を発生しそ
してACセツトアツプ・フアイル７９に命令を書
込むACセツトアツプ・ジエネレータ７４に伝え
られる。 次に、Ａメモリ及びＢメモリをロードするテス
タ命令である。最初にビツト・パターン・ジエネ
レータ７６は、ビツト・パターンのこのセツトが
ノート・フアイル７５にすでに書込まれているか
どうかを決めるために検査する。これは、これら
のパターンがノート・フアイル上にまだなく、し
たがつて、ビツト・パターン・ジエネレータ７６
がこれらのパターンをノート・フアイルに書込む
ことを決定する。次に、ビツト・パターン・ジエ
ネレータ７６は、パターンをACセツトアツプ・
フアイル７９に書込むことをACセツトアツプ・
ジエネレータ７４に伝える。ビツト・パターン・
ジエネレータ７６は、適正なビツト・パターンが
ノート・フアイル上のどこにあるかをACセツト
アツプ・ジエネレータに教える。ACセツトアツ
プ・ジエネレータ７４はノート・フアイル（表10
を見よ）からビツト・パターン及びロード指令
（操作コード８１、表10）を書込む。全てのビツ
ト・パターンの書込みは同じ方法で行なわれる。 ビツト・パターン・ジエネレータ７６はパター
を発生してノート・フアイルにそれを書込むか、
或は既にノート・フアイル中にあるパターンを見
つけ出す。いずれの場合においても、ビツト・パ
ターン・ジエネレータ７６は、ロード指令を出す
命令及びロードすべき適正なパターンのためのノ
ート・フアイルのポインタと共にACセツトアツ
プ・ジエネレータ７４へ戻る。 制御は今、入力管理６７に戻る（第８図）。次
のステートメント（表10）が処理される。それは
PLSPNステートメントである。このステートメ
ントは、既にＡ及びＢメモリ中にロードされてい
る書込みビツト・パターンを現実にテスタで実行
させる。PLSPNは翻訳のためにACセツトアツ
プ・ジエネレータ７４に送られる。ACセツトア
ツプ・ジエネレータ７４はPLSPNをACテステイ
ングの実行を意味する操作コードAAに変換す
る。最後に、表10の残りのPASDEL、READ、及
びPLSPN指令の処理は、表10に関して上述され
た書込みパスに対するのと同じである。何故なら
ば、読取り操作はＡメモリ内の“読取り阻止”及
び“書込み阻止”セツテイングを除いて書込み操
作と同じパターンを必要とするからである。開始
レジスタ及び処理の終りレジスタはリセツトされ
なければならない。表10は読取りステートメント
に対するこれらの操作の詳細を示している。 その後、制御は入力管理６７（第８図）に戻さ
れ、処理すべきこれ以上の指令がないことを決定
する。入力管理６７はそして制限をDC及びACの
両方のテスト・データが生成されていることを示
すパラメータと共に出力管理８２に渡す。出力管
理８２は単にDC及びACテストを一つのテスタ命
令シーケンス３０Ｘに連結するだけである。各
DC及びACテストの終りに、命令の処理をテスタ
が停止すべきことを指示するため、出力管理８２
によりENDTEST命令が挿入される。 ［発明の効果］ この発明のメモリ・アレイ・テスタ・システム
によれば、複数のメモリ・アレイ・テスタ上で多
数のメモリ・アレイを自動的にテストすることが
できる。また、ユーザーは個々のテスタに用いら
れる命令セツト又はハードウエア構成を知らなく
ても複数のメモリ・アレイ・テスタ上でメモリ・
アレイのテストを行うことができる。さらに、テ
スタに依存しない高レベルの記述から、与えられ
たテスタ上の特定のアレイをテストするための命
令シーケンスを自動的に生成するため、命令シー
ケンスは数時間程度で生成することができる。さ
らに、１つのアレイはそのアレイの汎用言語命令
シーケンスを別のテスタに付随した翻訳器を用い
て翻訳することにより、その別のテスタ上で容易
にテストを行うことができる。さらに、新規なテ
スタをこの発明のシステムに組込むにはそのテス
タに付随する新しい翻訳器を作製するだけでよ
い。
第１図はこの発明による複数のメモリ・アレ
イ・テスタ上の選ばれたメモリ・アレイを自動的
にテストするために用いられるアーキテクチヤの
全体を示すブロツク図、第２図は第１図のアーキ
テクチヤに用いられるデータ入力管理を示す図、
第３Ａ図乃至第３Ｌ図はアレイの特性情報、DC
テステイング・パラメータ、ACテステイング・
パラメータ及びACテスト・パターン選択を入力
するための対話式デイスプレイ・スクリーンの見
本を示す図、第４図は第２図に用いられるスクリ
ーン・イメージ管理及び監査を示す図、第５図は
第１図で用いられる汎用言語ジエネレータを示す
図、第６図は第５図に用いられるDC汎用言語ジ
エネレータを示す図、第７図は第５図に用いられ
るAC汎用言語ジエネレータを示す図、第８図は
第１図で用いることのできる汎用からテスタへの
翻訳器を示す図、第９図は第１図で用いることの
できる典型的なアレイ・テスタを示す図、第１０
図は第８図の翻訳器に用いられるビツト・パター
ン生成データを示す図である。 １２……対話式データ入力装置、４……汎用言
語ジエネレータ、１９Ａ，１９Ｘ……翻訳器、２
１Ａ，２１Ｘ……テスタ、２５Ａ，２５Ｘ……メ
モリ・アレイ。
イ・テスタ上の選ばれたメモリ・アレイを自動的
にテストするために用いられるアーキテクチヤの
全体を示すブロツク図、第２図は第１図のアーキ
テクチヤに用いられるデータ入力管理を示す図、
第３Ａ図乃至第３Ｌ図はアレイの特性情報、DC
テステイング・パラメータ、ACテステイング・
パラメータ及びACテスト・パターン選択を入力
するための対話式デイスプレイ・スクリーンの見
本を示す図、第４図は第２図に用いられるスクリ
ーン・イメージ管理及び監査を示す図、第５図は
第１図で用いられる汎用言語ジエネレータを示す
図、第６図は第５図に用いられるDC汎用言語ジ
エネレータを示す図、第７図は第５図に用いられ
るAC汎用言語ジエネレータを示す図、第８図は
第１図で用いることのできる汎用からテスタへの
翻訳器を示す図、第９図は第１図で用いることの
できる典型的なアレイ・テスタを示す図、第１０
図は第８図の翻訳器に用いられるビツト・パター
ン生成データを示す図である。 １２……対話式データ入力装置、４……汎用言
語ジエネレータ、１９Ａ，１９Ｘ……翻訳器、２
１Ａ，２１Ｘ……テスタ、２５Ａ，２５Ｘ……メ
モリ・アレイ。
Claims (1)
- 【特許請求の範囲】 １ 複数の異なるテスタ上の集積回路メモリ・ア
レイを自動的にテストするためのシステムであつ
て、 前記メモリ・アレイのテスタに依存しないテス
ト仕様を入力するためのデータ入力装置と、 入力されたテスト仕様に基づき前記メモリ・ア
レイの指示されたテストを実行するためテスタに
依存しない汎用言語命令シーケンスを生成する汎
用言語ジエネレータと、 前記複数の異なるテスタの１つずつに関連して
設けられ、関連したテスタ上の前記メモリ・アレ
イに前記指示されたテストを実行するため前記テ
スタに依存しない汎用言語命令シーケンスをテス
タに依存した命令シーケンスに翻訳する翻訳器
と、 関連したテスタ上の前記メモリ・アレイをテス
トするため前記テスタに依存した命令シーケンス
を前記関連したテスタに与える手段と、 を備えるメモリ・アレイ・テスタ・システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/536,597 US4606025A (en) | 1983-09-28 | 1983-09-28 | Automatically testing a plurality of memory arrays on selected memory array testers |
| US536597 | 1995-09-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6076100A JPS6076100A (ja) | 1985-04-30 |
| JPS6252400B2 true JPS6252400B2 (ja) | 1987-11-05 |
Family
ID=24139168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59171674A Granted JPS6076100A (ja) | 1983-09-28 | 1984-08-20 | メモリ・アレイ・テスタ・システム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4606025A (ja) |
| EP (1) | EP0135864A3 (ja) |
| JP (1) | JPS6076100A (ja) |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3572244D1 (en) * | 1985-03-29 | 1989-09-14 | Ibm Deutschland | Stability testing of semiconductor memories |
| EP0198935A1 (de) * | 1985-04-23 | 1986-10-29 | Deutsche ITT Industries GmbH | Elektrisch umprogrammierbarer Halbleiterspeicher mit Redundanz |
| US4899306A (en) * | 1985-08-26 | 1990-02-06 | American Telephone And Telegraph Company, At&T Bell Laboratories | Test interface circuit which generates different interface control signals for different target computers responding to control signals from host computer |
| US4713815A (en) * | 1986-03-12 | 1987-12-15 | International Business Machines Corp. | Automatic fault location system for electronic devices |
| US5021997A (en) * | 1986-09-29 | 1991-06-04 | At&T Bell Laboratories | Test automation system |
| US4860291A (en) * | 1987-12-28 | 1989-08-22 | Tektronix, Inc. | Test vector definition system employing template concept |
| JPH01195381A (ja) * | 1988-01-29 | 1989-08-07 | Mitsubishi Electric Corp | 測定プログラム作成装置 |
| US4949290A (en) * | 1988-04-05 | 1990-08-14 | Hewlett-Packard Company | Method and apparatus for defining test sequences for a signal measurement system |
| JPH0789144B2 (ja) * | 1988-06-01 | 1995-09-27 | 株式会社東芝 | 集積回路の検査方法 |
| JP2697861B2 (ja) * | 1988-06-28 | 1998-01-14 | 三菱電機株式会社 | 測定プログラム自動作成装置 |
| US5067129A (en) * | 1989-08-16 | 1991-11-19 | International Business Machines Corp. | Service processor tester |
| JP2739365B2 (ja) * | 1989-12-25 | 1998-04-15 | 富士写真フイルム株式会社 | 画像ファイリング装置 |
| US5039602A (en) * | 1990-03-19 | 1991-08-13 | National Semiconductor Corporation | Method of screening A.C. performance characteristics during D.C. parametric test operation |
| US5095267A (en) * | 1990-03-19 | 1992-03-10 | National Semiconductor Corporation | Method of screening A.C. performance characteristics during D.C. parametric test operation |
| US5469361A (en) * | 1991-08-08 | 1995-11-21 | The Board Of Regents Acting For And On Behalf Of The University Of Michigan | Generic cell controlling method and apparatus for computer integrated manufacturing system |
| US5391984A (en) * | 1991-11-01 | 1995-02-21 | Sgs-Thomson Microelectronics, Inc. | Method and apparatus for testing integrated circuit devices |
| US5504670A (en) * | 1993-03-31 | 1996-04-02 | Intel Corporation | Method and apparatus for allocating resources in a multiprocessor system |
| US5522038A (en) * | 1993-04-16 | 1996-05-28 | Micron Technology, Inc. | Testing mapped signal sources |
| US5497378A (en) * | 1993-11-02 | 1996-03-05 | International Business Machines Corporation | System and method for testing a circuit network having elements testable by different boundary scan standards |
| US5758063A (en) * | 1995-05-04 | 1998-05-26 | Micron Technology, Inc. | Testing mapped signal sources |
| US5778004A (en) * | 1995-06-02 | 1998-07-07 | Unisys Corporation | Vector translator |
| US6182253B1 (en) * | 1997-07-16 | 2001-01-30 | Tanisys Technology, Inc. | Method and system for automatic synchronous memory identification |
| JPH11202028A (ja) * | 1998-01-14 | 1999-07-30 | Mitsubishi Electric Corp | Ｉｃテスタ |
| JP2000122886A (ja) * | 1998-10-10 | 2000-04-28 | Advantest Corp | 半導体試験装置のプログラム作成方式 |
| CA2383531A1 (en) | 1999-09-01 | 2001-03-08 | Intel Corporation | Instruction for multithreaded parallel processor |
| US7546444B1 (en) | 1999-09-01 | 2009-06-09 | Intel Corporation | Register set used in multithreaded parallel processor architecture |
| US20010049710A1 (en) * | 2000-05-16 | 2001-12-06 | Curey Randall K. | Partitioned executive structure for real-time programs |
| JP2001349928A (ja) * | 2000-06-06 | 2001-12-21 | Advantest Corp | 半導体試験システム |
| US7681018B2 (en) | 2000-08-31 | 2010-03-16 | Intel Corporation | Method and apparatus for providing large register address space while maximizing cycletime performance for a multi-threaded register file set |
| US20020053017A1 (en) * | 2000-09-01 | 2002-05-02 | Adiletta Matthew J. | Register instructions for a multithreaded processor |
| DE10213009A1 (de) * | 2002-03-22 | 2003-10-09 | Infineon Technologies Ag | Verfahren zum elektronischen Testen von Speichermodulen |
| US7437724B2 (en) * | 2002-04-03 | 2008-10-14 | Intel Corporation | Registers for data transfers |
| DE60202443T2 (de) * | 2002-05-08 | 2006-01-12 | Infineon Technologies Ag | Methode zum Testen eines elektronischen Bauteils |
| US20030229643A1 (en) * | 2002-05-29 | 2003-12-11 | Digimarc Corporation | Creating a footprint of a computer file |
| US20050169072A1 (en) * | 2002-10-01 | 2005-08-04 | Advantest Corporation | Pattern generator, memory controller, and test device |
| US7117501B2 (en) * | 2002-11-21 | 2006-10-03 | International Business Machines Corporation | Application-level access to kernel input/output state |
| US6941232B2 (en) * | 2003-01-28 | 2005-09-06 | Texas Instruments Incorporated | Method and apparatus for performing multi-site integrated circuit device testing |
| DE10317431A1 (de) * | 2003-04-15 | 2004-10-28 | Rood Technology Deutschland Gmbh + Co | Verfahren zur Generierung von Testersteuerungen |
| US7369998B2 (en) * | 2003-08-14 | 2008-05-06 | Voxtec International, Inc. | Context based language translation devices and methods |
| USD501459S1 (en) | 2004-02-19 | 2005-02-01 | Marine Acoustics, Inc. | Hand-held device |
| JP4542811B2 (ja) * | 2004-04-23 | 2010-09-15 | 東芝マイクロエレクトロニクス株式会社 | テストプログラム自動生成装置、テストプログラム自動生成方法及びテストプログラム自動生成プログラム |
| US20050273685A1 (en) * | 2004-06-08 | 2005-12-08 | Sanjay Sachdev | Automated and customizable generation of efficient test programs for multiple electrical test equipment platforms |
| US10394998B2 (en) * | 2012-02-22 | 2019-08-27 | International Business Machines Corporation | Acceleration of memory walking sequences during simulation |
| CN113506572A (zh) * | 2021-07-08 | 2021-10-15 | 东北师范大学 | 一种便携式实时反馈语言学习系统 |
| CN114400042B (zh) * | 2022-03-22 | 2022-06-10 | 合肥悦芯半导体科技有限公司 | 存储器测试系统 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4055801A (en) * | 1970-08-18 | 1977-10-25 | Pike Harold L | Automatic electronic test equipment and method |
| US3733587A (en) * | 1971-05-10 | 1973-05-15 | Westinghouse Electric Corp | Universal buffer interface for computer controlled test systems |
| US4044244A (en) * | 1976-08-06 | 1977-08-23 | International Business Machines Corporation | Automatic tester for complex semiconductor components including combinations of logic, memory and analog devices and processes of testing thereof |
| US4108358A (en) * | 1977-03-22 | 1978-08-22 | The Bendix Corporation | Portable circuit tester |
| US4168527A (en) * | 1978-02-17 | 1979-09-18 | Winkler Dean A | Analog and digital circuit tester |
| GB2041574B (en) * | 1978-12-08 | 1983-03-09 | Inoue Japax Res | Microprocessor - controlled edm method and apparatus |
| US4335457A (en) * | 1980-08-08 | 1982-06-15 | Fairchild Camera & Instrument Corp. | Method for semiconductor memory testing |
| US4402055A (en) * | 1981-01-27 | 1983-08-30 | Westinghouse Electric Corp. | Automatic test system utilizing interchangeable test devices |
-
1983
- 1983-09-28 US US06/536,597 patent/US4606025A/en not_active Expired - Fee Related
-
1984
- 1984-08-20 JP JP59171674A patent/JPS6076100A/ja active Granted
- 1984-09-05 EP EP84110538A patent/EP0135864A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0135864A2 (en) | 1985-04-03 |
| JPS6076100A (ja) | 1985-04-30 |
| EP0135864A3 (en) | 1988-04-20 |
| US4606025A (en) | 1986-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6252400B2 (ja) | ||
| US4481627A (en) | Embedded memory testing method and apparatus | |
| US6212650B1 (en) | Interactive dubug tool for programmable circuits | |
| US6681351B1 (en) | Easy to program automatic test equipment | |
| US5995744A (en) | Network configuration of programmable circuits | |
| US6892328B2 (en) | Method and system for distributed testing of electronic devices | |
| US5051938A (en) | Simulation of selected logic circuit designs | |
| US7478028B2 (en) | Method for automatically searching for functional defects in a description of a circuit | |
| KR100366963B1 (ko) | 반도체 디바이스 시뮬레이트 장치 및 그것을 이용한반도체 테스트용 프로그램 디버그 장치 | |
| US4907230A (en) | Apparatus and method for testing printed circuit boards and their components | |
| US6889348B2 (en) | Tester architecture construction data generating method, tester architecture constructing method and test circuit | |
| US5790771A (en) | Apparatus and method for configuring a reconfigurable electronic system having defective resources | |
| JP2002505000A (ja) | 低コストで使用が容易な自動テスト・システム用ソフトウェア | |
| EP1012615B1 (en) | System for storing and searching named device parameter data in a test system for testing an integrated circuit | |
| JPH06505105A (ja) | 最小メモリインサーキットデジタルテスタ方法および装置 | |
| CN119990002B (zh) | 点对点通路验证方法、装置、电子设备及介质 | |
| CN115934503A (zh) | 程序测试方法、装置、设备及存储介质 | |
| US5436576A (en) | Switch matrices using reduced number of switching devices for signal routing | |
| US5263029A (en) | Memory efficient topological converter assembly | |
| KR20030039378A (ko) | 논리적 하드웨어 테스트 패턴의 자동 생성 방법 및 자동패턴 생성 및 분석용 시스템 | |
| US6845478B2 (en) | Method and apparatus for collecting and displaying bit-fail-map information | |
| CN114002583A (zh) | 基于集成电路自动测试系统的图样编辑工具和方法 | |
| US20020004918A1 (en) | Method for the preparation and execution of a self-test procedure and associated self-test generating method | |
| JP2583055B2 (ja) | Ｉｃテストシステム | |
| US12417029B1 (en) | Memory view for memory module |