JPS6253737U - - Google Patents
Info
- Publication number
- JPS6253737U JPS6253737U JP14429185U JP14429185U JPS6253737U JP S6253737 U JPS6253737 U JP S6253737U JP 14429185 U JP14429185 U JP 14429185U JP 14429185 U JP14429185 U JP 14429185U JP S6253737 U JPS6253737 U JP S6253737U
- Authority
- JP
- Japan
- Prior art keywords
- address
- converter
- data
- processing device
- main memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 2
Description
第1図は、この考案の一実施例によるアドレス
変換機構を備えたデータ処理装置のブロツク図、
第2図は、従来のアドレス変換機構を備えたデー
タ処理装置のブロツク図である。 2は論理アドレスレジスタ(LMAR)、3は
実アドレスレジスタ(PMAR)、4は主記憶、
5はアドレス変換テーブル、6はメモリデータレ
ジスタ(MDR)、7はランダマイズ回路、9は
アドレス変換バツフア(TLB)、10は比較回
路。なお、各図中、同一符号は同一又は相当部分
を示す。
変換機構を備えたデータ処理装置のブロツク図、
第2図は、従来のアドレス変換機構を備えたデー
タ処理装置のブロツク図である。 2は論理アドレスレジスタ(LMAR)、3は
実アドレスレジスタ(PMAR)、4は主記憶、
5はアドレス変換テーブル、6はメモリデータレ
ジスタ(MDR)、7はランダマイズ回路、9は
アドレス変換バツフア(TLB)、10は比較回
路。なお、各図中、同一符号は同一又は相当部分
を示す。
Claims (1)
- 【実用新案登録請求の範囲】 (1) アドレス変換バツフアを含むアドレス変換
機構を備えたデータ処理装置において、前記アド
レス変換機構にはその内容を入れ換えることので
きるRAMから成る変換器が設けられており、前
記変換器は、前記主記憶をアクセスするための主
記憶アドレス中の論理ページアドレスを自己に対
するアドレスとし、前記主記憶アドレスを入力デ
ータとして受入れ、前記変換器内に所定の対応関
係をもつて格納されているデータを出力し、この
出力データが前記アドレス変換バツフアのエント
リに対するアドレスとして用いられることを特徴
とするデータ処理装置。 (2) 前記変換器内のデータは現に実行中のプロ
グラムの所定の命令で入れ換えられることを特徴
とする実用新案登録請求の範囲第1項記載のデー
タ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14429185U JPS6253737U (ja) | 1985-09-24 | 1985-09-24 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14429185U JPS6253737U (ja) | 1985-09-24 | 1985-09-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6253737U true JPS6253737U (ja) | 1987-04-03 |
Family
ID=31054748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14429185U Pending JPS6253737U (ja) | 1985-09-24 | 1985-09-24 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6253737U (ja) |
-
1985
- 1985-09-24 JP JP14429185U patent/JPS6253737U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS57138079A (en) | Information processor | |
| JPS6034648U (ja) | マイクロコンピユータにおけるメモリ・ページング・システム | |
| CA2077297A1 (en) | Dynamic address translation processing apparatus in a data processing system | |
| JPS6253737U (ja) | ||
| JPS62195863U (ja) | ||
| JPS5810299U (ja) | 並列処理用メモリ−のアドレス装置 | |
| JPS59118049U (ja) | 制御装置 | |
| JPS6356746A (ja) | 仮想計算機におけるペ−ジングバイパス方式 | |
| JPS6418350U (ja) | ||
| JPH01120251U (ja) | ||
| JPS5828465U (ja) | フアクシミリ信号処理回路 | |
| JPS6356449U (ja) | ||
| JPS6174140U (ja) | ||
| JPS6339754U (ja) | ||
| JPS6319900U (ja) | ||
| JPS62169831U (ja) | ||
| JPS57169984A (en) | Address comparing system | |
| JPS6057850U (ja) | インタフエ−ス制御装置 | |
| JPS5881654U (ja) | 演算処理装置 | |
| JPS61107049U (ja) | ||
| JPS6214536U (ja) | ||
| JPH0386449U (ja) | ||
| JPS5865090U (ja) | 文字発生回路 | |
| JPS5920351U (ja) | マイクロコンピユ−タにおける加算回路 | |
| JPS62179662U (ja) |