JPS6256513B2 - - Google Patents
Info
- Publication number
- JPS6256513B2 JPS6256513B2 JP53138679A JP13867978A JPS6256513B2 JP S6256513 B2 JPS6256513 B2 JP S6256513B2 JP 53138679 A JP53138679 A JP 53138679A JP 13867978 A JP13867978 A JP 13867978A JP S6256513 B2 JPS6256513 B2 JP S6256513B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- voltage
- drive output
- group
- switch circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】
本発明は、プラズマ・デイスプレイ・パネル、
とくに放電しうるガス媒体をはさんで並設された
複数の線状電極をマトリツクス状に配設させ、選
択された両線状電極間に交流電圧を印加すること
により、両電極の交点でガス放電させるようにし
たＸ−Ｙタイプのプラズマ・デイスプレイ・パネ
ルの駆動方式に関する。
とくに放電しうるガス媒体をはさんで並設された
複数の線状電極をマトリツクス状に配設させ、選
択された両線状電極間に交流電圧を印加すること
により、両電極の交点でガス放電させるようにし
たＸ−Ｙタイプのプラズマ・デイスプレイ・パネ
ルの駆動方式に関する。
Ｘ−Ｙタイプのプラズマ・デイスプレイ・パネ
ルは、例えば、透明なガラス板等から成る一対の
絶縁板上に、各々平行する複数の線状電極を細密
に並設して形成させ、これら線状電極の表面を透
明な誘電体膜によつて被覆させると共に、これら
両絶縁板をスペーサーにより放電空間をはさんで
各線状電極が相互に直交してマトリツクス状に交
叉するよう対向させ、かつ、外周囲をフリツトガ
ラスにより気密に封止し、排気してネオンなどの
不活性ガスを封入したもので、各線状電極のうち
の選択された電極間に交流電圧を印加して、これ
ら電極の交点間でガス放電を行わせることにより
所定の発光表示を行うものである。このようなＸ
−Ｙタイプのプラズマ・デイスプレイ・パネルは
多数の行と列電極から成り行あるいは列電極には
スキヤン電圧を加え、列あるいは行電極には表示
する信号に対応した信号電圧を加えるが例えばス
キヤン電圧が或る行電極に印加されると、表示文
字に対応して全列電極から同時にデータ電圧が印
加されている。
ルは、例えば、透明なガラス板等から成る一対の
絶縁板上に、各々平行する複数の線状電極を細密
に並設して形成させ、これら線状電極の表面を透
明な誘電体膜によつて被覆させると共に、これら
両絶縁板をスペーサーにより放電空間をはさんで
各線状電極が相互に直交してマトリツクス状に交
叉するよう対向させ、かつ、外周囲をフリツトガ
ラスにより気密に封止し、排気してネオンなどの
不活性ガスを封入したもので、各線状電極のうち
の選択された電極間に交流電圧を印加して、これ
ら電極の交点間でガス放電を行わせることにより
所定の発光表示を行うものである。このようなＸ
−Ｙタイプのプラズマ・デイスプレイ・パネルは
多数の行と列電極から成り行あるいは列電極には
スキヤン電圧を加え、列あるいは行電極には表示
する信号に対応した信号電圧を加えるが例えばス
キヤン電圧が或る行電極に印加されると、表示文
字に対応して全列電極から同時にデータ電圧が印
加されている。
従来、この種の表示装置に於ては、スキヤン電
圧発生回路として第１図に示すダイオードマトリ
ツクス回路を使用していた。例えば第１図に於て
Ｘ１に出力を得るためにはPNPトランジスター
Q1とNPNトランジスターQ2とのベースにトグル
化された信号を入力し交互にQ1トランジスター
とQ2トランジスターをON、OFFさせその出力を
Ｘ１から取り出す方法を採用していた。しかし、
例えばＸ１が選択されている時第１図に於けるＸ
２の出力はQ1トランジスターがONの時印加電圧
V0にクランプされるがQ1トランジスターがOFF
状態の間はQ3トランジスターはOFFを維持して
いるためV0にクランプされず回路及びプラズ
マ・デイスプレイ・パネルの線間容量等のいわゆ
る浮遊容量によつて誘導電圧が発生する。この誘
導電圧によつてＸ２の出力にはV0と誘導電圧で
決められるトグル化された電圧が発生することに
なる。プラズマ・デイスプレイ・パネルの放電ド
ツトの内この発生電圧と信号電圧が印加される放
電ドツトはV0の値によつては非選択ドツトにも
拘らず点灯する（誤灯）よつて、ダイオードマト
リツクス回路は、誤灯の発生しない正常の画像を
得る事のできるV0の範囲が狭くなり動作電圧範
囲が狭くなるという欠点があつた。上記欠点は、
又、経時変化によるプラズマ・デイスプレイ・パ
ネルの放電電圧の変化を吸収し難いことに導きデ
イスプレイとしての信頼性に欠ける結果となつて
いた。
圧発生回路として第１図に示すダイオードマトリ
ツクス回路を使用していた。例えば第１図に於て
Ｘ１に出力を得るためにはPNPトランジスター
Q1とNPNトランジスターQ2とのベースにトグル
化された信号を入力し交互にQ1トランジスター
とQ2トランジスターをON、OFFさせその出力を
Ｘ１から取り出す方法を採用していた。しかし、
例えばＸ１が選択されている時第１図に於けるＸ
２の出力はQ1トランジスターがONの時印加電圧
V0にクランプされるがQ1トランジスターがOFF
状態の間はQ3トランジスターはOFFを維持して
いるためV0にクランプされず回路及びプラズ
マ・デイスプレイ・パネルの線間容量等のいわゆ
る浮遊容量によつて誘導電圧が発生する。この誘
導電圧によつてＸ２の出力にはV0と誘導電圧で
決められるトグル化された電圧が発生することに
なる。プラズマ・デイスプレイ・パネルの放電ド
ツトの内この発生電圧と信号電圧が印加される放
電ドツトはV0の値によつては非選択ドツトにも
拘らず点灯する（誤灯）よつて、ダイオードマト
リツクス回路は、誤灯の発生しない正常の画像を
得る事のできるV0の範囲が狭くなり動作電圧範
囲が狭くなるという欠点があつた。上記欠点は、
又、経時変化によるプラズマ・デイスプレイ・パ
ネルの放電電圧の変化を吸収し難いことに導きデ
イスプレイとしての信頼性に欠ける結果となつて
いた。
本発明の目的は上記欠点を改善した駆動方式を
提供することにある。
提供することにある。
本発明によれば誘電体で被覆された電極を有す
る一対の絶縁板を互いに電極が交叉する如くプラ
ズマ・デイスプレイ・パネルが構成され、かつ、
前記絶縁板上の各々の電極に相反する極性の電圧
を印加して前記電極の交点でガス放電を行わせる
ようにしたプラズマ・デイスプレイの駆動方式に
於て駆動回転がNPNトランジスターを主とした
第１、第２のNPNトランジスター群から成り第
１のNPNトランジスターのベースは抵抗を介し
て第１のトランジスターのコレクターへ接続され
第１のトランジスターのエミツターとベースは第
１ダイオードのアノード側が第１のトランジスタ
ーのエミツター側に面するように第１ダイオード
で接続され、第１トランジスターのベースと第２
ダイオードのアノード側が接続され、第２ダイオ
ードのカソード側が第２のNPNトランジスター
のコレクターに接続されるように第１のNPNト
ランジスター群を構成し、第２のNPNトランジ
スターのコレクターが複数個の第２ダイオードの
カソードと接続され第２トランジスターのエミツ
ターは接地されるように第２のNPNトランジス
ター群を構成し第１のトランジスターのコレクタ
ーに入力される放電電圧を第２のトランジスター
のベースに加えられる信号によつて制御し第１の
トランジスターのエミツターより放電電圧を上記
信号に対応して出力させることを特徴とするプラ
ズマ・デイスプレイ・パネルの駆動方式が得られ
る。
る一対の絶縁板を互いに電極が交叉する如くプラ
ズマ・デイスプレイ・パネルが構成され、かつ、
前記絶縁板上の各々の電極に相反する極性の電圧
を印加して前記電極の交点でガス放電を行わせる
ようにしたプラズマ・デイスプレイの駆動方式に
於て駆動回転がNPNトランジスターを主とした
第１、第２のNPNトランジスター群から成り第
１のNPNトランジスターのベースは抵抗を介し
て第１のトランジスターのコレクターへ接続され
第１のトランジスターのエミツターとベースは第
１ダイオードのアノード側が第１のトランジスタ
ーのエミツター側に面するように第１ダイオード
で接続され、第１トランジスターのベースと第２
ダイオードのアノード側が接続され、第２ダイオ
ードのカソード側が第２のNPNトランジスター
のコレクターに接続されるように第１のNPNト
ランジスター群を構成し、第２のNPNトランジ
スターのコレクターが複数個の第２ダイオードの
カソードと接続され第２トランジスターのエミツ
ターは接地されるように第２のNPNトランジス
ター群を構成し第１のトランジスターのコレクタ
ーに入力される放電電圧を第２のトランジスター
のベースに加えられる信号によつて制御し第１の
トランジスターのエミツターより放電電圧を上記
信号に対応して出力させることを特徴とするプラ
ズマ・デイスプレイ・パネルの駆動方式が得られ
る。
本発明の原理を第２図、第３図ａ，ｂを用いて
説明する。
説明する。
第２図は４出力の例であり、図中に於てQ1〜
Q6はNPNトランジスター、Ｄ１〜Ｄ４はQ3〜Q6
を分離する為のダイオードである。端子１，２に
は第３図ａ，ｂの如く時分割でトグル化された放
電電圧が印加され、端子３，４によつて出力端子
Ｘ１〜Ｘ４の放電電圧の出力を制御する。まず
T1の時間に於てＸ１のみに放電電圧を出力させ
る為には、まず端子３に低(L)−レベル、端子４に
高(H)−レベルの信号を入れる。この時Q1はオフ
（off）のためQ3，Q5がオン（ON）、又、Q2がON
の為Q4，Q6がoffとなりＸ１の出力には放電電圧
が導かれ、Ｘ２，Ｘ４は接地（GND）レベルと
なる。Ｘ３の出力は端子２の入力がGNDレベル
である事、及びＤ３によつてX1出力が遮断され
る為にGNDレベルに保たれる。
Q6はNPNトランジスター、Ｄ１〜Ｄ４はQ3〜Q6
を分離する為のダイオードである。端子１，２に
は第３図ａ，ｂの如く時分割でトグル化された放
電電圧が印加され、端子３，４によつて出力端子
Ｘ１〜Ｘ４の放電電圧の出力を制御する。まず
T1の時間に於てＸ１のみに放電電圧を出力させ
る為には、まず端子３に低(L)−レベル、端子４に
高(H)−レベルの信号を入れる。この時Q1はオフ
（off）のためQ3，Q5がオン（ON）、又、Q2がON
の為Q4，Q6がoffとなりＸ１の出力には放電電圧
が導かれ、Ｘ２，Ｘ４は接地（GND）レベルと
なる。Ｘ３の出力は端子２の入力がGNDレベル
である事、及びＤ３によつてX1出力が遮断され
る為にGNDレベルに保たれる。
同様にT2の時間に於てＸ４にのみ放電電圧を
出力させるには、端子３にＨ−レベル端子４にＬ
−レベルの信号を入力すれば良い。こうしてＸ１
〜Ｘ４の出力を端子１，２，３および４の組み合
せで自由に選択することができる。こうしてトグ
ル化された放電電圧が出力されない端子は上記の
如く常にGNDレベルに維持され、従来のような
誘導電圧は発生しない。
出力させるには、端子３にＨ−レベル端子４にＬ
−レベルの信号を入力すれば良い。こうしてＸ１
〜Ｘ４の出力を端子１，２，３および４の組み合
せで自由に選択することができる。こうしてトグ
ル化された放電電圧が出力されない端子は上記の
如く常にGNDレベルに維持され、従来のような
誘導電圧は発生しない。
次に本発明の一実施例について第４図を参照し
て詳細に説明する。本実施例は、１行×20文字の
プラズマ・デイスプレイ・パネルのスキヤン電極
とデータ電極側に本回路を採用した例であり１文
字の形成は行側10ドツト、列側５ドツトである。
図面には、プラズマ・デイスプレイ・パネルを表
示面から見た場合の電極の配線図、及び端子に入
力する波形も同時に示している。プラズマ・デイ
スプレイ・パネル内の行電極は第４図ａに示すご
とく中央で２分割されパネルの左右に引き出され
ている。回路図に於けるＡ、及びＢブロツクは回
路図を簡略化する為のものでそれぞれ第５図第６
図に示した回路から成る。
て詳細に説明する。本実施例は、１行×20文字の
プラズマ・デイスプレイ・パネルのスキヤン電極
とデータ電極側に本回路を採用した例であり１文
字の形成は行側10ドツト、列側５ドツトである。
図面には、プラズマ・デイスプレイ・パネルを表
示面から見た場合の電極の配線図、及び端子に入
力する波形も同時に示している。プラズマ・デイ
スプレイ・パネル内の行電極は第４図ａに示すご
とく中央で２分割されパネルの左右に引き出され
ている。回路図に於けるＡ、及びＢブロツクは回
路図を簡略化する為のものでそれぞれ第５図第６
図に示した回路から成る。
第７図中のタイミング図に於けるφ１，φ２は
各々トグル化された放電電圧の出力時間がＴで、
φ１は１〜10文字用のＡブロツク回路に入力され
る波形であり、φ２は11〜20文字用のＡブロツク
回路に入力されるものを示す。データ信号として
ロウアクチイブのTTL信号が加えられＬ−レベ
ル入力の時φ１あるいはφ２のトグル化された放
電電圧がパネルの行電極に導かれる。スキヤン信
号として端子１，２，３には順次ｔ（＝Ｔ／10）
の巾で分割され、かつトグル化された放電電圧が
印加されている。又、端子４には端子１にトグル
化された放電電圧が印加されているｔ時間の間に
Ｌ−レベルの信号をｔs（＝ｔ／５）時間印加し
Ｘ１あるいはＸ５１に放電電圧を導き次のｔs時
間には端子５はＨ−レベルにして隣接端子にＬ−
レベルの信号を加えＸ２あるいはＸ５２に放電電
圧を印加する如くして順次放電電圧をスキヤンし
ていく。
各々トグル化された放電電圧の出力時間がＴで、
φ１は１〜10文字用のＡブロツク回路に入力され
る波形であり、φ２は11〜20文字用のＡブロツク
回路に入力されるものを示す。データ信号として
ロウアクチイブのTTL信号が加えられＬ−レベ
ル入力の時φ１あるいはφ２のトグル化された放
電電圧がパネルの行電極に導かれる。スキヤン信
号として端子１，２，３には順次ｔ（＝Ｔ／10）
の巾で分割され、かつトグル化された放電電圧が
印加されている。又、端子４には端子１にトグル
化された放電電圧が印加されているｔ時間の間に
Ｌ−レベルの信号をｔs（＝ｔ／５）時間印加し
Ｘ１あるいはＸ５１に放電電圧を導き次のｔs時
間には端子５はＨ−レベルにして隣接端子にＬ−
レベルの信号を加えＸ２あるいはＸ５２に放電電
圧を印加する如くして順次放電電圧をスキヤンし
ていく。
本回路の原理は前述している為省略し、図中の
パネル電極配線図に示すドツトを選択する場合の
駆動法について第７図のタイミング図を参照しな
がら説明する。まず、パネルの行電極が中央で分
離されている為Ｘ１とＸ５１、Ｘ２とＸ５２，
…，Ｘ５０とＸ１００を結線し１回路の出力を２
本の列電極に利用し、データ信号の入力を１〜10
文字用行電極と11〜20文字用行電極に振り分ける
ことによつて或るドツトを選択する方法を採用し
ている。よつてスキヤン用回路としてはＡブロツ
クが10個必要となり各々のＡブロツクには、順次
時分割されたスキヤン信号が入力される。Ａブロ
ツクの各々の入力端子は図の如く束ねられ、Ｂブ
ロツクの出力と結線されている。
パネル電極配線図に示すドツトを選択する場合の
駆動法について第７図のタイミング図を参照しな
がら説明する。まず、パネルの行電極が中央で分
離されている為Ｘ１とＸ５１、Ｘ２とＸ５２，
…，Ｘ５０とＸ１００を結線し１回路の出力を２
本の列電極に利用し、データ信号の入力を１〜10
文字用行電極と11〜20文字用行電極に振り分ける
ことによつて或るドツトを選択する方法を採用し
ている。よつてスキヤン用回路としてはＡブロツ
クが10個必要となり各々のＡブロツクには、順次
時分割されたスキヤン信号が入力される。Ａブロ
ツクの各々の入力端子は図の如く束ねられ、Ｂブ
ロツクの出力と結線されている。
ドツトアを選択するには、まずＸ６とＸ５６の
出力に放電電圧を導く必要がある。よつて端子２
にｔ時間トグル化された放電電圧を入力し、かつ
入力された瞬間よりｔs時間端子４にＬ−レベル
の信号を入力すれば目的は達成できる。この時、
φ１にはトグル化された放電電圧が印加されか
つ、端子４のＬ−レベルに対応して端子５にもＬ
−レベルの信号を加えれば放電電圧は行電極に加
わりＸ５との交点即ちドツトアが選択される。こ
の時Ｘ５６にも放電電圧は印加されているが、Ｘ
５６に対応する行電極はφ２出力となり即ち
GNDレベルとなるので、Ｘ５６と行電極の交点
は選択されない。次にドツトイを選択するには、
ドツトアの場合と同様に、端子１に放電電圧が入
力された瞬間からｔsの間端子４にＬ−レベルを
入力してＸ１，Ｘ５１にトグル化された放電電圧
を導く。この時、φ２には、トグル化された放電
電圧が印加され、かつ端子４のＬ−レベルに対応
して端子５にＬ−レベルの信号を加え行電極に放
電電圧を印加する。こうしてＸ５１と行電極の交
点が選択される。この時Ｘ１と行電極の交点が選
択されないのは前述の如くＸ１に対応した行電極
がGNDレベルに保持されている為である。
出力に放電電圧を導く必要がある。よつて端子２
にｔ時間トグル化された放電電圧を入力し、かつ
入力された瞬間よりｔs時間端子４にＬ−レベル
の信号を入力すれば目的は達成できる。この時、
φ１にはトグル化された放電電圧が印加されか
つ、端子４のＬ−レベルに対応して端子５にもＬ
−レベルの信号を加えれば放電電圧は行電極に加
わりＸ５との交点即ちドツトアが選択される。こ
の時Ｘ５６にも放電電圧は印加されているが、Ｘ
５６に対応する行電極はφ２出力となり即ち
GNDレベルとなるので、Ｘ５６と行電極の交点
は選択されない。次にドツトイを選択するには、
ドツトアの場合と同様に、端子１に放電電圧が入
力された瞬間からｔsの間端子４にＬ−レベルを
入力してＸ１，Ｘ５１にトグル化された放電電圧
を導く。この時、φ２には、トグル化された放電
電圧が印加され、かつ端子４のＬ−レベルに対応
して端子５にＬ−レベルの信号を加え行電極に放
電電圧を印加する。こうしてＸ５１と行電極の交
点が選択される。この時Ｘ１と行電極の交点が選
択されないのは前述の如くＸ１に対応した行電極
がGNDレベルに保持されている為である。
本回路構成に於ては非選択時のパネル電極は常
にGNDレベルに保たれる為に前述の誘導電圧発
生の問題は解決され、広い動作電圧範囲が実現さ
れた。例えば従来のダイオードマトツクスを主体
とした回路では１行×20文字のデイスプレイで動
作電圧範囲は15V程度であつたが本実施例では
40Vと大巾に広がつた。
にGNDレベルに保たれる為に前述の誘導電圧発
生の問題は解決され、広い動作電圧範囲が実現さ
れた。例えば従来のダイオードマトツクスを主体
とした回路では１行×20文字のデイスプレイで動
作電圧範囲は15V程度であつたが本実施例では
40Vと大巾に広がつた。
従つて、この発明による時は、以上説明したよ
うに動作電圧範囲が広く、経時変化にも強い信頼
性の高い駆動が実現できる。さらに現在ではPNP
トランジスターおよびダイオードを含めた５回路
入りのハイブリツドICが開発されており実装の
上からも工数の減少及び信頼性が高まると共にス
ペースも従来のダイオードマトリツクス回路より
は縮小される等の付帯効果を有する。
うに動作電圧範囲が広く、経時変化にも強い信頼
性の高い駆動が実現できる。さらに現在ではPNP
トランジスターおよびダイオードを含めた５回路
入りのハイブリツドICが開発されており実装の
上からも工数の減少及び信頼性が高まると共にス
ペースも従来のダイオードマトリツクス回路より
は縮小される等の付帯効果を有する。
第１図は従来のダイオードマトリツクス回路を
説明する回路図。第２図は本発明の原理を説明す
るための回路図。第３図ａ，ｂは第２図における
入力信号のタイミングチヤートを示す。第４図
ａ，ｂは、本発明の一実施例を示す等価回路図。
第５図、第６図は第４図中のＡブロツクおよびＢ
ブロツクの具体的回路例をそれぞれ示す。第７図
は第４図中の各入力波形のタイミングチヤートを
示す。 Ｘ１〜Ｘ１００……出力端子、１，２，…５…
…入力端子、Ｑxx……トランジスター、Ｄ１〜Ｄ
４……ダイオード、φ１，φ２……入力電圧、
Ｔ，ｔ，ｔs……波形の時間巾。
説明する回路図。第２図は本発明の原理を説明す
るための回路図。第３図ａ，ｂは第２図における
入力信号のタイミングチヤートを示す。第４図
ａ，ｂは、本発明の一実施例を示す等価回路図。
第５図、第６図は第４図中のＡブロツクおよびＢ
ブロツクの具体的回路例をそれぞれ示す。第７図
は第４図中の各入力波形のタイミングチヤートを
示す。 Ｘ１〜Ｘ１００……出力端子、１，２，…５…
…入力端子、Ｑxx……トランジスター、Ｄ１〜Ｄ
４……ダイオード、φ１，φ２……入力電圧、
Ｔ，ｔ，ｔs……波形の時間巾。
Claims (1)
- １ 誘電体で被覆された電極を有する一対の絶縁
板を互いに前記電極が交叉する如く対向させたプ
ラズマ・デイスプレイ・パネルの一方の絶縁基板
上の電極群のうち選ばれた電極のみに順次駆動電
圧を印加して、これと相反する極性の電圧が印加
された他方の絶縁基板上の電極との交点でガス放
電を行なわせるようにしたプラズマ・デイスプレ
イ・パネルの駆動方式において、前記一方の絶縁
基板上の電極部の一部と他部とにそれぞれ接続さ
れる第１の駆動出力端子群Ｘ１，Ｘ２および第２
の駆動出力端子群Ｘ３，Ｘ４と、一端が第１の端
子１に共通に接続され、他端が前記第１の駆動出
力端子群のそれぞれに接続された第１のスイツチ
回路群Q3，Q4と、一端が固定電位に接続され他
端が前記第１の駆動出力端子群の各端子Ｘ１，Ｘ
２にダイオードＤ１，Ｄ２を介してそれぞれ接続
された第２のスイツチ回路群Q1，Q2と、一端が
第２の端子２に共通に接続され他端が前記第２の
駆動出力端子群のそれぞれの端子Ｘ３，Ｘ４に接
続された第３のスイツチ回路群Q5，Q6と、前記
第２のスイツチ回路群Q1，Q2と第２の駆動出力
端子群Ｘ３，Ｘ４との間にそれぞれ接続されたダ
イオードＤ３，Ｄ４とを有し、前記第１および第
２の端子１，２のいずれか一方の端子１に放電電
圧を供給している間、他方の端子２を固定電位に
固定しておいて、前記第２のスイツチ回路群
Q1，Q2のうちひとつQ1のみをオフにして残りQ2
をオンにすることにより、オンした第２のスイツ
チ回路Q2に接続された全ての駆動出力端子Ｘ
２，Ｘ４を固定電位に固定するとともに、前記オ
フした第１のスイツチ回路Q1に接続された駆動
出力端子Ｘ１，Ｘ３のうちのひとつＸ１のみに前
記一方の端子１からの放電電圧が出力され、残り
の出力端子Ｘ３にはダイオードＤ３によつて前記
放電電圧が出力されるのが阻止されるとともに、
他方の端子２の固定電位に固定されることを特徴
とするプラズマ・デイスプレイ・パネルの駆動方
式。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13867978A JPS5565989A (en) | 1978-11-10 | 1978-11-10 | Driving system for plasma display panel |
| DE19792923609 DE2923609A1 (de) | 1978-06-10 | 1979-06-11 | Anordnung zum ansteuern eines plasma- anzeigefeldes |
| US06/047,328 US4280079A (en) | 1978-06-10 | 1979-06-11 | Driving system for a plasma display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13867978A JPS5565989A (en) | 1978-11-10 | 1978-11-10 | Driving system for plasma display panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5565989A JPS5565989A (en) | 1980-05-17 |
| JPS6256513B2 true JPS6256513B2 (ja) | 1987-11-26 |
Family
ID=15227562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13867978A Granted JPS5565989A (en) | 1978-06-10 | 1978-11-10 | Driving system for plasma display panel |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5565989A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56112596A (en) * | 1980-02-01 | 1981-09-04 | Asahi Denka Kogyo Kk | Paper making sizing agent |
| JPH0610391Y2 (ja) * | 1986-02-17 | 1994-03-16 | 日本放送協会 | 放電表示パネル駆動パルス発生回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49114838A (ja) * | 1973-02-28 | 1974-11-01 |
-
1978
- 1978-11-10 JP JP13867978A patent/JPS5565989A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5565989A (en) | 1980-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0488455B1 (en) | Addressable matrix device | |
| US5077553A (en) | Apparatus for and methods of addressing data storage elements | |
| US4636788A (en) | Field effect display system using drive circuits | |
| US4200822A (en) | MOS Circuit for generating a square wave form | |
| US5805122A (en) | Voltage driving waveforms for plasma addressed liquid crystal displays | |
| US4027195A (en) | Voltage switching device comprising a gas discharge panel | |
| US3987337A (en) | Plasma display panel having additional discharge cells of a larger effective area and driving circuit therefor | |
| JPS6256513B2 (ja) | ||
| GB1381404A (en) | Drive apparatus for display devices | |
| US4553143A (en) | Low cost panel display addressing structure | |
| JP2914234B2 (ja) | Ｅｌ表示装置 | |
| KR900005167B1 (ko) | 매트릭스형 액정표시장치의 선택전극 구동회로 | |
| EP0122072B1 (en) | Gas-filled dot matrix display panel and operating system | |
| JPS6246878B2 (ja) | ||
| US3792311A (en) | Split-sustainer operation for gaseous discharge display panels | |
| JPS5924891A (ja) | 放電表示板の駆動方式 | |
| US4047169A (en) | Display panel having improved arrangement of reset cells for facilitating scanning of the panel | |
| JPS5928193A (ja) | 交流プラズマ・パネル用アドレス指定装置 | |
| JPS5828594B2 (ja) | 薄膜ｅｌ表示装置の駆動方式 | |
| JPS62507B2 (ja) | ||
| JPS5814774B2 (ja) | デンキヨクソウサホウシキ | |
| JPS6311680B2 (ja) | ||
| JP2606882B2 (ja) | 気体放電発光装置の駆動方法 | |
| JP3241256B2 (ja) | 単純マトリクス液晶表示装置の駆動方法 | |
| JPH0799665B2 (ja) | 電子線発生装置及びそれを用いた画像表示装置 |