JPS6256530B2 - - Google Patents
Info
- Publication number
- JPS6256530B2 JPS6256530B2 JP56083156A JP8315681A JPS6256530B2 JP S6256530 B2 JPS6256530 B2 JP S6256530B2 JP 56083156 A JP56083156 A JP 56083156A JP 8315681 A JP8315681 A JP 8315681A JP S6256530 B2 JPS6256530 B2 JP S6256530B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- input terminal
- circuit
- scan pulse
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M11/00—Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
- H03M11/20—Dynamic coding, i.e. by key scanning
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Input From Keyboards Or The Like (AREA)
Description
【発明の詳細な説明】
本発明はデータを入力する入力装置に関する。
従来、多くのデータを入力する場合、スキヤン
パルスを順次出力しながら入力回路を切換える方
法がとられているが、これを第１図及び第２図を
用いて説明する。第１図において、１はスキヤン
パルス出力回路、２は入力回路、３は３値論理を
持つゲート回路、４は外部入力端子である。スキ
ヤンパルス出力回路１の出力端はｎ個あり、第２
図ａ，ｂ，ｃのようにスキヤンパルスが順次出力
されている。このスキヤンパルスはゲート回路３
のコントロール信号入力端に印加されているの
で、スキヤンパルス出力が高電位になつていると
きのみ、外部入力端子４の信号が前記ゲート回路
３の出力となり、低電位になつているときには、
前記ゲート回路３の出力は高インピーダンス状態
となる。したがつて、入力回路２の入力端には、
第２図ｄのように外部入力信号が時分割されて加
わることになる。これを第２図ｅの矢印で示すタ
イミングで取り込むようにすれば、１個の入力端
でｎ個のデータを取り込むことができる。入力回
路２の入力端がｍ個あるとすれば、合計ｎ×ｍ個
の信号を入力することができる。ところがこのよ
うな従来装置では、さらに多くの入力が要求され
た場合、スキヤンパルス出力回路１の出力端ある
いは入力回路２の入力端を増加させる必要があ
り、これら出力端及び入力端の数に制約がある場
合には、これ以上入力数を増加させることができ
なかつた。
パルスを順次出力しながら入力回路を切換える方
法がとられているが、これを第１図及び第２図を
用いて説明する。第１図において、１はスキヤン
パルス出力回路、２は入力回路、３は３値論理を
持つゲート回路、４は外部入力端子である。スキ
ヤンパルス出力回路１の出力端はｎ個あり、第２
図ａ，ｂ，ｃのようにスキヤンパルスが順次出力
されている。このスキヤンパルスはゲート回路３
のコントロール信号入力端に印加されているの
で、スキヤンパルス出力が高電位になつていると
きのみ、外部入力端子４の信号が前記ゲート回路
３の出力となり、低電位になつているときには、
前記ゲート回路３の出力は高インピーダンス状態
となる。したがつて、入力回路２の入力端には、
第２図ｄのように外部入力信号が時分割されて加
わることになる。これを第２図ｅの矢印で示すタ
イミングで取り込むようにすれば、１個の入力端
でｎ個のデータを取り込むことができる。入力回
路２の入力端がｍ個あるとすれば、合計ｎ×ｍ個
の信号を入力することができる。ところがこのよ
うな従来装置では、さらに多くの入力が要求され
た場合、スキヤンパルス出力回路１の出力端ある
いは入力回路２の入力端を増加させる必要があ
り、これら出力端及び入力端の数に制約がある場
合には、これ以上入力数を増加させることができ
なかつた。
本発明は上記の点に鑑み、スキヤンパルス出力
回路の出力端及び入力回路の入力端を増加させる
ことなく、入力回路の入力端の数だけ入力を増加
させることのできる入力装置を提供するものであ
り、以下その実施例を図面に基づいて説明する。
回路の出力端及び入力回路の入力端を増加させる
ことなく、入力回路の入力端の数だけ入力を増加
させることのできる入力装置を提供するものであ
り、以下その実施例を図面に基づいて説明する。
第３図は本発明の一実施例を示す回路図であ
り、第１図に示す構成要素と同一の構成要素には
同一の符号を付してその説明を省略する。第３図
において、５は入力回路２の各入力端にそれぞれ
一端が接続された抵抗であり、これら各抵抗５の
他端にはそれぞれ追加の外部入力端子６が接続さ
れている。
り、第１図に示す構成要素と同一の構成要素には
同一の符号を付してその説明を省略する。第３図
において、５は入力回路２の各入力端にそれぞれ
一端が接続された抵抗であり、これら各抵抗５の
他端にはそれぞれ追加の外部入力端子６が接続さ
れている。
次に動作を説明する。スキヤンパルス出力回路
１の出力端はｎ個であり、これら出力端からは第
４図ａ，ｂ，ｃのように順次スキヤンパルスが出
力されていて、スキヤンパルス出力が高電位にな
つているときに外部入力端子４の信号がゲート回
路３の出力となるのは第１図に示す従来例と同様
である。本実施例の特徴は、すべてのスキヤンパ
ルス出力が抵電位になつた場合にある。すなわ
ち、すべてのスキヤンパルス出力が低電位になつ
たときには、第４図ｄに示すように、入力回路２
の入力端は追加の外部入力端子６の電位に従つて
高電位か低電位になる。ただし外部入力端子６に
接続される回路のインピーダンスは抵抗５よりも
充分小さいものとする。したがつて、第４図ｅに
示すように、すべてのスキヤンパルス出力が低電
位になつたときにｎ＋１番目の入力を取込むこと
ができる。
１の出力端はｎ個であり、これら出力端からは第
４図ａ，ｂ，ｃのように順次スキヤンパルスが出
力されていて、スキヤンパルス出力が高電位にな
つているときに外部入力端子４の信号がゲート回
路３の出力となるのは第１図に示す従来例と同様
である。本実施例の特徴は、すべてのスキヤンパ
ルス出力が抵電位になつた場合にある。すなわ
ち、すべてのスキヤンパルス出力が低電位になつ
たときには、第４図ｄに示すように、入力回路２
の入力端は追加の外部入力端子６の電位に従つて
高電位か低電位になる。ただし外部入力端子６に
接続される回路のインピーダンスは抵抗５よりも
充分小さいものとする。したがつて、第４図ｅに
示すように、すべてのスキヤンパルス出力が低電
位になつたときにｎ＋１番目の入力を取込むこと
ができる。
このように、スキヤンパルス出力回路１の出力
端がｎ個、入力回路２の入力端がｍ個の場合、
（ｎ＋１）×ｍ個の信号を入力することができ、従
来のものよりも入力信号数をｍ個増加させること
ができる。
端がｎ個、入力回路２の入力端がｍ個の場合、
（ｎ＋１）×ｍ個の信号を入力することができ、従
来のものよりも入力信号数をｍ個増加させること
ができる。
以上説明したように本発明の入力装置は、入力
回路の単一の入力端子に対して複数の３値論理ゲ
ートの各出力端を共通接続し、スキヤンパルスに
よつて前記３値論理ゲートの各コントロール信号
入力端を順次走査して、前記３値論理ゲートのう
ちのスキヤンパルスによる現在走査中の３値論理
ゲートのデータ入力端のデータを前記入力回路の
入力端子に伝達するよう構成するとともに、前記
入力回路の入力端子に抵抗を介して追加の外部入
力端子を設けたため、すべてのスキヤンパルス出
力が非能動になつているときに前記追加の外部入
力端子のデータを前記入力回路に伝達することが
でき、スキヤンパルス出力数あるいは入力回路の
入力端の数を増加させることなく、入力回路の入
力端の数だけ入力信号数を増加させることがで
き、その工業的利用価値は大である。
回路の単一の入力端子に対して複数の３値論理ゲ
ートの各出力端を共通接続し、スキヤンパルスに
よつて前記３値論理ゲートの各コントロール信号
入力端を順次走査して、前記３値論理ゲートのう
ちのスキヤンパルスによる現在走査中の３値論理
ゲートのデータ入力端のデータを前記入力回路の
入力端子に伝達するよう構成するとともに、前記
入力回路の入力端子に抵抗を介して追加の外部入
力端子を設けたため、すべてのスキヤンパルス出
力が非能動になつているときに前記追加の外部入
力端子のデータを前記入力回路に伝達することが
でき、スキヤンパルス出力数あるいは入力回路の
入力端の数を増加させることなく、入力回路の入
力端の数だけ入力信号数を増加させることがで
き、その工業的利用価値は大である。
第１図は従来の入力装置の結線図、第２図は第
１図の回路における各部信号波形図、第３図〜第
４図は本発明の実施例を示し、第３図は結線図、
第４図は第３図の回路における各部信号波形図で
ある。 １…スキヤンパルス出力回路、２…入力回路、
３，７…ゲート回路（３値論理ゲート）、４，６
…外部入力端子、５…抵抗。
１図の回路における各部信号波形図、第３図〜第
４図は本発明の実施例を示し、第３図は結線図、
第４図は第３図の回路における各部信号波形図で
ある。 １…スキヤンパルス出力回路、２…入力回路、
３，７…ゲート回路（３値論理ゲート）、４，６
…外部入力端子、５…抵抗。
Claims (1)
- １ 入力回路の単一の入力端子に対して複数の３
値論理ゲートの各出力端を共通接続し、スキヤン
パルスによつて前記３値論理ゲートの各コントロ
ール信号入力端を順次走査して、前記３値論理ゲ
ートのうちのスキヤンパルスによる現在走査中の
３値論理ゲートのデータ入力端のデータを前記入
力回路の入力端子に伝達するよう構成するととも
に、前記入力回路の入力端子に抵抗を介して追加
の外部入力端子を設け、前記抵抗の値を外部入力
端子に接続される信号源の内部抵抗値より大きく
した入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56083156A JPS57197638A (en) | 1981-05-29 | 1981-05-29 | Input device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56083156A JPS57197638A (en) | 1981-05-29 | 1981-05-29 | Input device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57197638A JPS57197638A (en) | 1982-12-03 |
| JPS6256530B2 true JPS6256530B2 (ja) | 1987-11-26 |
Family
ID=13794375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56083156A Granted JPS57197638A (en) | 1981-05-29 | 1981-05-29 | Input device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57197638A (ja) |
-
1981
- 1981-05-29 JP JP56083156A patent/JPS57197638A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57197638A (en) | 1982-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0017091A1 (en) | Two-mode-shift register/counter device | |
| KR960042413A (ko) | 데이터 처리 시스템 | |
| EP0018739A2 (en) | A decoder circuit for a semiconductor memory device | |
| JPH0682146B2 (ja) | スキヤンパス方式の論理集積回路 | |
| KR940006230A (ko) | 반도체 집적회로장치 및 그 기능시험방법 | |
| US4721867A (en) | High speed logic gate with simulated open collector output | |
| US4423338A (en) | Single shot multivibrator having reduced recovery time | |
| JP2578144B2 (ja) | 並列データポート選択方法及び装置 | |
| US4639620A (en) | Parallel-series converter | |
| US3927365A (en) | Switch operating device | |
| JPS63215212A (ja) | パルス回路 | |
| JPH0421884B2 (ja) | ||
| JP2751225B2 (ja) | ラインセンサ | |
| JPS5853817Y2 (ja) | リモ−トコントロ−ル回路 | |
| SU1037246A1 (ru) | Устройство дл сортировки чисел | |
| JPS62140453A (ja) | 半導体集積回路装置 | |
| JPH04365218A (ja) | パルス幅可変回路 | |
| SU869034A1 (ru) | Распределитель импульсов | |
| JPH01192215A (ja) | 半導体集積論理回路 | |
| JP2557866Y2 (ja) | 信号切換回路 | |
| JP3303302B2 (ja) | パルス信号発生回路 | |
| JPH0923148A (ja) | 同時動作制御回路 | |
| KR890004805Y1 (ko) | 씨디롬(cd-rom) 드라이버의 디지탈 데이터 순서 변환회로 | |
| JPS63261920A (ja) | プログラム可能なタイミング発生用集積回路 | |
| JPS64723B2 (ja) |