JPS625663Y2 - - Google Patents
Info
- Publication number
- JPS625663Y2 JPS625663Y2 JP1046277U JP1046277U JPS625663Y2 JP S625663 Y2 JPS625663 Y2 JP S625663Y2 JP 1046277 U JP1046277 U JP 1046277U JP 1046277 U JP1046277 U JP 1046277U JP S625663 Y2 JPS625663 Y2 JP S625663Y2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- voltage
- relay switch
- input
- attenuator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005259 measurement Methods 0.000 claims 1
- 230000006378 damage Effects 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Landscapes
- Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
Description
【考案の詳細な説明】
この考案は電子電圧計、オシロスコープ、歪率
計等において自動レンジ切換（オートレンジン
グ）機能を有する入力アツテネータ回路に関する
ものである。
計等において自動レンジ切換（オートレンジン
グ）機能を有する入力アツテネータ回路に関する
ものである。
一般にオートレンジング機能を有するアツテネ
ータ回路ではレンジ切換えはリレースイツチを設
けて行なつているが、この場合不用意な高電圧が
加わるとリレースイツチを破壊したりしてアツテ
ネータ回路はもとよりそれ以後の電子回路を破壊
したりという欠点がみられた。
ータ回路ではレンジ切換えはリレースイツチを設
けて行なつているが、この場合不用意な高電圧が
加わるとリレースイツチを破壊したりしてアツテ
ネータ回路はもとよりそれ以後の電子回路を破壊
したりという欠点がみられた。
そこでこれを防止するため従来では第１図に示
すようにリレースイツチS1に直列に手動で操作す
るスイツチを設けこのスイツチをオフとしてから
被測定回路の電圧を測定するようにしていた。あ
るいは接点耐圧の高い大型のリレーを使つたりし
ていた。
すようにリレースイツチS1に直列に手動で操作す
るスイツチを設けこのスイツチをオフとしてから
被測定回路の電圧を測定するようにしていた。あ
るいは接点耐圧の高い大型のリレーを使つたりし
ていた。
しかし従来例においては、人為的操作を要し完
全な破壊防止とはならないこと、コスト高である
とともに小型化の面で不利なこと等の欠点があつ
た。
全な破壊防止とはならないこと、コスト高である
とともに小型化の面で不利なこと等の欠点があつ
た。
なお第１図中R1〜R4はアツテネータ回路を構
成する抵抗、S1〜S4はオートレンジング用のリレ
ースイツチである。
成する抵抗、S1〜S4はオートレンジング用のリレ
ースイツチである。
この考案は上記欠点に鑑み、通常の低価格のリ
レーでしかもわずかな部品を追加するのみで確実
に、不意の高電圧入力による破壊の保護を行なわ
せるようにした入力アツテネータ回路を提供する
ことを目的としたものである。
レーでしかもわずかな部品を追加するのみで確実
に、不意の高電圧入力による破壊の保護を行なわ
せるようにした入力アツテネータ回路を提供する
ことを目的としたものである。
以下第２図とともにこの考案の実施例を説明す
る。
る。
第２図において、R1〜R4は第１図と同様入力
アツテネータ回路を構成する抵抗で普通10個程度
を有する。それら各抵抗R1〜R4にそれぞれ設け
たS1〜S4はオートレンジング用のリレースイツ
チ、S0は入力端inに対して並列に接続したサージ
吸収素子、R0はサージ吸収素子S0の作動時の電
流制御用の抵抗、Q1は入力トランジスタ、R5は
入力トランジスタQ1の保護用の抵抗、D1は入力
トランジスタQ1の保護用のダイオードである。
アツテネータ回路を構成する抵抗で普通10個程度
を有する。それら各抵抗R1〜R4にそれぞれ設け
たS1〜S4はオートレンジング用のリレースイツ
チ、S0は入力端inに対して並列に接続したサージ
吸収素子、R0はサージ吸収素子S0の作動時の電
流制御用の抵抗、Q1は入力トランジスタ、R5は
入力トランジスタQ1の保護用の抵抗、D1は入力
トランジスタQ1の保護用のダイオードである。
以上のような構成において、いま入力端inにリ
レースイツチS1が動作する範囲の被測定電圧が加
わつた場合、被測定電圧は抵抗R0を通じてスイ
ツチS1を介してインピーダンス変換回路の入力ト
ランジスタQ1に加えられる。この時サージ吸収
素子S0の両端はこのS0が作動する電圧以下である
ため動作せず高インピーダンスとなつており被測
定電圧には影響を与えない。
レースイツチS1が動作する範囲の被測定電圧が加
わつた場合、被測定電圧は抵抗R0を通じてスイ
ツチS1を介してインピーダンス変換回路の入力ト
ランジスタQ1に加えられる。この時サージ吸収
素子S0の両端はこのS0が作動する電圧以下である
ため動作せず高インピーダンスとなつており被測
定電圧には影響を与えない。
次に入力端inに加わる被測定電圧がスイツチS2
が動作する範囲となると抵抗R1とR2とによるア
ツテネータが構成され規定の電圧値に減衰される
ことになり、以下スイツチS3，S4と同様に動作し
ていくわけである。
が動作する範囲となると抵抗R1とR2とによるア
ツテネータが構成され規定の電圧値に減衰される
ことになり、以下スイツチS3，S4と同様に動作し
ていくわけである。
そして、もし入力端inにスイツチS1の接点耐圧
以上の電圧が加わつた場合抵抗R0を介してサー
ジ吸収素子S0の両端にこの電圧が加わりサージ吸
収素子S0が放電を開始する。このためサージ吸収
素子S0の接続点は急激に電位が降下しスイツチS1
の接点に加わる電圧は接点耐圧以下になり接点破
壊あるいは溶着等が防止される。
以上の電圧が加わつた場合抵抗R0を介してサー
ジ吸収素子S0の両端にこの電圧が加わりサージ吸
収素子S0が放電を開始する。このためサージ吸収
素子S0の接続点は急激に電位が降下しスイツチS1
の接点に加わる電圧は接点耐圧以下になり接点破
壊あるいは溶着等が防止される。
この場合抵抗R0はサージ吸収素子S0を流れる
電流を規制する働きをし、信号源（被測定電圧
側）に対して負荷となり信号源の破損も防止でき
る。なお抵抗R0とR1とは、R0≪R1の関係にあ
る。以上述べたようにこの考案によれば次のよう
な効果が得られる。
電流を規制する働きをし、信号源（被測定電圧
側）に対して負荷となり信号源の破損も防止でき
る。なお抵抗R0とR1とは、R0≪R1の関係にあ
る。以上述べたようにこの考案によれば次のよう
な効果が得られる。
イ 規格値ぎりぎりの小型、低価格のリレーが使
用できるので多くのリレーを使用するオートレ
ンジング機能を有するアツテネータ回路でもコ
スト、スペース上有利である。
用できるので多くのリレーを使用するオートレ
ンジング機能を有するアツテネータ回路でもコ
スト、スペース上有利である。
ロ リレースイツチの劣化防止はもとより入力ア
ツテネータ、製品自体の信頼性が向上する。
ツテネータ、製品自体の信頼性が向上する。
ハ サービスにおける部品交換の周期も延長され
ると同時に部品交換も容易となる。
ると同時に部品交換も容易となる。
第１図は従来例を示す回路図、第２図はこの考
案の実施例を示す回路図である。 図中R1〜R4……抵抗、S1〜S4……リレースイ
ツチ、S0……サージ吸収素子である。
案の実施例を示す回路図である。 図中R1〜R4……抵抗、S1〜S4……リレースイ
ツチ、S0……サージ吸収素子である。
Claims (1)
- 入力端inに直列接続されたアツテネータ用抵抗
R1と、前記抵抗R1に並列接続される自動レンジ
切替用のリレースイツチS1を有するアツテネータ
回路において、前記リレースイツチS1に直列接続
され、かつ測定に誤差を与えない程度の低抗値を
有する抵抗R0と、前記リレースイツチS1と前記
抵抗R0との接続点に一端が接続され、他端が接
地されたサージ吸収素子を有することを特徴とす
る入力アツテネータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1046277U JPS625663Y2 (ja) | 1977-01-31 | 1977-01-31 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1046277U JPS625663Y2 (ja) | 1977-01-31 | 1977-01-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53108264U JPS53108264U (ja) | 1978-08-30 |
| JPS625663Y2 true JPS625663Y2 (ja) | 1987-02-09 |
Family
ID=28823098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1046277U Expired JPS625663Y2 (ja) | 1977-01-31 | 1977-01-31 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS625663Y2 (ja) |
-
1977
- 1977-01-31 JP JP1046277U patent/JPS625663Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53108264U (ja) | 1978-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4060844A (en) | Solid state tripping circuit | |
| JPS625663Y2 (ja) | ||
| US4091431A (en) | Ground leakage relay circuit | |
| US4016489A (en) | Ground-test circuit with minimal ground current | |
| JP3667232B2 (ja) | 低エラーな切り替え可能な測定リード検出回路 | |
| US3809927A (en) | Delay timing circuit | |
| SU1287131A1 (ru) | Стабилизатор посто нного напр жени с защитой | |
| JPH0641179Y2 (ja) | 電流切り換え回路 | |
| CN116106731B (zh) | 继电器测试装置 | |
| JPH02129560A (ja) | 絶縁抵抗計のオートレンジ切換回路 | |
| JPS6316210Y2 (ja) | ||
| JPS6111486B2 (ja) | ||
| JPS5824791Y2 (ja) | 拡大目盛付指示計の切換回路 | |
| KR840001739Y1 (ko) | 전원 스위치 온. 오프(on/off)시 잡음 발생 방지회로 | |
| JPH0427073Y2 (ja) | ||
| JPH0312025Y2 (ja) | ||
| KR100280034B1 (ko) | 특고압 전압 결상기 회로 | |
| JPH0130753Y2 (ja) | ||
| DE1638140B2 (de) | Schaltungsanordnung zur selbsttaetigen kurzschluss- und ueberstromabschaltung | |
| KR940002812Y1 (ko) | Cpu 오동작 방지회로 | |
| RU1807456C (ru) | Устройство дл контрол реле | |
| JPS6042510Y2 (ja) | 高周波減衰器 | |
| KR200143128Y1 (ko) | 과전류 보호 회로 | |
| KR960024391A (ko) | 디지탈멀티미터의 입력회로부 구조 | |
| SU1534614A1 (ru) | Устройство дл контрол чередовани фаз трехфазной сети |