JPS625685A - 厚膜混成集積回路のフアインライン形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、厚膜混成集積回路において基板の表面にフ
ァインラインを形成する方法の改良に関する。

［従来の技術］ 従来、厚膜混成集積回路においてファインラインを形成
するにあたっては、スクリーン印刷などの厚膜印刷法が
用いられている。厚膜印刷技術では、回路パターンに対
応した形状を縮小・現像して得られたフィルムを、メツ
シュの上に紫外線硬化型樹脂を貼り付けてなるスクリー
ン上に密着させ、紫外線を照射させることにより、第５
図に部分切欠斜視図で示すように、パターンに応じた開
口１．２を形成する。なお、第５図において３がスクリ
ーンを、４がメツシュを、５が紫外線硬化型樹脂を示す
。

次に、第６図に断面図で示ずように、基板６から浮かせ
た状態で上記スクリーン３を配置し、スキージ７を矢印
六方向に移動し、電子材料ペーストとしての導電ペース
ト８を基板６上に印刷する。

したがって、第５図に示した開口１．２に対応した平面
形状の回路パターンが基板６上に形成される。

［発明が解決しようとする問題点］ しかしながら、現在のスクリーン印刷技術の現状では、
メツシュ密度、スクリーン作成精度あるいは印刷精度等
の制約により、非常に細いファインラインを形成するこ
とはできなかった。すなわち、最も細いファインライン
を形成することができると言われているＡｕペーストを
用いた場合であっても、線幅７５μｍ、線間距ｆｌｌｆ
ｔ１００μｍ程度が限界であり、これより細いファイン
ラインを形成することはできなかった。したがって、厚
膜混成集積回路では、パターンのより高密度化、ひいて
は回路全体の小形化が求め゛られているが、従来の厚膜
印刷技術は、この要求を満し１ｑるものではなかった。

また、厚膜印刷技術では、上記のように回路設計・フィ
ルムの現像などの工程を得るものであるため、何らかの
理由により配線パターンを変更しなければらない場合、
別途新たなスクリーンを作成しなければならない。よっ
て、回路パターンの変更には、煩雑な作業および比較的
多額の費用を要するものでもあった。

それゆえに、この発明の目的は、上記厚膜印刷技術の問
題点を解消し、配線密度を飛躍的に高めることができ、
かつ回路パターンの変更も容易に行ない得る、厚膜混成
集積回路のフッインライン形成方法を提供づることにあ
る。

［問題点を解決するための手段］ この発明は、表面に電子材料ペーストが付着しない程度
の平滑な領域を右する基板を準備し、この平滑領域にレ
ーザビームを照射することにより溝部を形成し、該溝部
に電子材料ベース１〜を埋め込むことを特徴とする、厚
膜混成集積回路のファインライン形成方法である。

［作用１ この発明では、レーザビームを基板に照射することによ
り、基板上のファインラインが形成される部分自体に溝
部が形成される。したがって、ファインラインの幅は、
レーザビームの照射により形成され得る溝部の幅と同等
にすることができる。

また、溝部は基板表面の平滑な領域に形成されるので、
該領域内の溝部以外の平滑性を有１−る表面は、電子材
料ペーストの付着を排除する機能を果たす。

［実施例の説明］ 最初に、表面に電子材料ベース１〜が付着しない程度の
平滑な領域を有する基板を準備する。基板は、たとえば
アルミナ等のセラミック基板のほか、任意の材料からな
る基板を用いることができる。

また、「電子材料ペースト」なる用語は、電気的な接続
部を構成するための導電ペーストに限らず、抵抗ペース
トあるいは誘電体ペースト等を含むものとする。

この実施例では、上述のような基板の表面に、電子材料
ペーストが付着しない程度の平滑な領域が形成されてい
る。この平滑な領域は、基板全体にわたり形成されてい
てもよい。また、電子材料ペーストの付着しない程度の
平滑性を１りるには、■高純度のアルミナ粉末を焼成し
て得られる基板のように、材ＩＩの純度を高めて表面を
鏡面とすること、■基板表面を機械的に研磨すること、
あるいは０表面が極めて平滑な膜を基板表面に形成する
方法等が用いられ１ｑる。■の表面の平滑膜を形成する
方法の一例としては、たとえばアルミナ基板上にシリコ
ン樹脂を塗布し、窒素雰囲気中で５００℃の温度にて硬
化させる方法が挙げられる。

この場合には、アルミナ基板表面に、基板中の酸素をと
り込んでＳ！０２の透明な薄膜が形成される。この３ｉ
０２１１１は、透明であると同時に、平滑性に富み、そ
の表面に導電ベース１〜等が接触しても付着することは
ない。

次に、第１図に斜視図で示すように、上述のようにして
準備した基板１１の表面にレーザ装置１２を用いてレー
ザビーム１３を照射する。第１図に図示されている基板
１１は、レーザビーム１３が照射される側全面に、上記
ＳｉＯ２膜が形成されているものとする。ＳｉＯ２膜は
、透明であるため、レーザビーム１３による溝部の形成
を妨害覆ることはない。

レーザビーム１３は、予め段目しておいた回路パターン
に応じて基板１１上を走査され、シｌζがって基板１１
の表面に回路パターンに応じた溝部１４が形成される。

溝部１４は、レーザビーム１３の照射により形成される
ものであるため、レーザビームで作成し得る最も細い幅
に形成することができる。このようにして形成された溝
部１４の形状を、第２図に断面図で示す。

なお、第１図において円Ｂ内に示ずように、ファインラ
インと異なり、成る面積が要求される電極部１５を構成
するには、たとえば第４図に拡大斜視図で示すようにフ
ァインライン１４を、要求される面積の範囲内で適宜蛇
行させることにより形成することができる。

次に、基板１１の溝部１４に電子材料ペースト１５を充
填する。これは、たとえば第３図に断面図で示すように
スキージ１７を基板１１の溝部１４が形成された面上で
移動させることにより行なうことができる。もつとも、
溝部１４への電子材料ペースト１５の充填は、必ずしも
スキージ１７を用いずとも行なうことができ、たとえば
粘性の低い電子材料ペーストを用いる場合にあっては基
板１１の表面に該ペーストを流すことによっても充填す
ることができる。その後、焼付処理により電子材料ペー
スト１５を硬化させる。

第３図から明らかなように、この実施例ではレーザビー
ム１３により形成された溝部１４内に電子材料ペースト
１５が充填されて、ファインラインが形成される。よっ
て、形成されるファインラインの幅は、溝部１４の幅に
より決定されることになる。また、第３図に示されてい
るように、溝部に充填された電子材料ペースト１５の上
面１５ａは基板表面１１ａより下方に下がっている。こ
れは、スキージ１７が基板表面１１ａに当接されつつ矢
印Ｃ方向に移動されるために生じるものである。充填さ
れた電子材料ペースト１５の上面１５ａが基板表面１１
ａより下がっているため、隣接するファインライン間の
道孔は、ファインライン間の距離×（第３図）よりも、
下がっている重だ“け艮くなる。したがって、隣接する
ファインライン間をより一層近接させても短絡等が生じ
ることはない。

なお、スキージ１７により溝部１４に電子材料ペースト
１５を充填するに際し、溝部１４以外の基板１１の表面
には、電子材料ペースト１５が付着しない。上記のよう
に５ｆＯ２膜が形成されているからである。

上記実施例では、電気的な接続部あるいは電極部分を形
成する場合につき説明したが、この発明によれば、ファ
インラインを蛇行させることによりファインライン自身
により基板上にコイルを形成することができる。よって
、別部品としてのチップコイル等を省略することも可能
である。

［発明の効果］ この発明によれば、レーザビームにより基板の平滑な領
域に溝部が形成され、該溝部に電子材料ペーストを埋め
込むことによりファインラインが形成される。レーザビ
ームによれば、溝部の幅は４０〜５０μｍと極めて細く
することができ、したがってこの発明では、電子材料ペ
ースＩ−の種類にかかわらず、４０〜５０μｍの線幅の
ファインラインを得ることが可能となる。また、線間隔
についても、５０〜１００μｍと、飛躍的に狭くするこ
とが可能となる。すなわち、この発明によれば従来の線
幅および線間隔の２／３〜１／２程度の線幅および線間
隔のファインラインを形成することができ、その結果、
高密度の回路パターンを構成することができ、ひいては
厚膜混成集積回路の小形化を果たすことが可能となる。

また、回路パターンの変更が必要となった場合において
も、レーザビームの走査パターンを変更するだけでよい
ため、従来のスクリーン印刷法のような煩雑な工程を要
しない。

さらに、ファインラインは、溝部に形成されるため、基
板表面に凹凸を生じず、よってより安定な構造の多ＦＩ
Ｊ基板を構成することもできる。

【図面の簡単な説明】

第１図は、この発明の一実施例においてレーザビームを
基板表面に照射する状態を示す斜視図である。第２図は
、レーザビームの照射により形成された溝部を説明する
ための断面図である。第３図は、溝部内に電子材料ペー
ストを埋め込む過程を説明するための断面図である。第
４図は、レーザビームの照射により形成される電極部を
説明するための斜視図である。第５図は、従来のスクリ
ーン印刷法に用いられるスクリーンの一例を示す部分切
欠斜視図である。第６図は、第５図に示したスクリーン
を用いて回路パターンを印刷する状態を示寸断面図であ
る。 図において、１１は基板、１３はレーザビーム、１４は
溝部、１５は電子材料ベース１−を示す。 ；Ｘ→

Claims (1)

1. 【特許請求の範囲】 　表面に電子材料ペーストが付着しない程度の平滑な領
   域を有する基板を準備し、 前記平滑領域にレーザビームを照射することにより溝部
   を形成し、 前記溝部に電子材料ペーストを埋め込むことを特徴とす
   る、厚膜混成集積回路のファインライン形成方法。