JPH05335438A - リードレスチップキャリア - Google Patents
リードレスチップキャリアInfo
- Publication number
- JPH05335438A JPH05335438A JP4143853A JP14385392A JPH05335438A JP H05335438 A JPH05335438 A JP H05335438A JP 4143853 A JP4143853 A JP 4143853A JP 14385392 A JP14385392 A JP 14385392A JP H05335438 A JPH05335438 A JP H05335438A
- Authority
- JP
- Japan
- Prior art keywords
- chip carrier
- leadless chip
- external connection
- substrate
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】リードレスチップキャリアを外部搭載基板に搭
載する際の位置精度をリードレスチップキャリア側に認
識用パターンを設けることにより向上させる。 【構成】リードレスチップキャリアの外部接続用電極２
と同一プロセスで、高精度に位置決め用認識パターン３
を形成する。これにより、外部搭載基板に対し、位置決
め用認識パターン３を認識することで高精度にリードレ
スチップキャリアを搭載できる。
載する際の位置精度をリードレスチップキャリア側に認
識用パターンを設けることにより向上させる。 【構成】リードレスチップキャリアの外部接続用電極２
と同一プロセスで、高精度に位置決め用認識パターン３
を形成する。これにより、外部搭載基板に対し、位置決
め用認識パターン３を認識することで高精度にリードレ
スチップキャリアを搭載できる。
Description
【０００１】
【産業上の利用分野】本発明はリードレスチップキャリ
アに関し、特に外部搭載基板への実装を容易にしたリー
ドレスチップキャリアに関する。
アに関し、特に外部搭載基板への実装を容易にしたリー
ドレスチップキャリアに関する。
【０００２】
【従来の技術】従来のリードレスチップキャリアは、図
３に示すように、基板１の底面には、端面スルーホール
４に形成された導体を介してＩＣチップに接続する外部
接続用電極２が形成されているのみで、外部搭載基板と
の位置合わせ用の認識マークは、特に設けていなかっ
た。
３に示すように、基板１の底面には、端面スルーホール
４に形成された導体を介してＩＣチップに接続する外部
接続用電極２が形成されているのみで、外部搭載基板と
の位置合わせ用の認識マークは、特に設けていなかっ
た。
【０００３】したがって、自動搭載装置を使用してのリ
ードレスチップキャリアの外部搭載基板への自動搭載
は、リードレスチップキャリアの基板１の外形を利用し
た位置補正により外部搭載基板に対し位置合わせされ搭
載されていた。
ードレスチップキャリアの外部搭載基板への自動搭載
は、リードレスチップキャリアの基板１の外形を利用し
た位置補正により外部搭載基板に対し位置合わせされ搭
載されていた。
【０００４】
【発明が解決しようとする課題】この従来のリードレス
チップキャリアは、その基板１の外形に対しては、±
０．１ｍｍ以下という高い位置精度で外部搭載基板上に
自動搭載することが出来る。しかし、リードレスチップ
キャリアの製造工程内の制約により、リードレスチップ
キャリアの基板１の外形と外部接続用電極２との相対位
置にずれが生じた場合、基板１の外形を利用して極めて
高位置精度に外部搭載基板上に搭載しても、外部接続用
電極２は外部搭載基板上の半田付ランドと、基板１の外
形と外部接続用電極２が相対的にずれることになる。そ
のため、搭載位置精度が±０．２〜０．３ｍｍ程度まで
低下することになっていた。この様な場合、リードレス
チップキャリアの外部接続用電極２の間隔と幅がこの搭
載位置精度に対し充分広くなければ、半田付の際電極間
のショートあるいは接続不良が生じるという問題点があ
った。
チップキャリアは、その基板１の外形に対しては、±
０．１ｍｍ以下という高い位置精度で外部搭載基板上に
自動搭載することが出来る。しかし、リードレスチップ
キャリアの製造工程内の制約により、リードレスチップ
キャリアの基板１の外形と外部接続用電極２との相対位
置にずれが生じた場合、基板１の外形を利用して極めて
高位置精度に外部搭載基板上に搭載しても、外部接続用
電極２は外部搭載基板上の半田付ランドと、基板１の外
形と外部接続用電極２が相対的にずれることになる。そ
のため、搭載位置精度が±０．２〜０．３ｍｍ程度まで
低下することになっていた。この様な場合、リードレス
チップキャリアの外部接続用電極２の間隔と幅がこの搭
載位置精度に対し充分広くなければ、半田付の際電極間
のショートあるいは接続不良が生じるという問題点があ
った。
【０００５】近年、リードレスチップキャリアにおい
て、小型化，多ピン化が進み、ピンピッチは０．６５ｍ
ｍ〜０．５ｍｍと狭くなる傾向にあり、外部接続用電極
２の間隔，幅を基板１の外形と外部接続用電極２の相対
位置ずれに対し、充分広くすることは非常に困難になっ
ている。
て、小型化，多ピン化が進み、ピンピッチは０．６５ｍ
ｍ〜０．５ｍｍと狭くなる傾向にあり、外部接続用電極
２の間隔，幅を基板１の外形と外部接続用電極２の相対
位置ずれに対し、充分広くすることは非常に困難になっ
ている。
【０００６】本発明の目的は、外部搭載基板上の半田付
ランドと外部接続用電極との搭載位置精度が高く、半田
付の際に電極間ショートあるいは接続不良のないリード
レスチップキャリアを提供することにある。
ランドと外部接続用電極との搭載位置精度が高く、半田
付の際に電極間ショートあるいは接続不良のないリード
レスチップキャリアを提供することにある。
【０００７】
【課題を解決するための手段】本発明のリードレスチッ
プキャリアは、電子機能素子と、ガラスエポキシとセラ
ミックスとを含む素材から成る基板と、該基板上に形成
された外部接続用電極と、外部搭載基板との位置合わせ
用の位置認識パターンとを備える。
プキャリアは、電子機能素子と、ガラスエポキシとセラ
ミックスとを含む素材から成る基板と、該基板上に形成
された外部接続用電極と、外部搭載基板との位置合わせ
用の位置認識パターンとを備える。
【０００８】前記位置認識パターンが、少なくとも該位
置認識パターン形状を形成する材料および形成工程にお
いて、外部接続用電極の形状を形成する材料および成形
工程と同一であるか、又は、前記位置認識パターンが、
外部接続用電極形成後、外部接続用電極の位置を基準に
して位置決めされて形成される。
置認識パターン形状を形成する材料および形成工程にお
いて、外部接続用電極の形状を形成する材料および成形
工程と同一であるか、又は、前記位置認識パターンが、
外部接続用電極形成後、外部接続用電極の位置を基準に
して位置決めされて形成される。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１０】図１（ａ），（ｂ）は本発明の第１の実施
例の断面図及びその底面図である。
例の断面図及びその底面図である。
【００１１】第１の実施例は、図１（ａ），（ｂ）に示
すように、まず、基板１の編集体である元基板にスルー
ホールおよびスルーホール導体を形成する。
すように、まず、基板１の編集体である元基板にスルー
ホールおよびスルーホール導体を形成する。
【００１２】次に、基板１の上面および下面に導体パタ
ーンを形成する。下面の導体パターンは、外部接続用電
極２および位置認識パターン３であり、これらは、導体
ペースト印刷法あるいは、あらかじめ、基板１上に成膜
された導体膜のエッチング法により一括に±０．１ｍｍ
以下の精度で形成される。
ーンを形成する。下面の導体パターンは、外部接続用電
極２および位置認識パターン３であり、これらは、導体
ペースト印刷法あるいは、あらかじめ、基板１上に成膜
された導体膜のエッチング法により一括に±０．１ｍｍ
以下の精度で形成される。
【００１３】次に、元基板をスルーホール部分で切断し
て端面スルーホール４を形成する。次に、枠５を基板１
に接着し、ＩＣチップ７を搭載してボンディングワイヤ
６でＩＣチップ７と基板１上の配線導体とを接続する。
最後に、封止樹脂８で封止して完成する。
て端面スルーホール４を形成する。次に、枠５を基板１
に接着し、ＩＣチップ７を搭載してボンディングワイヤ
６でＩＣチップ７と基板１上の配線導体とを接続する。
最後に、封止樹脂８で封止して完成する。
【００１４】位置認識パターン３は、基板１の中心位置
および角度を簡単に、算出出来るパターンとし、複数の
パターンにて形成っても良い。
および角度を簡単に、算出出来るパターンとし、複数の
パターンにて形成っても良い。
【００１５】図２（ａ），（ｂ）は本発明の第２の実施
例の断面図及びその底面図である。
例の断面図及びその底面図である。
【００１６】第２の実施例は図２（ａ），（ｂ）に示す
ように、位地認識パターン１３を除いては、第１の実施
例と同じ工程にて製造される。位置認識パターン１３
は、外部接続用電極２が形成された後、その外部接続用
電極２の位置を高精度に位置認識の出来る高性能な認識
装置を備えたレーザー、あるいは、インク等によるマー
キング装置によって、外部接続用電極２の位置を認識し
た後その位置データにより、位置決めされて±０．１ｍ
ｍ以下の精度で位置認識パターン１３が形成される。
ように、位地認識パターン１３を除いては、第１の実施
例と同じ工程にて製造される。位置認識パターン１３
は、外部接続用電極２が形成された後、その外部接続用
電極２の位置を高精度に位置認識の出来る高性能な認識
装置を備えたレーザー、あるいは、インク等によるマー
キング装置によって、外部接続用電極２の位置を認識し
た後その位置データにより、位置決めされて±０．１ｍ
ｍ以下の精度で位置認識パターン１３が形成される。
【００１７】
【発明の効果】以上説明したように本発明は、リードレ
スチップキャリアにおいて、外部接続用電極との相対位
置が高精度である位置認識パターンを設けたので、この
位置認識パターンを用いて外部搭載基板との位置合わせ
をおこなって実装することにより、外部搭載基板の半田
付ランドとチップレスリードキャリアの外部接続用電極
の位置合わせ精度が±０．１ｍｍ以下まで向上し、ショ
ート，オープンといった接続不良が低減出来る効果があ
る。
スチップキャリアにおいて、外部接続用電極との相対位
置が高精度である位置認識パターンを設けたので、この
位置認識パターンを用いて外部搭載基板との位置合わせ
をおこなって実装することにより、外部搭載基板の半田
付ランドとチップレスリードキャリアの外部接続用電極
の位置合わせ精度が±０．１ｍｍ以下まで向上し、ショ
ート，オープンといった接続不良が低減出来る効果があ
る。
【００１８】特に、小型で多ピンのリードレスチップキ
ャリアほどその効果は大きく、０．５ｍｍピッチリード
レスチップキャリアに対しても、十分な搭載位置精度が
得られるという効果がある。
ャリアほどその効果は大きく、０．５ｍｍピッチリード
レスチップキャリアに対しても、十分な搭載位置精度が
得られるという効果がある。
【図１】本発明の第１の実施例の断面図及びその底面図
である。
である。
【図２】本発明の第２の実施例の断面図及びその底面図
である。
である。
【図３】従来のリードレスチップキャリアの一例の底面
図である。
図である。
１ 基板 ２ 外部接続用電極 ３，１３ 位置認識パターン ４ 端面スルーホール ５ 枠 ６ ボンディングワイヤ ７ ＩＣチップ ８ 封止樹脂
Claims (3)
- 【請求項１】 電子機能素子と、ガラスエポキシとセラ
ミックスとを含む素材から成る基板と、該基板上に形成
された外部接続用電極と、外部搭載基板との位置合わせ
用の位置認識パターンとを備えたことを特徴とするリー
ドレスチップキャリア。 - 【請求項２】 前記位置認識パターンが、少なくとも該
位置認識パターン形状を形成する材料および形成工程に
おいて、外部接続用電極の形状を形成する材料および成
形工程と同一であることを特徴とする請求項１記載のリ
ードレスチップキャリア。 - 【請求項３】 前記位置認識パターンが、外部接続用電
極形成後、外部接続用電極の位置を基準にして位置決め
されて形成されたことを特徴とする請求項１記載のリー
ドレスチップキャリア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4143853A JPH05335438A (ja) | 1992-06-04 | 1992-06-04 | リードレスチップキャリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4143853A JPH05335438A (ja) | 1992-06-04 | 1992-06-04 | リードレスチップキャリア |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05335438A true JPH05335438A (ja) | 1993-12-17 |
Family
ID=15348488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4143853A Pending JPH05335438A (ja) | 1992-06-04 | 1992-06-04 | リードレスチップキャリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05335438A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0945814A (ja) * | 1995-07-31 | 1997-02-14 | Nec Corp | 半導体装置 |
| JPH09129770A (ja) * | 1995-10-31 | 1997-05-16 | Nec Corp | 集積回路装置 |
| US5705851A (en) * | 1995-06-28 | 1998-01-06 | National Semiconductor Corporation | Thermal ball lead integrated package |
| US5962917A (en) * | 1997-03-31 | 1999-10-05 | Nec Corporation | Semiconductor device package having end-face halved through-holes and inside-area through-holes |
| US6693243B1 (en) | 1999-11-25 | 2004-02-17 | Murata Manufacturing Co, Ltd. | Surface mounting component and mounted structure of surface mounting component |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63213989A (ja) * | 1987-03-02 | 1988-09-06 | 富士通株式会社 | 極性部品の実装方向指示方法 |
| JPH03229497A (ja) * | 1990-02-05 | 1991-10-11 | Hitachi Ltd | 印刷基板の識別記号記録方法及び識別記号の読み取り方法とその応用装置 |
-
1992
- 1992-06-04 JP JP4143853A patent/JPH05335438A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63213989A (ja) * | 1987-03-02 | 1988-09-06 | 富士通株式会社 | 極性部品の実装方向指示方法 |
| JPH03229497A (ja) * | 1990-02-05 | 1991-10-11 | Hitachi Ltd | 印刷基板の識別記号記録方法及び識別記号の読み取り方法とその応用装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5705851A (en) * | 1995-06-28 | 1998-01-06 | National Semiconductor Corporation | Thermal ball lead integrated package |
| JPH0945814A (ja) * | 1995-07-31 | 1997-02-14 | Nec Corp | 半導体装置 |
| JPH09129770A (ja) * | 1995-10-31 | 1997-05-16 | Nec Corp | 集積回路装置 |
| US5962917A (en) * | 1997-03-31 | 1999-10-05 | Nec Corporation | Semiconductor device package having end-face halved through-holes and inside-area through-holes |
| US6693243B1 (en) | 1999-11-25 | 2004-02-17 | Murata Manufacturing Co, Ltd. | Surface mounting component and mounted structure of surface mounting component |
| EP1755367A3 (en) * | 1999-11-25 | 2007-03-07 | Murata Manufacturing Co., Ltd. | Surface mounting component and mounted structure of surface mounting component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3569025B2 (ja) | 半導体装置、およびそれを用いた電子装置 | |
| JP3907145B2 (ja) | チップ電子部品 | |
| US6459149B1 (en) | Electronic component, communication device, and manufacturing method for electronic component | |
| US5406119A (en) | Lead frame | |
| US5485337A (en) | Thin film magnetic head structure and method of fabricating the same for accurately locating and connecting terminals to terminal connections | |
| JPH05259372A (ja) | ハイブリッドｉｃ | |
| JPH01119088A (ja) | 表面実装部品搭載用プリント配線板 | |
| JPH03101142A (ja) | 半導体装置の製造方法 | |
| JPH0669638A (ja) | プリント配線板のランド部構造 | |
| JP2561642B2 (ja) | プリント配線板用部品位置決めマークの形成法 | |
| JP3263863B2 (ja) | ハイブリッドｉｃ用基板とこれを用いたハイブリッドｉｃの製造方法 | |
| JPS6359595A (ja) | 携帯可能媒体における実装方法 | |
| JPH065729A (ja) | プリント配線板および半導体素子の位置合わせ方法 | |
| JPH0349418Y2 (ja) | ||
| JPH01287937A (ja) | フィルムキャリアテープ | |
| JPH02201945A (ja) | 表面実装型半導体装置 | |
| JPH0613741A (ja) | 表面実装部品用回路基板 | |
| JPS6155931A (ja) | 厚膜混成集積回路装置の製造方法 | |
| JPH0252495A (ja) | フラットパッケージｉｃの実装方法 | |
| JP2550219Y2 (ja) | 回路基板装置 | |
| KR200243279Y1 (ko) | 반도체장치용써킷테이프 | |
| JP2757349B2 (ja) | 混成集積回路用基板及びそれを用いた混成集積回路装置の製造方法 | |
| JPH0219976B2 (ja) | ||
| JP2773707B2 (ja) | 混成集積回路装置の製造方法 | |
| JPS60231383A (ja) | プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980217 |