JPS6257013A - モニタ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、附勢可能なユニットの附勢状態をモニタし、
交流電圧電源から供給されるエネルギーの可制御スイッ
チングを達成するように接続されたモニタ回路に関する
ものである。

本発明が関連する種類の複数の回路を同時附勢モニタシ
ステムに用い、交通信号システムの個々の信号灯或いは
個々の信号灯群の交流電圧電源による附勢状態をモニタ
するようにしうる。このような回路では、エネルギーは
可制御スイッチング装置を経て信号灯に供給される。こ
のようなスイッチング装置が故障した場合、このスイッ
チング装置を半波整流器として機能せしめろる。信号灯
は半波整流電流により附勢される場合依然として発光し
続け、従って同時附勢モニタが、２つのそれぞれの信号
灯に電源の交互の半サイクルですなわち互いに逆相で電
流が供給され、従って双方の信号灯の両端間に電圧が同
時に存在しない状態にある２つのこれら信号灯の附勢状
態を指示するようにするのが望ましい。上述したことと
は相違し、信号灯の附勢レベルがこの信号灯を発光させ
るのに不充分である場合には、たとえ電圧が信号灯の両
端間に存在する場合でも附勢の指示を行うのは望ましい
ことではない。

本発明モニタ回路は、エネルギーが交流電圧電源から可
制御スイッチング装置を経て附勢可能ユニットに供給さ
れ、このユニットの附勢状態が検出ラッチ回路と縦続接
続された電圧比較器によりモニタされ、この電圧比較器
は、その人力が共通基準電圧波に対しいずれの極性でも
所定の大きさを越えるのに応答してその出力を有効化す
るようになっており、前記の附勢可能ユニットの両端間
に存在する電圧を表すモニタ電圧が前記の電圧比較器に
入力端子として供給され、この電圧比較器の出力が前記
の検出ラッチ回路のセット入力端に供給され、前記の交
流電圧電源の交流電圧の各サイクルの開始時に前記の検
出ラッチ回路をリセットするリセット手段が設けられて
いることを特徴とする。

“ラッチ回路”とは、有効状態或いは無効状態のいずれ
かをとる出力端と、セット入力端と、リセット入力端と
を有し、出力端が有効状態にある場合、この出力端のこ
の有効状態はセット入力端の状態によって影響されずに
リセット入力端の有効化により無効状態に切換わり、出
力端が無効状態にある場合にはこの出力端の無効状態は
リセット入力端の状態により影響されずにセット入力端
の有効化により有効状態に切換わるようになっている装
置を意味するーものとする。

本発明によるモニタ回路では、前記の検出ラッチ回路を
、電源のサイクル中のいずれかの時にいずれかの極性の
充分な大きさの電圧がこの検出ラッチ回路と関連する附
勢可能ユニットの両端間に存在する場合にはこのサイク
ルの残りの聞出力が有効となるようにこの検出ラッチ回
路をセットする。

本発明の一形態′では、前記の共通基準電圧波は前記の
交流電圧電源の電圧の大きさに対し所定の比率で比例す
る大きさを有する第１の交番基準電圧であり、前記のモ
ニタ電圧は前記の電源の電圧と前記の附勢可能ユニット
の両端間の電圧との差の大きさに、前記の比率と同様な
比率で比例する大きさを有するように取出した電圧であ
るようにする。本発明のこの形態のモニタ回路では、前
記の電圧比較器は第１および第２差動比較器の組合わせ
形態をしており、これら２つの差動比較器の出力端は電
圧比較器の出力端として機能するように接続されており
、第１差動比較器の正入力端は前記の第１交番基準電圧
よりも前記の所定の大きさだけ高い第２の基準電圧を生
じる第２基準電圧源に接続され、第２差動比較器の負入
力端は前記の第１交番基準電圧よりも前記の所定の大き
さだけ低い第３の基準電圧を生じる第３基準電圧源に接
続されており、前記の第１差動比較器の負入力端は前記
の第２差動比較器の正入力端に接続され、電圧比較器の
入力端を構成しているようにするのが好ましい。

また、複数個の本発明によるモニタ回路の各々を、個々
のモニタ通路を経てそれぞれ接続された入力端子の組が
設けられた同時附勢検出手段と組合せて用い、個々の附
勢可能ユニット或いはこれら附勢可能ユニットの群をモ
ニタし、前記の入力端子の組のそれぞれの入力端子はそ
れぞれ個々のユニット或いは個々のユニット群の附勢に
応答して有効化せしめられるようになっており、個々の
モニタ通路は本発明によるモニタ回路を具え、前記の同
時附勢検出手段は前記の入力端子の組の入力端子の所望
の組合せが同時に有効化せしめられたことに応答して同
時附勢表示情報をこの同時附勢検出手段の出力端に生せ
しめるようにするのが有利である。本発明モニタ回路を
このような組合せに用いる場合、前記の同時附勢検出手
段の後段に情報処理段を設け、この情報処理役は同時附
勢検出手段の出力端に生じる同時附勢表示情報を処理し
、この処理した情報からは前記の検出ラッチ回路のリセ
ットにより生じる中断が無くなるようにするのが有利で
ある。この目的の為に、前記の同時附勢検出手段の出力
は前記の積分回路網を経て前記の他のラッチ回路のセッ
ト入力端に供給され、前記の他のラッチ回路のリセット
人力はリセットパルスにより電源の各サイクルの開始時
に有効化せしめられ、前記の積分回路網の時定数はリセ
ットパルスの持続時間に比べて長くし、前記の他のラッ
チ回路が、リセットパルスの発生時にその入力端子に同
時附勢表示情報が存在しない場合のみリセットパルスに
よりリセットされるようにすることができる。同時附勢
状態を表す信号は前記の他のラッチ回路の出力から取出
すことができる。

前記の他のラッチ回路はいわゆるストレッチ（信号伸長
）用ラッチ回路として機能する。関連する目的の為のス
トレッチ用ラッチ回路の動作に関してはオーストラリア
国特許出願第ＰＨ２２９９号明細書に開示されている。

前述した情報処理段は種々の他の形態のいかなるものに
することもでき、特にどの形態のものが好ましいかは、
本発明による回路が用いられているシステム全体の所望
動作に依存する。あるシステムでは、直列抵抗と並列コ
ンデンサとを有し、時定数が検出ラッチ回路のリセット
による中断に比べて長い回路網を情報処理役として作用
させるのが適している。他のシステムでは、データ入力
端が同時附勢検出手段の出力端に接続され、検出ラッチ
回路のリセットと同時ではないが同期されてリセットさ
れるようにしたリセット可能なラッチ回路を用いるのが
適している。

図面につき本発明を説明する。

第１図の本発明モニタ回路において、アクティブ端子Ａ
および接地端子Ｎを有する５０サイクル／秒の交流電圧
電源Ｓがトライアック（商品名）の形態の可制御半導体
スイッチング装置ＳＤＩ　と直列の信号灯Ｌ１に電圧を
供給する。このスイッチング装置ＳＤＩの導通度は本発
明の一部を構成しない制御回路ＣＣにより制御される。

しかし、制御回路ＣＣ或いはスイッチング装置ＳＤＩが
機能不全となるおそれがある為に、信号灯Ｌ１の両端間
に生じる電圧をモニタするのが望ましい。

信号灯Ｌｌア両端間に存在する電圧をモニタするモニタ
回路は、検出ラッチ回路ＳＬＩ　と縦続接続された電圧
比較器１００を以って構成する。電圧比較器１００は以
下に説明するように接続した一対の差動比較器１０１お
よび１０２を以って構成し、この場合型番ＬＭ３３９の
集積回路より成る２つの比較器を用いて差動比較器１０
１および１０２を構成する。差動比較器１０１の負入力
端と差動比較器１０２の正入力端とは互いに接続すると
ともに分圧器を経てスイッチング装置ＳＤＩと信号灯Ｌ
１との相互接続点に接続する。差動比較器１０１の正入
力端は１つの基準電圧源の端子（電圧ＶＡ）に接続し、
差動比較器１０２の負入力端は他の基準電圧源の端子（
電圧ＶＢ）に接続し、これら差動比較器１０１および１
０２の出力端は相互接続するとともに検出ラッチ回路Ｓ
ＬＩのセット入力端Ｓ或いはデータ入力端に接続する。

この場合、検出ラッチ回路ＳＬＩは型番４０４３の集積
回路より成る１つのラッチ回路を以って構成する。

型番４０４３なる集積回路より成るラッチ回路の特性を
以下の表１の真理値表に示す。

■ この表１において、列Ｓはラッチ回路のセット入力端に
おける２逓信号“０”或いは１”を示し、列Ｒはラッチ
回路のリセット入力端における２逓信号“０”或いは“
１”を示し、列０□は瞬時ｎにおいてラッチ回路の出力
端に生じる結果信号を示す。項Ｑ（ｎ−１）は瞬時ｎの
直前の瞬時においてラフ、子回路の出力端に生じる信号
を示す゛。

型番ＬＭ３３９なる集積回路の一部を形成している半導
体差動比較器のような半導体差動比較器に規定されてい
る動作用の供給電圧は代表的に約２０ボルト（直流）よ
りも大きくない直流電圧である。

差動比較器１０１および１０２の目的は、信号灯Ｌ１の
両端間に存在する電圧が正方向或いは負方向のそれぞれ
において所定のしきい値を越えているか否かを決定する
ことにある。しかし、信号灯Ｌ１の両端間に生じる電圧
は差動比較器の規定の直流供給電圧よりも可成り高い為
、比較される電圧（すなわち信号灯Ｌ１の両端間に生じ
る電圧）の点と差動比較器１０１および１０２との間に
インタフェースを設け、このインタフェースはこれら差
動比較器の動作電圧レベルをｆ８るのに且つ同時にこれ
ら比較器１０１および１０２による比較の目的に有効な
基準電圧源をも提供するのに満足なものとする必要があ
る。

差動比較器１０１および１０２に対する動作供給電圧は
電源変圧器Ｔにより電源Ｓに結合された電力供給装置Ｐ
Ｓにより与える。この電力供給装置ＰＳは供給用の直流
電圧を生じるものであり、アクティブ端子Ａに直接接続
された共通出力端子１０３と、正出力端子１０４と、負
出力端子１０５との３つの出力端子を有する。

出力端子１０４には共通端子１０３に比べて正の直流電
圧ｖＰＳ＋が生じ、出力端子１０５には共通端子１０３
に比べて負の直流電圧ｖＰＳ−が生じ、電圧ＶＰＳ＋は
電圧ｖＰＳ−と値は等しいも極性は逆である。端子１０
３の電位はｖｐｓｏとして示しである。電力供給装置Ｐ
Ｓは既知の種類のものとする。

直流基準電圧発生器ＲＧはその出力端に所定の大きさの
安定°化直流電圧を発生する為のものである。

この電圧発生器ＲＧの入力端子１０６および１０７は電
力供給装置ＰＳの端子１０４および１０３にそれぞれ接
続し、この電力供給装置ＰＳから電圧発生器ＲＧにエネ
ルギーを供給する。電圧発生器ＲＧの出力電圧は出力端
子１０８に生じ、その大きさＶＲＥＦは端子１０７に比
べて正である。この基準電圧発生器ＲＧも既知の種類の
ものとする。

電圧発生器ＲＧの出力端子１０８は演算増幅器１０９の
負入力端芋に接続し、この増幅器１０９の正入力端子は
抵抗１１０を経て電力供給装置ＰＳの端子１０３に接続
する。演算増幅器１０９の出力端は帰還抵抗１１１を経
てこの増幅器の負入力端に接続し、抵抗１１１の値は、
増幅器１０９が電圧反転器として機能し、電圧ｖｐｓｏ
、すなわち共通端子１０３の電位に対する、出力端子１
１２に生じる電圧−ＶＲＥＦが端子１０８に生じる電圧
に等しく且つ互いに逆極性となるような値とする。

他の対の演算増幅器１１３および１１４の各々は利得が
１のバッファ増幅器として機能するように接続する。こ
の目的の為に各増幅器の出力端をその負入力端に接続す
る。抵抗１１５および１１６の直列回路より成る分圧器
を出力端子１０８と接地端子Ｎとの間に接続し、これら
抵抗１１５および１１６の相互接続点は演算増幅器１１
４の正入力端に接続し、この増幅器１１４の出力端子に
交流基準電圧Ｖ八を生せしめる。同様に抵抗１１７およ
び１１８の直列回路より成る分圧器を出力端子１１２と
接地端子Ｎとの間に接続し、これら抵抗１１７および１
１８の相互接続点を演算増幅器１１３の正入力端に接続
し、この増幅器１１３の出力端に交流基準電圧ＶＢを生
せしめる。交流基準電圧ＶＡは差動増幅器１０１の正入
力端に供給し、交流基準電圧ＶＢは差動増幅器１０２の
負入力端に供給する。

信号灯し１とのスイッチング装置ＳＤＩの接続点は抵抗
１１９および１２０の直列回路より成る分圧器を経て交
流電圧電源Ｓのアクティブ端子Ａに接続し、これら抵抗
１１９および１２０の相互接続点を、差動増幅器１０１
の負入力端および差動増幅器１０２の正入力端に共通な
電圧比較器１００の入力端子１２１に接続する。これら
抵抗１１９および１２０間の抵抗値比は抵抗１１６およ
び１１５問および抵抗１１８および１１７間の抵抗値比
と同じにする。従って、入力端子１２１に供給される電
圧は所定の比率で降下させたモニク電圧を表し、一方基
準電圧ＶΔおよびＶＢは、交流電源電圧を所定の比率で
降下させ、これに互いに等しい所定の大きさの固定正電
圧および固定負電圧をそれぞれ加えた値に等しくなる。

上述したところから明かなように、動作中に となる。ここにｖ、、は接地端子Ｎの電圧であり、ｖａ
ｃｔはアクティブ端子への電圧であり、１（は抵抗分割
係数である。第１図の回路の動作の結果、差動比較器１
０１の出力は端子１２１の電圧が電圧ＶＡよりも正にな
る度に有効となり、差動比較器１０２の出力は端子１２
１の電圧が電圧ＶＢよりも負になる度に有効となる。差
動比較器１０１および１０２の出力端は互いに接続され
ている為、この共通接続点は検出ラッチ回路ＳＬＩの入
力端に信号を供給する“ワイヤードＯＲ”回路として機
能する。

スイッチング装置ＳＤＩ　と信号灯Ｌ１との相互接続点
における電圧をｖｌで表すと、端子１２１における電圧
は Ｖ　ｌ　−Ｖ、、。

となる。前述したように、電圧 ＶＩ　　Ｖ−−ｔ が電圧ＶＡよりも正に或いは電圧ＶＢよりも負になる場
合には、電圧比較器１００の出力が有効化される。

電圧ＶＩｌ−Ｖ、ｃｔは信号灯Ｌ１の両端間電圧を表す
。

ソノ理由は、Ｖ　ｎ　Ｖａ−＝（ＶｎＶ、ｃｔ）＋（Ｖ
　、５−Ｖ、、）　テあり、信号灯Ｌ１の両端間に生じ
る電圧がＶｆｌ−Ｖｈであり、交流電圧電源Ｓの端子電
圧がＶｎ　−Ｖａｃｔである為である。

差動比較器■旧および１０２、演算増幅器１０９゜１１
３および１１４　、検出ラッチ回路ＳＬＩ　、制御回路
ＣＣおよびリセットパルス源ＲＰＳに対する直流供給電
圧はすべて電力供給装置ＰＳから生ぜしめることができ
る。しかし、リセットパルス源ＲＰＳ　は電源Ｓによっ
て生ぜしめられる交流供給電圧にも応答させ、このリセ
ットパルス源ＲＰＳが交流供給電圧の各サイクルの開始
時にラッチ回路ＳＬＩをリセットする為のリセットパル
スを生ぜしめるようにする必要がある。

検出ラッチ回路ＳＬ１は交流供給電圧の各サイクルの開
始時にリセットされる為、前記の表１から明かなように
、このラッチ回路ＳＬＩの出力は、電圧比較器１００の
出力が有効とならなければ無効状態に維持される。しか
し、交流供給電圧の所定のいかなるサイクルの途中でも
比較器１００の出力が有効化されると、所定のサイクル
の途中で比較器１００の出力が無効状態に戻ると否とに
かかわらずラッチ回路ＳＬＩの出力も有効化され、交流
供給電圧の次のサイクルの開始までこの有効化状態に維
持される。

第２図には、各々が第１図のモニタ回路に類似する３つ
のモニタ回路を示し、各モニタ回路は異なる信号灯をモ
ニタするとともにデータを同時点灯検出手段の入力端に
供給するモニタ通路として作用する。第２図のシステム
は同時点灯検出手段に応答して動作し、所定の同時点灯
状態が生じた場合に信号灯を不作動とする。

第２図において第１図の部分と同様な部分には第１図と
同じ符号を付した。

第２図においては、交流電圧電源Ｓの端子ＡおよびＮ間
でスイッチング装置ＳＤＩ　と直列に接続した信号灯Ｌ
１に加えて、端子ＡおよびＮ間で可制御スイッチング装
置ＳＤ２およびＳＯ２とそれぞれ直列に接続した信号灯
Ｌ２およびＬ３を設ける。スイッチング装置ＳＤＩ、　
ＳＯ２およびＳＯ２の導通度は交通整理の目的で制御回
路ＣＣにより互いに独立に制御される。制御回路ＣＣの
動作は本発明の一部を成さないが、制御回路ＣＣ或いは
スイッチング装置ＳＤＩ、　ＳＯ２およびＳＯ２の１個
以上のいずれかの機能不全により信号灯Ｌｌ、　Ｌ２お
よびＬ３の２つ以上を不所望に同時に附勢し、これら信
号灯を発光せしめてしまうおそれがあること明かである
。このような状態が生じるおそれを無くす為に、信号灯
とスイッチング装置との組合せのそれぞれをリレースイ
ッチＳＷと直列にして電源Ｓに接続している。信号灯Ｌ
ｌ。

し２およびＬ３を電源Ｓから分離するのは、スイッチＳ
Ｗを動作させてスイッチの接点を開路させることにより
達成しうる。

信号灯し２と関連して、電圧比較器１００に類似する電
圧比較器２００が設けられ、この電圧比較器２００はラ
ッチ回路ＳＬＩと類似する検出ラッチ回路ＳＬ２　と縦
続接続されている。信号灯Ｌ２とスイッチング装置ＳＤ
２との接続点は抵抗２１９および２２０より成る分圧器
を経て電圧比較器２００の入力端に接続されている。同
様に、信号灯し３と関連して、電圧比較器１００に類似
する電圧比較器３００が設けられ、この電圧比較器３０
０はラッチ回路ＳＬＩと類似する検出ラッチ回路ＳＬ３
と縦続接続されている。

信号灯Ｌ３とスイッチング装置ＳＤ３との接続点は抵抗
３１９および３２０より成る分圧器を経て電圧比較器３
００の入力端に接続されている。抵抗２１９および２２
０間の抵抗値比と、抵抗３１９および３２０間の抵抗値
比とは抵抗１１９および１２０間の抵抗値比と同じにす
る。

バッファ増幅器１１３および１１４の出力端にそれぞれ
生じる基準電圧ＶＡおよびＶＢは、第１図につき前述し
た電圧比較器１００と同様に電圧比較器２００および３
００にも供給される。従って、電圧比較器２００　と検
出ラッチ回路ＳＬ２との縦続接続回路および電圧比較器
３００と検出ラッチ回路ＳＬ３との縦続接続回路とは電
圧比較器１００とラッチ回路ＳＬＩ　との縦続接続回路
と同様に機能し、ラッチ回路ＳＬＩ。

Ｓｌ２およびＳｌ３の各々のリセット入力端はリセット
パルス源ＲＰ　Ｓに接続され、従って３つのラッチ回路
は電源Ｓの交流供給電圧の各サイクルの開始時に同時に
リセットされる。

動作に際し、リレースイッチＳＷの接点を閉じると、制
御回路ＣＣによる制御の下で信号灯Ｌｌ、　Ｌ２および
し３の１つ以上を附勢でき、ラッチ回路ＳＬＩ。

Ｓｌ、２およびＳｌ３のそれぞれの出力端に生じる情報
はリセットパルス源ＲＰＳから生じる順次のリセットパ
ルスの間のいかなる期間中にも、それぞれの信号灯Ｌｌ
、　Ｌ２およびＬ３の両端間に生じる電圧がこの期間中
基準レベルに対していずれの方向で所定の大きさを越え
ているか否かを表す。特に、ラッチ回路ＳＬＩ、　ｓＬ
２およびＳｌ３のリセットの直前にこれらラッチ回路の
それぞれの出力端に存在する情報が、リセットの前の交
流供給電圧のサイクル中のいつかに基準レベルに対して
いずれの方向で所定の大きさを越えたか否かを表してい
る。

ラッチ回路ＳＬＩ、　Ｓｌ２およびＳｌ３の出力はそれ
ぞれ、いわゆる“ダイオードマトリックス”の形態の既
知の種類の同時点灯検出器ＣＤの入力端子組の１つの入
力端子に供給される。“ダイオードマトリックス”はク
ロスバ−配置で互いに直交して設けた２　Ｍｉの離間導
体を有し、一方の導体組の各導体は他方の導体組の対応
する導体と、対応する入力端子とに接続されている。ダ
イオードマ）　ＩＪフックス入力端子組のうち同時に附
勢された入力端子の所定の組合せに応答してその出力端
に同時点灯を表す情報を生じるように配線されている。

このような動作は、予め決定した条件に応じて選択した
所定の入力端に対応する適切な交差マトリックス導体に
またがってダイオードを予め接続しておくことにより達
成される。

同時点灯検出器ＣＤの出力は積分器ＩＮＴを経てストレ
ッチ−ラッチ回路ＳＴのセット入力端に供給される。積
分器ＩＮＴは１ミリ秒の放電時定数を有する。ストレッ
チ−ラッチ回路ＳＴは型番７４　ＨＣＯ２の集積回路よ
り成る２つのゲート回路を以って構成され、これら２つ
のゲート回路はラッチ回路ＳＬＩと同様に機能するラッ
チ回路として動作するように相互接続されている。スト
レッチ−ラッチ回路５Ｔｆ７）ＩＪ上セツト力端はリセ
ットパルス源ＲＰＳ　＋、［続され、このリセットパル
ス源が電源Ｓの交流供給電圧の各サイクルの開始時にこ
のストレッチ−ラッチ回路のリセットパルスを供給する
。リセットパルス間のいずれかの時に同時点灯検出器Ｃ
Ｄから積分器ＩＮＴを経てストレッチ−ラッチ回路ＳＴ
のセット入力端に供給される、同時点灯を表す情報はこ
のストレッチ−ラッチ回路の出力を少なくとも次に続く
リセットパルスの発生まで有効化せしめる。

ストレッチ−ラッチ回路ＳＴの出力はリレースイッチＳ
Ｗの附勢を制御する同時点灯防止手段ＣＰＭの入力端に
供給される。

この同時点灯防止手段の特定構造は本発明の本質的な部
分ではないが、この同時点灯防止手段ＣＰＭは、第２図
のシステムのストレッチ・オン動作ニヨリリレー°スイ
ッチＳｌｌの接点を閉じ、これにより信号灯Ｌｌ、　Ｌ
２およびＬ３とこれらに関連するスイッチング装置ＳＤ
Ｉ、　ＳＯ２およびＳＯ２とのそれぞれの直列回路の両
端に電源Ｓの端子ＡおよびＮを接続するようにする必要
がある。更に、同時点灯防止手段ＣＰＭは、所定の測定
期間を越える期間の間その人力が連続して有効化となっ
ているのに応答してリレースイッチＳＷの接点を開放さ
せるとともに、上記の所定の測定期間よりも短いいかな
る期間の間その入力が有効化されてもこれに応答しない
ようにする必要がある。上述した特性を有する同時点灯
防止手段を得る種々の手段は当業者にとって既知である
。前記の所定の測定期間の持続時間の選択は当該同時点
灯モニタシステムの条件に依存する。多くの場合、動作
中手動により或いはある自動処理により同時点灯保護手
段ＣＰＭをリセットする同時点灯防止リセット手段を設
け、これにより同時点灯状態が依然として存在している
か否かを決定するリレースイッチＳｗの接点の開放に続
いてこのリレースイッチＳＷの接点を再び閉じるように
するのも望ましい。しかし、このような同時点灯防止リ
セット手段の特性は当該同時点灯モニタシステムに対す
る設計事項である。同時点灯防止手段ＣＰＭはオースト
ラリア国特許出願第Ｐ）１２２９９号明細書に記載され
た同時点灯防止手段に基本的に類似する形態としうる。

次に、動作形態の下での第１および２図の回路の種々の
部分に存在しうる波形を示す第３および４図につき説明
する。第３および４図に示す波形は互いに同じ時間関係
にある。

第３図（ａ）は電源Ｓの端子ＡおよびＮ間に存在する電
圧差Ｖ、−Ｖ、、と一致する電圧波形５０１を示す。

この電圧波形５０１は５０サイクル／秒の周波数および
２４０ボルトのｒｍｓ　　（平方自乗平均）電圧を有す
る。この電圧波形５０１はほぼ正弦波形状となっている
。

第３図（ｂ）はリセットパルス発生器ＲＰＳのパルス列
出力と一致する電圧波形５０２を示し、リセットパルス
５０３　（ａ）、　５０３　（ｂ）等の各々は波形５０
１の負から正への零交差点と一致して生じ、各リセット
パルスの持続時間は約３０μ秒である。

第３図（Ｃ）は、抵抗１２０の両端間に生じる電圧と一
致し、スイッチング装置ＳＤＩが導通状態にある結果と
して信号灯Ｌ１の両端間に生じる電圧から取出された電
圧波形５０４を示す。この電圧波形５０４は波形５０１
とほぼ同じ形状をしているも、そのピーク−ピーク１直
は波形５０１　よりも小さい。破線５０５は基準波を示
し、これに対して基準波５０６および５０７が互いに等
しく離間している。基準波５０６は基準電圧ＶＡと一致
し、基準波５０７は基準電圧ＶＢと一致している。差動
増幅器１０１（比較器）の出力は電圧波５０４が基準波
５０７の電圧を越える度に有効となり、差動増幅５１０
２の出力は電圧波５０４が基準波５０６の電圧よりも低
くなる度に有効となる。

第３図（ｄ）の波形は説明の目的の為に導入したもので
あり、（比較器１０１を分離させたとした場合に）抵抗
１２０の両端間の電圧波５０４の結果としての差動比較
器１０２の出力の有効化による電圧波５０８を示し、一
方策３図（ｅ）は（比較器１０２を分離させとした場合
に）抵抗１２０の両端間の電圧波５０４の結果としての
差動比較器１０１の出力の有効化による電圧波５０９を
示す。

第３図（ｆ）は、抵抗１２０の両端間に存在する電圧波
５０４に応答して電圧比較器１００の出力端に生じる電
圧と一致する電圧波５１０を示し、この電圧波５１０は
電圧波５０８および５０９の合成である。この電圧波５
１０は検出ラッチ回路ＳＬＩの入力端にも存在する。

第３図（ｇ）は、電圧波５１０が検出ラッチ回路ＳＬＩ
の入力端に供給された結果としてこの検出ラッチ回路の
出力端に生じる電圧波５１１を示す。電圧波５０２の各
リセットパルスが生じと、電圧波５１１　はパ低″レベ
ルに降下する。パ高″レベルおよび“低”レベルをそれ
ぞれＨ”および′Ｌ゛′て示す。

第３図（ｈ）は電圧比較器２００の入力端における抵抗
２２０の両端間に生じる電圧と一致する電圧波５１２を
示し、この電圧波は、スイッチング装置ＳＤ２が非導通
であるべき際にこのスイッチング装置の機能不全の為に
実際にはこのスイッチング装置が電源電圧波５０１の、
負に向かう各半サイクルの部分の間導通している状態の
下で信号灯Ｌ２の両端間の電圧から取出される。破線５
１３は、スイッチング装置ＳＤ２が電源電圧波５０１の
各サイクルの電圧に亘って導通したとした場合に抵抗２
２０の両端間に存在する電圧と一致する。

第３図（１）は電圧波５１２が電圧比較器２００の入力
端に供給される結果として検出ラッチ回路ＳＬ２の出力
端に生じる電圧波５１４を示す。

スイッチング装置ＳＤ２の前述した機能不全の為に信号
灯Ｌ２の両端間に存在する電圧は電圧波５１４によって
示すように、信号灯Ｌ２を信号灯Ｌ１の所望点灯と同時
に間違って点灯せしめてしまうのに充分に大きくなって
しまうおそれがあり、この場合この機能不全によりこの
信号灯Ｌ２と関連する検出ラッチ回路の出力を有効化す
る。電源電圧波５０１の正に向かう半サイクルのみの部
分中スイ・Ｉチング装置ＳＤ２を導通せしめてしまうこ
のスイッチング装置ＳＤ２の機能不全によっても同様に
、検出ランチ回路ＳＬ２の出力を有効化し、この有効化
は電源電圧波５０１の各サイクル中早期に開始し、次に
続くリセットパルスが発生するまで継続する。

第４図は、第２図の同時点灯検出器ＣＤおよびストレッ
チ−ラッチ回路ＳＴの動作と関連して生じる波形を第３
図と同様な時間軸上に示す。

第４図（ａ）　、　（ｂ）　、　（Ｃ）および（ｄ）は
それぞれ第３図（ａ）。

（ｂ）、（ｇ）および（ｉ）と同じであり、便宜上水し
た。

第２図の同時点灯検出器ＣＤはその入力端子組の端子Ｐ
ｉおよびＰ２が同時に有効化された場合（すなわちこれ
ら端子に同時に有効信号が到来した場合）にその出力端
に同時点灯指示情報を生じるように配線されており、第
４図（ｅ）は、電圧波５１１および５１４が検出ラッチ
回路ＳＬＩおよびＳＬ２のそれぞれの出力端に存在する
為に端子Ｐ１およびＰ２が同時に有効化されることを表
す電圧波５１５を示す。電源電圧波５０１の負に向かう
半サイクルの部分中を除いて信号灯Ｌ２の端子間に分圧
が存在しない為、同時点灯指示情報は各サイクルの後半
部分中の短期間の間開時点灯検出器ＣＤの出力端に生じ
る。電圧波５１５は電圧波５１４とほぼ一致する。

第４図（ｆ）は、電圧波５１５が積分回路ＩＮＴを経て
ストレッチ−ラッチ回路ＳＴの入力端に供給される電圧
に一致する電圧波５１６を示す。破線５１７は、ストレ
ッチ−ラッチ回路ＳＴの出力が有効化されるデータ入力
電圧のレベルを示す。電圧波５１６のパルスの前縁およ
び後縁の指数関数的な上昇および降下は積分回路ＩＮＴ
の時定数によって決定される。

積分回路ＩＮＴの放電時定数はリセットパルスの持続時
間よりも大きく　（すなわち３０ミリ秒よりも長く）シ
、ラッチデータ人力がリセットパルスの供給時に有効で
あるときはいつでもストレッチ−ラッチ回路ＳＴのリセ
ント入力端にリセットパルスを供給することによりこの
ストレッチ−ラッチ回路ＳＴをリセットしないようにす
る必要がある。従って、ストレッチ−ラッチ回路ＳＴの
動作は前記の表１の真理値表に対応する真理値表によっ
て制御することに注意すべきである。

第４図〔ｇは、電圧波５１６がストレッチ−ラッチ回路
ＳＴのデータ入力端に供給されることにより生じるこの
回路ＳＴの出力電圧に一致する電圧波形５１８を示す。

ストレッチ−ラッチ回路ＳＴの出力は電圧波５１６の最
初に生じるパルスがレベル５１７を越える際に有効化さ
れ、次に続くリセットパルス５０３　（ｂ）、　５０３
　（Ｃ）、　５０３　（ｄ）等の発生にかかわらず有効
状態に維持される。しかし、電圧波５１５のパルスの存
在によって示される同時点灯状態が終了すると、ストレ
ッチ−ラッチ回路ＳＴは次に続くリセットパルスにより
リセットされ、電圧波５１８は“低”レベルに戻る。

ストレッチ−ラッチ回路ＳＴの出力は同時点灯防止手段
ＣＩ’Ｍに供給される。従って、ストレッチ−ラッチ回
路ＳＬの出力が前述した所定の測定期間を越える期間の
間、電圧波５１８の“高”部分によって示すように連続
的に有効化されている場合に同時点灯防止手段がリレー
スイッチＳＷの接点を開放状態にする。

第１図につき説明した種類のモニタ回路は、電圧比較器
１００が、モニタされるユニット（この場合信号灯）の
両端間に生じる極めて低い電圧、例えば２０ボルト°の
大きさの電圧に感応するように設計しろる。或いはまた
、基準電圧発生器ＲＧを適切に設計することにより、予
め決定する前記の大きさを広い範囲内でいかなる所望の
大きさにもしうる。従ってモニタ回路は、信号灯Ｌ１の
両端間に生じる電圧が比較的高い場合のみ電圧比較器１
００の゛　　出力が有効化されるように構成することも
できる。

更に、第２図のシステムで例示したように第１図のモニ
タ回路のようなモニタ回路を複数個、モニタシステムに
用いることにより、モニタされている２つのユニット（
例えば信号灯）の各々が電源電圧の交互の半サイクルで
それぞれ附勢されるようにこれらのユニットが附勢され
た場合にモニタが同時附勢の存在を検出しうるという重
要な利点が得られる。この場合、これらのユニットには
互いに逆相で電流が供給される為、双方のユニットのそ
れぞれの両端間には電圧が同時に存在しないも、本明細
書では、このような状態をも“同時”附勢状態とする。

第１および２図につき前述した本発明の実施零には種々
の変形が可能であること明かである。例えば、第２図に
は本発明によるモニタ回路を３個用いたシステムが示さ
れ、各モニタ回路は同時点灯（附勢）検出器ＣＤにデー
タを供給するモニタ通路として作用するようにしている
も、より一層多くのモニタ通路を用い、これに対応する
個数の附勢可能ユニットをモニタするようにすることが
できる。また同時点灯或いは同時附勢検出器ＣＤをパダ
イオードマトリックス″の形態以外の検出器とすること
もできる。例えば、検出器ＣＤを、アドレス可能な半導
体メモリの形態とし、このメモリのアドレス端子をこの
検出器の入力端子組として作用せしめることができる。

前述した実施例に対する上述した変形およびその他の変
形は本発明の範囲内に含まれるものである。

本発明による回路は、複数個のモニタ通路の各々が同時
附勢検出器にデータを供給するオーストラリア国特許出
願第Ｐ　ｌ（２２９９号明細書に開示されている種類の
モニタシステムの一部を構成するように用いるのが有利
である。

【図面の簡単な説明】

第１図は、本発明によるモニタ回路およびこの為の基準
電圧発生器との組合せ回路を示す部分的ブロック線図、 第２図は、同時附勢検出手段と本発明によるモニタ回路
の複数個とを設けた交通整理システムを示す部分的ブロ
ック線図、 第３図および第４図は本発明を説明する為の一連の波形
を示す線図である。 Ｓ・・・電源 ＳＤＩ、　ＳＯ２，ＳＯ２・・・半導体スイッチング装
置Ｌｌ、　Ｌ２．　Ｌ３・・・信号灯　　ＣＣ・・・制
御回路ＳＬＩ、　ＳＬ２．　ＳＬ３・・・検出ラッチ回
路ＰＳ・・・電力供給装置 ＲＧ・・・直流基準電圧発生器 ＲＰＳ・・・リセットパルス源 ｓｖＩ・・・リレースイッチ ＣＤ・・・同時点灯検出器 ＩＮＴ・・・積分器 ＳＴ・・・ストレッチ−ラッチ回路 ＣＰＭ・・・同時点灯防止手段

Claims (1)

1. 【特許請求の範囲】 １、エネルギーが交流電圧電源から可制御スイッチング
   装置を経て附勢可能ユニットに供給され、このユニット
   の附勢状態が検出ラッチ回路と縦続接続された電圧比較
   器によりモニタされ、この電圧比較器は、その入力が共
   通基準電圧波に対しいずれの極性でも所定の大きさを越
   えるのに応答してその出力を有効化するようになってお
   り、前記の附勢可能ユニットの両端間に存在する電圧を
   表すモニタ電圧が前記の電圧比較器に入力電圧として供
   給され、この電圧比較器の出力が前記の検出ラッチ回路
   のセット入力端に供給され、前記の交流電圧電源の交流
   電圧の各サイクルの開始時に前記の検出ラッチ回路をリ
   セットするリセット手段が設けられていることを特徴と
   するモニタ回路。 ２、特許請求の範囲第１項に記載のモニタ回路において
   、前記の共通基準電圧波は前記の交流電圧電源の電圧の
   大きさに対し所定の比率で比例する大きさを有する第１
   の交番基準電圧であり、前記のモニタ電圧は前記の電源
   の電圧と前記の附勢可能ユニットの両端間の電圧との差
   の大きさに、前記の比率と同様な比率で比例する大きさ
   を有するように取出した電圧であることを特徴とするモ
   ニタ回路。 ３、特許請求の範囲第２項に記載のモニタ回路において
   、前記の電圧比較器は第１および第２差動比較器の組合
   わせ形態をしており、これら２つの差動比較器の出力端
   は電圧比較器の出力端として機能するように接続されて
   おり、第１差動比較器の正入力端は前記の第１交番基準
   電圧よりも前記の所定の大きさだけ高い第２の基準電圧
   を生じる第２基準電圧源に接続され、第２差動比較器の
   負入力端は前記の第１交番基準電圧よりも前記の所定の
   大きさだけ低い第３の基準電圧を生じる第３基準電圧源
   に接続されており、前記の第１差動比較器の負入力端は
   前記の第２差動比較器の正入力端に接続され、電圧比較
   器の入力端を構成していることを特徴とするモニタ回路
   。 ４、個々のモニタ通路を経てそれぞれ接続された入力端
   子の組が設けられた同時附勢検出手段を有し、個々の附
   勢可能ユニット或いはこれら附勢可能ユニットの群をモ
   ニタするモニタシステムであって、前記の入力端子の組
   のそれぞれの入力端子はそれぞれ個々のユニット或いは
   個々のユニット群の附勢に応答して有効化せしめられる
   ようになっており、個々のモニタ通路は特許請求の範囲
   第１〜３項のいずれか１項に記載のモニタ回路を具え、
   前記の同時附勢検出手段は前記の入力端子の組の入力端
   子の所望の組合せが同時に有効化せしめられたことに応
   答して同時附勢表示情報をこの同時附勢検出手段の出力
   端に生ぜしめるようになっていることを特徴とするモニ
   タシステム。 ５、特許請求の範囲第４項に記載のモニタシステムにお
   いて、前記の同時附勢検出手段の後段に情報処理段が設
   けられ、この情報処理段は同時附勢検出手段の出力端に
   生じる同時附勢表示情報を処理し、この処理した情報が
   前記の検出ラッチ回路のリセットにより生じる中断を殆
   ど受けないようになっていることを特徴とするモニタシ
   ステム。 ６、特許請求の範囲第５項に記載のモニタシステムにお
   いて、前記の情報処理段は直列抵抗と並列コンデンサと
   を有する回路網の形態をしており、この回路網の時定数
   は前記の検出ラッチ回路のリセットによる同時附勢表示
   情報中の中断の持続時間に比べて大きいことを特徴とす
   るモニタシステム。 ７、特許請求の範囲第５項に記載のモニタシステムにお
   いて、前記の情報処理段は積分回路網と組合せた他のラ
   ッチ回路を以って構成され、前記の同時附勢検出手段の
   出力は前記の積分回路網を経て前記の他のラッチ回路の
   セット入力端に供給され、前記の他のラッチ回路のリセ
   ット入力はリセットパルスにより電源の各サイクルの開
   始時に有効化せしめられ、前記の積分回路網の時定数は
   リセットパルスの持続時間に比べて長くし、前記の他の
   ラッチ回路が、リセットパルスの発生時にその入力端子
   に同時附勢表示情報が存在しない場合のみリセットパル
   スによりリセットされるようになっていることを特徴と
   するモニタシステム。 ８、特許請求の範囲第５項に記載のモニタシステムにお
   いて、前記の情報処理段はリセット可能な他のラッチ回
   路を以って構成され、このラッチ回路のデータ入力端は
   前記の同時附勢検出手段の出力端に接続され、このラッ
   チ回路は前記の検出ラッチ回路のリセットと同時ではな
   いが同期してリセットされるようになっていることを特
   徴とするモニタシステム。