JPS6257319A - Ｅｃｌ回路用の基準発生器の基準供給電圧レベルを減じるための回路配置 - Google Patents
Ｅｃｌ回路用の基準発生器の基準供給電圧レベルを減じるための回路配置Info
- Publication number
- JPS6257319A JPS6257319A JP61206669A JP20666986A JPS6257319A JP S6257319 A JPS6257319 A JP S6257319A JP 61206669 A JP61206669 A JP 61206669A JP 20666986 A JP20666986 A JP 20666986A JP S6257319 A JPS6257319 A JP S6257319A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- reference generator
- collector
- circuit arrangement
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Nonlinear Science (AREA)
- Automation & Control Theory (AREA)
- Radar, Positioning & Navigation (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の背景
この発明は一般にエミッタ結合型論理（Ｅ ＣＬ）回路
に関し、かつより特定的には、動作の待機または「電力
ダウン」モードの間、ＥＣＬ基準供給電圧レベルを減じ
るための手段に関する。「電力ダウン」モードは、それ
が活性状態でないとき、回路の電力消費を減じる特徴で
ある。
に関し、かつより特定的には、動作の待機または「電力
ダウン」モードの間、ＥＣＬ基準供給電圧レベルを減じ
るための手段に関する。「電力ダウン」モードは、それ
が活性状態でないとき、回路の電力消費を減じる特徴で
ある。
先行技術で周知のように、ＥＣＬ回路は集積回路上に形
成された高速度論理回路のために広範囲にわたって用い
られてきた。ＥＣＬ回路の従来の型は、別々のコレクタ
回路および定電流源が接続されている共通のエミッタ回
路を有する少なくとも２個のトランジスタを含む。この
ようなＥＣＬ回路１０は、図面の第１図に例示される。
成された高速度論理回路のために広範囲にわたって用い
られてきた。ＥＣＬ回路の従来の型は、別々のコレクタ
回路および定電流源が接続されている共通のエミッタ回
路を有する少なくとも２個のトランジスタを含む。この
ようなＥＣＬ回路１０は、図面の第１図に例示される。
トランジスタＱ１は、そのベースが入力論理信号Ｖｌｎ
に接続され、かつそのコレクタがコレクタ負荷抵抗器Ｒ
２を介して供給電位ＶＣＣに接続するスイッチングトラ
ンジスタであると規定される。トランジスタＱ２は、そ
のベースが基準バイアス電圧ｖＲＥ Ｆに接続され、そ
のコレクタがコレクタ負荷抵抗器Ｒ３を介して供給電位
ｖＣＣに接続され、かつそのエミッタがスイッチングト
ランジスタＱ１のエミッタに接続される基準トランジス
タであると規定される。第１のエミッタフォロアトラン
ジスタＱ４は、そのベースおよびコレクタが負荷抵抗器
Ｒ２に接続され、かつそのエミッタが反転された出力端
子ＶＯＩＪＴに接続される。第２のエミッタフォロアト
ランジスタＱ５は、そのベースおよびコレクタが負荷抵
抗器Ｒ３に接続され、かつそのエミッタが反転されない
出力端子ＶＯＩＪＴに接続される。定電流源は、トラン
ジスタＱ３および抵抗器Ｒ１から形成される。トランジ
スタＱ３は、そのベースが基準発生器１２の基準供給電
圧ＶＣ５に接続され、そのコレクタかトランジスタＱ１
およびＱ２の共通のエミッタに接続され、かつそのエミ
ッタが抵抗器Ｒ１を介して供給電圧源ＶＥＥに接続され
る。
に接続され、かつそのコレクタがコレクタ負荷抵抗器Ｒ
２を介して供給電位ＶＣＣに接続するスイッチングトラ
ンジスタであると規定される。トランジスタＱ２は、そ
のベースが基準バイアス電圧ｖＲＥ Ｆに接続され、そ
のコレクタがコレクタ負荷抵抗器Ｒ３を介して供給電位
ｖＣＣに接続され、かつそのエミッタがスイッチングト
ランジスタＱ１のエミッタに接続される基準トランジス
タであると規定される。第１のエミッタフォロアトラン
ジスタＱ４は、そのベースおよびコレクタが負荷抵抗器
Ｒ２に接続され、かつそのエミッタが反転された出力端
子ＶＯＩＪＴに接続される。第２のエミッタフォロアト
ランジスタＱ５は、そのベースおよびコレクタが負荷抵
抗器Ｒ３に接続され、かつそのエミッタが反転されない
出力端子ＶＯＩＪＴに接続される。定電流源は、トラン
ジスタＱ３および抵抗器Ｒ１から形成される。トランジ
スタＱ３は、そのベースが基準発生器１２の基準供給電
圧ＶＣ５に接続され、そのコレクタかトランジスタＱ１
およびＱ２の共通のエミッタに接続され、かつそのエミ
ッタが抵抗器Ｒ１を介して供給電圧源ＶＥＥに接続され
る。
定電流源は、その各ベース間の適当な電位差を与えるこ
とによってトランジスタＱ１またはトランジスタＱ２の
いずれかを介して２個の交互の電流経路を通り過ぎるの
が可能である電流ＩＣ５を与える。この電位差は、スイ
ッチングトランジスタＱｌのベースに与えられた入力論
理信号ｖ１ｎおよび基準トランジスタＱ２のベースに与
えられた基準バイアス電圧ＶＲＥＦにより達成される。
とによってトランジスタＱ１またはトランジスタＱ２の
いずれかを介して２個の交互の電流経路を通り過ぎるの
が可能である電流ＩＣ５を与える。この電位差は、スイ
ッチングトランジスタＱｌのベースに与えられた入力論
理信号ｖ１ｎおよび基準トランジスタＱ２のベースに与
えられた基準バイアス電圧ＶＲＥＦにより達成される。
論理信号ｖｌｎはハイまたは「１」の２進の論理レベル
とローまたはｒＯＪの２進の論理レベルの間を振れる。
とローまたはｒＯＪの２進の論理レベルの間を振れる。
基準バイアス電圧ＶＲＥＦはハイとローの論理レベルの
中間であるように選択され、そのためこれらの２個の信
号レベルと基準バイアス電圧の間の電位差は、電流■。
中間であるように選択され、そのためこれらの２個の信
号レベルと基準バイアス電圧の間の電位差は、電流■。
、がトランジスタＱ１およびＱ２のいずれを通り過ぎる
かを決定する。
かを決定する。
しかしながら、この従来のＥＣＬ回路の不利な点は、ゲ
ート回路が用いられているかまたは動作の活性モード内
にあるかどうかにかかわらず、電流ＩＣ５が通常トラン
ジスタＱ１およびＱ２のうちの１個を介して流れている
ため、電力消費が高いことである。さらに、エミッタフ
ォロアトランジスタＱ４およびＱ５は常に導通していて
、付加的電力量を消費する。
ート回路が用いられているかまたは動作の活性モード内
にあるかどうかにかかわらず、電流ＩＣ５が通常トラン
ジスタＱ１およびＱ２のうちの１個を介して流れている
ため、電力消費が高いことである。さらに、エミッタフ
ォロアトランジスタＱ４およびＱ５は常に導通していて
、付加的電力量を消費する。
それゆえ、電流Ｉ。、が引出されず、それによってその
電力消費を減じるように、待機モード間でＥＣＬ回路用
の基準供給電圧レベルＶＣ５を減じる方法を提供するこ
とが望ましい。この発明は、電力ダウンモード間でＥＣ
Ｌ回路用の基準発生器の基準供給電圧レベルを減じるた
めの回路配置を提供し、このＥＣＬ回路が定電流源をス
イッチオフするように基準発生器の入力を不能化するた
めの第１のスイッチング回路網および基準発生器の出力
を不能化するための第２のスイッチング回路網を含む。
電力消費を減じるように、待機モード間でＥＣＬ回路用
の基準供給電圧レベルＶＣ５を減じる方法を提供するこ
とが望ましい。この発明は、電力ダウンモード間でＥＣ
Ｌ回路用の基準発生器の基準供給電圧レベルを減じるた
めの回路配置を提供し、このＥＣＬ回路が定電流源をス
イッチオフするように基準発生器の入力を不能化するた
めの第１のスイッチング回路網および基準発生器の出力
を不能化するための第２のスイッチング回路網を含む。
発明の要約
したがってこの発明の一般的な目的は、動作の待機また
は電力ダウンモード間でＥＣＬ回路用の基準供給電圧レ
ベルを減じるための手段を提供することである。
は電力ダウンモード間でＥＣＬ回路用の基準供給電圧レ
ベルを減じるための手段を提供することである。
この発明の他の目的は、電力ダウンモード間でＥＣＬ回
路用の基準発生器の基準供給電圧レベルを減じるための
回路配置を提供することであり、それは基準発生器の入
力に接続され、制御信号に応答して、基準発生器の人力
を不能化するためのスイッチング回路網を含む。
路用の基準発生器の基準供給電圧レベルを減じるための
回路配置を提供することであり、それは基準発生器の入
力に接続され、制御信号に応答して、基準発生器の人力
を不能化するためのスイッチング回路網を含む。
この発明の他の目的は、電力ダウンモード間でＥＣＬ回
路用の基準発生器の基準供給電圧レベルを減じるための
回路配置を提供することであり、それは基準発生器の出
力に接続され、制御信号に応答して、基準発生器の出力
を不能化するためのスイッチング回路網を含む。
路用の基準発生器の基準供給電圧レベルを減じるための
回路配置を提供することであり、それは基準発生器の出
力に接続され、制御信号に応答して、基準発生器の出力
を不能化するためのスイッチング回路網を含む。
この発明のさらに他の目的は、電力ダウンモード間でＥ
ＣＬ回路用の基準発生器の基準供給電圧レベルを減じる
ための回路配置を提供することであり、それは基準発生
器の入力に接続され、制御信号に応答して、基準発生器
の入力および出力を不能化するための第１のスイッチン
グ回路網および基準発生器の出力に接続された第２のス
イッチング回路網を含む。
ＣＬ回路用の基準発生器の基準供給電圧レベルを減じる
ための回路配置を提供することであり、それは基準発生
器の入力に接続され、制御信号に応答して、基準発生器
の入力および出力を不能化するための第１のスイッチン
グ回路網および基準発生器の出力に接続された第２のス
イッチング回路網を含む。
この発明のさらにまた他の目的は、ＥＣＬ回路において
用いるための基準供給電圧を発生するための電力ダウン
基準発生器を提供することであり、それは制御信号に応
答して、基準発生器の入力および出力を不能化するため
のスイッチング手段を含む。
用いるための基準供給電圧を発生するための電力ダウン
基準発生器を提供することであり、それは制御信号に応
答して、基準発生器の入力および出力を不能化するため
のスイッチング手段を含む。
これらの目標および目的に従って、この発明は電力ダウ
ンモード間でＥＣＬ回路用の基準発生器の基準供給電圧
レベルを減じるための回路配置を提供することに関する
。ＥＣＬ回路は、そのコレクタが第１の抵抗器を介して
供給電位に接続され、かつそのベースが入力論理信号に
接続される。第２のトランジスタは、そのコレクタが第
２の抵抗器を介して供給電位に接続され、かつそのベー
スが基準バイアス電圧に接続される。定電流源は、第３
のトランジスタおよび第３の抵抗器から形成される。第
３のトランジスタのコレクタは、第１のおよび第２のト
ランジスタのエミッタに接続される。第３のトランジス
タのエミッタは、第３の抵抗器の一方の端部に接続され
る。第３の抵抗器の他方の端部は、供給電圧源に接続さ
れる。第４のトランジスタは、そのコレクタが供給電位
に接続され、そのベースが第１のトランジスタのコレク
タに接続され、かつそのエミッタが反転された出力端子
に接続される。第５のトランジスタは、そのコレクタが
供給電位に接続され、そのベースがその第２のトランジ
スタのコレクタに接続され、かつそのエミッタが反転し
ない出力端子に接続される。基準供給電圧を有する基準
発生器は、第３のトランジスタのベースに接続される。
ンモード間でＥＣＬ回路用の基準発生器の基準供給電圧
レベルを減じるための回路配置を提供することに関する
。ＥＣＬ回路は、そのコレクタが第１の抵抗器を介して
供給電位に接続され、かつそのベースが入力論理信号に
接続される。第２のトランジスタは、そのコレクタが第
２の抵抗器を介して供給電位に接続され、かつそのベー
スが基準バイアス電圧に接続される。定電流源は、第３
のトランジスタおよび第３の抵抗器から形成される。第
３のトランジスタのコレクタは、第１のおよび第２のト
ランジスタのエミッタに接続される。第３のトランジス
タのエミッタは、第３の抵抗器の一方の端部に接続され
る。第３の抵抗器の他方の端部は、供給電圧源に接続さ
れる。第４のトランジスタは、そのコレクタが供給電位
に接続され、そのベースが第１のトランジスタのコレク
タに接続され、かつそのエミッタが反転された出力端子
に接続される。第５のトランジスタは、そのコレクタが
供給電位に接続され、そのベースがその第２のトランジ
スタのコレクタに接続され、かつそのエミッタが反転し
ない出力端子に接続される。基準供給電圧を有する基準
発生器は、第３のトランジスタのベースに接続される。
スイッチング回路網は、基準供給電圧レベルを減じるよ
うに、制御信号に応答して基準発生器の入力を不能化す
るために基準発生器の入力に接続される。
うに、制御信号に応答して基準発生器の入力を不能化す
るために基準発生器の入力に接続される。
この発明のこれらのおよび他の目的および利点は、対応
する各図を通じて同じ参照数字が対応する部分を示す添
付の図面とともに読むと以下の詳細な説明からより完全
に明らかとなるであろう。
する各図を通じて同じ参照数字が対応する部分を示す添
付の図面とともに読むと以下の詳細な説明からより完全
に明らかとなるであろう。
好ましい実施例の説明
さて、図面を詳細に参照すると、第１図は従来のＥＣＬ
回路１０および先行技術の基準発生器１２の概略回路図
である。基準発生器１２のより詳細な回路は、第２図に
例示される。先行技術の基準発生器１２は、トランジス
タＱ６、トランジスタＱ７、抵抗器Ｒ４、および抵抗器
Ｒ５から形成される。トランジスタＱ６は、そのベース
が抵抗器Ｒ４の一方の端部および典型的な電圧調整／補
償フィードバック回路１４の出力に接続される。
回路１０および先行技術の基準発生器１２の概略回路図
である。基準発生器１２のより詳細な回路は、第２図に
例示される。先行技術の基準発生器１２は、トランジス
タＱ６、トランジスタＱ７、抵抗器Ｒ４、および抵抗器
Ｒ５から形成される。トランジスタＱ６は、そのベース
が抵抗器Ｒ４の一方の端部および典型的な電圧調整／補
償フィードバック回路１４の出力に接続される。
トランジスタＱ６のコレクタは供給電位ＶＣＣに接続さ
れ、かつトランジスタＱ６のエミッタは、抵抗器Ｒ５の
一方の端部およびトランジスタＱ７のベースに接続され
る。抵抗器Ｒ４の他方の端部は、供給電位に結合され、
かつ抵抗器Ｒ５の他方の端部は供給電圧源ＶＥＥに結合
される。トランジスタＱ７のコレクタはまた、供給電位
ＶＣＣに接続され、かつトランジスタＱ７のエミッタは
、フィードバック回路１４の入力および基準供給電圧Ｖ
Ｃ５を与えるリード線１６に接続される。電圧源ＶＥＥ
は、リード線１８を介してフィードバック回路１４に接
続される。
れ、かつトランジスタＱ６のエミッタは、抵抗器Ｒ５の
一方の端部およびトランジスタＱ７のベースに接続され
る。抵抗器Ｒ４の他方の端部は、供給電位に結合され、
かつ抵抗器Ｒ５の他方の端部は供給電圧源ＶＥＥに結合
される。トランジスタＱ７のコレクタはまた、供給電位
ＶＣＣに接続され、かつトランジスタＱ７のエミッタは
、フィードバック回路１４の入力および基準供給電圧Ｖ
Ｃ５を与えるリード線１６に接続される。電圧源ＶＥＥ
は、リード線１８を介してフィードバック回路１４に接
続される。
前に示されたように、第１図の電流源電流ＩＣ３は常に
、ＥＣＬゲート回路が論理的に用いられず、または活性
状態でないとき、動作中ですらスイッチングトランジス
タＱ１または基準トランジスタＱ２を介して流れる。Ｅ
ＣＬ回路が活性状態でないとき、これは動作の待機また
は電力ダウンモードと呼ばれる。したがって、ＥＣＬ回
路か用いられないとき、待機モードの間、零まで■。。
、ＥＣＬゲート回路が論理的に用いられず、または活性
状態でないとき、動作中ですらスイッチングトランジス
タＱ１または基準トランジスタＱ２を介して流れる。Ｅ
ＣＬ回路が活性状態でないとき、これは動作の待機また
は電力ダウンモードと呼ばれる。したがって、ＥＣＬ回
路か用いられないとき、待機モードの間、零まで■。。
を減らすことによりかなりの量の電力消費が減じられる
可能性がある。これは、未使用のＥＣＬ回路に対し動作
の電力ダウンモードを生じさせるように基準供給電圧Ｖ
ＣＳのレベルをダイナミックに減じることにより達成さ
れる。
可能性がある。これは、未使用のＥＣＬ回路に対し動作
の電力ダウンモードを生じさせるように基準供給電圧Ｖ
ＣＳのレベルをダイナミックに減じることにより達成さ
れる。
この結果を生むためのこの発明の回路配置２０は、第３
図に例示される。回路配置は、電流■を零まで減じるよ
うに、その入力を不能化するための基準発生器１２の接
続点Ａで入力に接続された第１のスイッチング回路網２
２およびその出力を不能化するための基準発生器の接続
点Ｂで出力に接続された第２のスイッチング回路網２４
を含む。
図に例示される。回路配置は、電流■を零まで減じるよ
うに、その入力を不能化するための基準発生器１２の接
続点Ａで入力に接続された第１のスイッチング回路網２
２およびその出力を不能化するための基準発生器の接続
点Ｂで出力に接続された第２のスイッチング回路網２４
を含む。
第２のスイ・ンチング回路網は、基準発生器の電力ダウ
ンの速度を加速することにより、ダイナミックな応答に
援助を与えるために付加される。
ンの速度を加速することにより、ダイナミックな応答に
援助を与えるために付加される。
第１のスイッチング回路網２２は、ベースがダイオード
Ｄ１を介して制御信号ＥＮＡＢＬＥに接続され、かつコ
レクタが供給電位ｖＣＣに接続される入力トランジスタ
Ｑ８からなる。抵抗器Ｒ１１は、入力トランジスタＱ８
のベースおよびコレクタに接続される。トランジスタＱ
８のエミッタは、抵抗器Ｒ８の一方の端部および抵抗器
ＲＩＯの一方の端部に接続される。抵抗器ＲＩＯの他方
の端部は、電圧源ＶＥＥに接続される。抵抗器Ｒ８の他
方の端部は、出力トランジスタＱ９のベースに接続され
る。トランジスタＱ９のコレクタは、スイッチング回路
網２２の出力を規定し、かつ基準発生器１２の入力を形
成する接続点Ａで抵抗器Ｒ４の接合およびトランジスタ
Ｑ６のベースに接続される。トランジスタＱ９のエミッ
タは、抵抗器Ｒ６により電圧源ＶＥＥに接続される。出
力トランジスタＱ９は、飽和を避けるように好ましくは
ショットキートランジスタから形成されていて、それに
よってスイッチング速度を増加する。
Ｄ１を介して制御信号ＥＮＡＢＬＥに接続され、かつコ
レクタが供給電位ｖＣＣに接続される入力トランジスタ
Ｑ８からなる。抵抗器Ｒ１１は、入力トランジスタＱ８
のベースおよびコレクタに接続される。トランジスタＱ
８のエミッタは、抵抗器Ｒ８の一方の端部および抵抗器
ＲＩＯの一方の端部に接続される。抵抗器ＲＩＯの他方
の端部は、電圧源ＶＥＥに接続される。抵抗器Ｒ８の他
方の端部は、出力トランジスタＱ９のベースに接続され
る。トランジスタＱ９のコレクタは、スイッチング回路
網２２の出力を規定し、かつ基準発生器１２の入力を形
成する接続点Ａで抵抗器Ｒ４の接合およびトランジスタ
Ｑ６のベースに接続される。トランジスタＱ９のエミッ
タは、抵抗器Ｒ６により電圧源ＶＥＥに接続される。出
力トランジスタＱ９は、飽和を避けるように好ましくは
ショットキートランジスタから形成されていて、それに
よってスイッチング速度を増加する。
第２のスイッチング回路網２４は、プルダウントランジ
スタＱＩＯ、ベース抵抗器Ｑ９、およびエミッタ抵抗器
Ｒ７からなる。トランジスタＱ１０のベースは、ベース
抵抗器Ｒ９の一方の端部に接続される。抵抗器Ｒ９の他
方の端部は、第１のスイッチング回路網２２の入力トラ
ンジスタＱ８のエミッタに接続される。トランジスタＱ
ＩＯのコレクタは、基準発生器１２の出力を形成する接
続点Ｂでリード線１６に接続される。トランジスタＱＩ
Ｏのエミッタは、エミッタ抵抗器Ｒ７により電圧源ＶＥ
Ｅに接続される。再び、トランジスタＱＩＯは、飽和を
避けるように好ましくはショットキートランジスタから
形成されていて、それによってスイッチング速度を増加
することが注目されるだろう。
スタＱＩＯ、ベース抵抗器Ｑ９、およびエミッタ抵抗器
Ｒ７からなる。トランジスタＱ１０のベースは、ベース
抵抗器Ｒ９の一方の端部に接続される。抵抗器Ｒ９の他
方の端部は、第１のスイッチング回路網２２の入力トラ
ンジスタＱ８のエミッタに接続される。トランジスタＱ
ＩＯのコレクタは、基準発生器１２の出力を形成する接
続点Ｂでリード線１６に接続される。トランジスタＱＩ
Ｏのエミッタは、エミッタ抵抗器Ｒ７により電圧源ＶＥ
Ｅに接続される。再び、トランジスタＱＩＯは、飽和を
避けるように好ましくはショットキートランジスタから
形成されていて、それによってスイッチング速度を増加
することが注目されるだろう。
ＥＣＬ回路１０が動作の通常または活性モードにあるた
めには、＄制御信号ＥＮＡＢＬＥはローの論理レベルに
あるべきである。その結果、抵抗器Ｒ１１内の電流はダ
イオードＤ１を介して通るだろう。これは順に、トラン
ジスタＱ８、Ｑ９、およびＱＩＯのすべてを非導通にさ
せる。その結果、基準発生器Ｑ１２からの基準供給電圧
Ｖ。、のレベルは、電流源電流Ｉ。、を与えるように、
定電流源をオンされた状態に維持するのに十分である。
めには、＄制御信号ＥＮＡＢＬＥはローの論理レベルに
あるべきである。その結果、抵抗器Ｒ１１内の電流はダ
イオードＤ１を介して通るだろう。これは順に、トラン
ジスタＱ８、Ｑ９、およびＱＩＯのすべてを非導通にさ
せる。その結果、基準発生器Ｑ１２からの基準供給電圧
Ｖ。、のレベルは、電流源電流Ｉ。、を与えるように、
定電流源をオンされた状態に維持するのに十分である。
それゆえ、通常の高い電力消費が生じる。
しかしながら、ＥＣＬ回路１０が用いられず、または動
作の不活性モード（電力ダウン）にあるとき、制御信号
ＥＮＡＢＬＥはハイの論理レベルにあるべきである。そ
の結果、抵抗器Ｒ１１内を流れる電流は、導通となるよ
うにする入力トランジスタＱ８にベースドライブを与え
るだろう。これは順に、出力トランジスタＱ９を導通さ
せ、それは、基準発生器１２の入力を不能化するように
接続点Ａで電圧をプルダウンする。同時に、プルダウン
トランジスタＱＩＯもまた、導通され、それはその出力
を不能化するように接続点Ｂで電圧発生器の出力での基
準供給電圧ＶＣ３のレベルを直接にプルダウンする。そ
の結果、基準供給電圧ＶＣ５のレベルはダイナミックに
減じられ、そのため定電流源から零の待機電流Ｉ。、を
発生するように定電流をオフする。したがって、かなり
の量の電力消費が節約される、なぜならばＥＣＬ回路１
０におけるトランジスタＱ１、Ｑ２、およびＱ３のいず
れも、動作のこの待機モード間に導通とならないからで
ある。
作の不活性モード（電力ダウン）にあるとき、制御信号
ＥＮＡＢＬＥはハイの論理レベルにあるべきである。そ
の結果、抵抗器Ｒ１１内を流れる電流は、導通となるよ
うにする入力トランジスタＱ８にベースドライブを与え
るだろう。これは順に、出力トランジスタＱ９を導通さ
せ、それは、基準発生器１２の入力を不能化するように
接続点Ａで電圧をプルダウンする。同時に、プルダウン
トランジスタＱＩＯもまた、導通され、それはその出力
を不能化するように接続点Ｂで電圧発生器の出力での基
準供給電圧ＶＣ３のレベルを直接にプルダウンする。そ
の結果、基準供給電圧ＶＣ５のレベルはダイナミックに
減じられ、そのため定電流源から零の待機電流Ｉ。、を
発生するように定電流をオフする。したがって、かなり
の量の電力消費が節約される、なぜならばＥＣＬ回路１
０におけるトランジスタＱ１、Ｑ２、およびＱ３のいず
れも、動作のこの待機モード間に導通とならないからで
ある。
前記の詳細な説明から、この発明が動作の待機モード間
でＥＣＬ基準供給電圧のレベルを減じるための回路配置
を提供することが、こうして理解され得る。これはこの
発明において、定電流源をオフするように制御信号に応
答して、基準発生器の入力および出力を不能化するため
の第１のおよび第２のスイッチング回路網により達成さ
れる。
でＥＣＬ基準供給電圧のレベルを減じるための回路配置
を提供することが、こうして理解され得る。これはこの
発明において、定電流源をオフするように制御信号に応
答して、基準発生器の入力および出力を不能化するため
の第１のおよび第２のスイッチング回路網により達成さ
れる。
基準発生器およびＥＣＬ回路とともに第１のおよび第２
のスイッチング回路網は、集積回路の単一のシリコンチ
ップ上で形成されてもよいことが当業者によって理解さ
れるべきである。
のスイッチング回路網は、集積回路の単一のシリコンチ
ップ上で形成されてもよいことが当業者によって理解さ
れるべきである。
現在、この発明の好ましい実施例であるものが例示され
かつ述べられたが、様々な変更および修正がなされても
よく、かつこの発明の真の範囲を逸脱することなく均等
物がその要素に代用されてもよいことが当業者によって
理解されるだろう。
かつ述べられたが、様々な変更および修正がなされても
よく、かつこの発明の真の範囲を逸脱することなく均等
物がその要素に代用されてもよいことが当業者によって
理解されるだろう。
さらに、多くの修正がその中心的な範囲を逸脱すること
なく、特定の状態または材料をこの発明の教示に適合さ
せるようになされてもよい。それゆえ、この発明はこの
発明を実施するために企図された最良のモードとして開
示された特定の実施例に規定されるだけでなく、添付の
特許請求の範囲の範囲内のすべての実施例を含むことが
意図されている。
なく、特定の状態または材料をこの発明の教示に適合さ
せるようになされてもよい。それゆえ、この発明はこの
発明を実施するために企図された最良のモードとして開
示された特定の実施例に規定されるだけでなく、添付の
特許請求の範囲の範囲内のすべての実施例を含むことが
意図されている。
第１図は、基準発生器を有する従来のＥＣＬ回路の概略
回路図である。 第２図は、第１図の基り発生器のより詳細な回路図であ
る。 第３図は、この発明の電力ダウン機能を有する基準発生
器の概略回路図である。 図において、１０はＥＣＬ回路、１２は基準発生器、１
４はフィードバック回路、１６．１８はリード線、２０
は回路配置、２２．２４はスイッチング回路網である。
回路図である。 第２図は、第１図の基り発生器のより詳細な回路図であ
る。 第３図は、この発明の電力ダウン機能を有する基準発生
器の概略回路図である。 図において、１０はＥＣＬ回路、１２は基準発生器、１
４はフィードバック回路、１６．１８はリード線、２０
は回路配置、２２．２４はスイッチング回路網である。
Claims (20)
- （１）電力ダウンモード間でＥＣＬ回路用の基準発生器
の基準供給電圧レベルを減じるための回路配置であって
、 このＥＣＬ回路は、 そのコレクタが第１の抵抗器を介して供給電位に接続さ
れ、かつそのベースが入力論理信号に接続される第１の
トランジスタと、 そのコレクタが第２の抵抗器を介して供給電位に接続さ
れ、かつそのベースが基準バイアス電圧に接続される第
２のトランジスタとを含み、定電流源が第３のトランジ
スタおよび第３の抵抗器から形成され、前記第３のトラ
ンジスタのコレクタが前記第１のおよび第２のトランジ
スタのエミッタに接続され、前記第３のトランジスタの
エミッタが前記第３の抵抗器の一方の端部に接続され、
前記第３の抵抗器の他方の端部が供給電圧源に接続され
ていて、 さらに、そのコレクタが供給電位に接続され、そのベー
スがその第１のトランジスタのコレクタに接続され、か
つそのエミッタが反転された出力端子に接続される第４
のトランジスタと、 そのコレクタが供給電位に接続され、そのベースが前記
第２のトランジスタのコレクタに接続され、かつそのエ
ミッタが反転されない出力端子に接続される第５のトラ
ンジスタとを備え、さらに基準供給電圧が前記第３のト
ランジスタのベースに接続される基準発生器手段と、 前記基準発生器手段の入力に接続され、制御信号に応答
して、基準供給電圧レベルを減じるように前記基準発生
器手段の入力を不能化するためのスイッチング手段とを
含む、ＥＣＬ回路用の基準発生器の基準供給電圧レベル
を減じるための回路配置。 - （２）前記スイッチング手段は、そのコレクタが前記基
準発生器手段に接続され、そのベースが制御信号に結合
され、かつそのエミッタが電圧源に結合された第６のト
ランジスタを含む、特許請求の範囲第１項に記載の回路
配置。 - （３）前記第６のトランジスタがショットキートランジ
スタである、特許請求の範囲第２項に記載の回路配置。 - （４）前記基準発生器手段の出力に接続され、制御信号
に応答して、基準供給電圧を減じるように前記基準発生
器手段の出力を不能化するための第２のスイッチング手
段をさらに含む、特許請求の範囲第３項に記載の回路配
置。 - （５）前記第２のスイッチング手段は、そのコレクタが
前記基準発生器手段の出力に接続され、そのベースが前
記第１のスイッチング手段に結合され、かつそのエミッ
タが電圧源に結合される第７のトランジスタを含む、特
許請求の範囲第４項に記載の回路配置。 - （６）前記第７のトランジスタがショットキートランジ
スタである、特許請求の範囲第５項に記載の回路配置。 - （７）前記回路配置が集積回路の単一のシリコンチップ
上に形成される、特許請求の範囲第１項に記載の回路配
置。 - （８）前記スイッチング手段は、コレクタが前記基準発
生器手段の入力に接続されかつエミッタが第４の抵抗器
を介して電圧源に接続される第６のトランジスタと、コ
レクタが供給電位に接続され、エミッタが第５の抵抗器
を介して前記第６のトランジスタのベースに、かつ第６
の抵抗器を介して電圧源に接続され、かつベースが第７
の抵抗器を介して供給電位に接続される第７のトランジ
スタと、アノードが前記第７のトランジスタのベースに
接続され、かつカソードが制御信号に接続されるダイオ
ードとを含む、特許請求の範囲第１項に記載の回路配置
。 - （９）さらに第２のスイッチング手段を含み、このスイ
ッチング手段は、コレクタが前記基準発生器手段の出力
に接続され、エミッタが第８の抵抗器により電圧源に接
続され、かつベースが第９の抵抗器を介して前記第７の
トランジスタのエミッタに接続される第８のトランジス
タからなる、特許請求の範囲第８項に記載の回路配置。 - （１０）前記第６のおよび第８のトランジスタがショッ
トキートランジスタである、特許請求の範囲第９項に記
載の回路配置。 - （１１）スイッチングトランジスタ、基準トランジスタ
および定電流源を含むＥＣＬ回路用の基準発生器の基準
供給電圧レベルを電力ダウンモード間で減じるための回
路配置において、その改良点は、 基準供給電圧が定電流源に接続される基準発生器手段と
、 前記基準発生器手段の入力に接続され、制御信号に応答
して、基準供給電圧レベルを減じるように前記基準発生
器手段の入力を不能化するための第１のスイッチング手
段と、 前記基準発生器手段の出力に結合され、制御信号に応答
して、前記基準発生器手段の出力を不能化するための第
２のスイッチング手段とを含む、ＥＣＬ回路用の基準発
生器の基準供給電圧レベルを減じるための回路配置。 - （１２）前記第１のスイッチング手段は、そのコレクタ
が前記基準発生器手段の入力に接続され、そのベースが
制御信号に結合され、かつそのエミッタが電圧源に結合
される出力トランジスタを含む、特許請求の範囲第１１
項に記載の回路配置。 - （１３）前記出力トランジスタがショットキートランジ
スタである、特許請求の範囲第１２項に記載の回路配置
。 - （１４）前記第２のスイッチング手段は、そのコレクタ
が前記基準発生器手段の出力に接続され、そのベースが
前記第１のスイッチング手段に結合され、そのエミッタ
が電圧源に結合されるプルダウントランジスタを含む、
特許請求の範囲第１３項に記載の回路配置。 - （１５）前記プルダウントランジスタがショットキート
ランジスタである、特許請求の範囲第１４項に記載の回
路配置。 - （１６）ＥＣＬ回路において用いるための基準供給電圧
を有する電力ダウン基準発生器であって、この基準発生
器手段が、前記発生器手段の入力に接続され、制御信号
に応答して、基準供給電圧を減じるように前記発生器の
入力を不能化するための第１のスイッチング手段と、 前記発生器手段の出力に接続され、制御信号に応答して
、前記発生器手段の出力を不能化するための第２のスイ
ッチング手段とを含む、電力ダウン基準発生器。 - （１７）前記第１のスイッチング手段は、そのコレクタ
が前記発生器手段の入力に接続され、そのベースが制御
信号に結合され、かつそのエミッタが電圧源に結合され
る、特許請求の範囲第１６項に記載の電力ダウン基準発
生器。 - （１８）前記出力トランジスタがショットキートランジ
スタである、特許請求の範囲第１７項に記載の電力ダウ
ン基準発生器。 - （１９）前記第２のスイッチング手段は、そのコレクタ
が前記発生器手段の出力に接続され、そのベースが前記
第１のスイッチング手段に結合され、かつそのエミッタ
が電圧源に結合される、特許請求の範囲第１８項に記載
の電力ダウン基準発生器。 - （２０）前記プルダウントランジスタがショットキート
ランジスタである、特許請求の範囲第１９項に記載の電
力ダウン基準発生器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US772211 | 1985-09-03 | ||
| US06/772,211 US4639661A (en) | 1985-09-03 | 1985-09-03 | Power-down arrangement for an ECL circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6257319A true JPS6257319A (ja) | 1987-03-13 |
Family
ID=25094304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61206669A Pending JPS6257319A (ja) | 1985-09-03 | 1986-09-01 | Ｅｃｌ回路用の基準発生器の基準供給電圧レベルを減じるための回路配置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4639661A (ja) |
| EP (1) | EP0218338A1 (ja) |
| JP (1) | JPS6257319A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63302622A (ja) * | 1987-06-02 | 1988-12-09 | Hitachi Ltd | インタフエ−ス回路 |
| JPH0637626A (ja) * | 1992-03-27 | 1994-02-10 | Toshiba Corp | バイアス電流供給回路 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4786826A (en) * | 1986-02-19 | 1988-11-22 | International Rectifier Corporation | Power interface circuit with control chip powered from power chip |
| US4751404A (en) * | 1986-10-31 | 1988-06-14 | Applied Micro Circuits Corporation | Multi-level ECL series gating with temperature-stabilized source current |
| JP2575702B2 (ja) * | 1987-05-09 | 1997-01-29 | 富士通 株式会社 | シンセサイザ・チュ−ナ |
| IT1217736B (it) * | 1988-05-26 | 1990-03-30 | Sgs Thomson Microeletronics Sp | Circuito elettronico di spegnimento ritardato autoalimentato con controllo a bassissima tensione |
| US5013938A (en) * | 1989-11-01 | 1991-05-07 | National Semiconductor Corporation | ECL cutoff driver circuit with reduced stanby power dissipation |
| JP3001014B2 (ja) * | 1991-03-13 | 2000-01-17 | 富士通株式会社 | バイアス電圧発生回路 |
| US5796276A (en) * | 1994-12-30 | 1998-08-18 | Sgs-Thomson Microelectronics, Inc. | High-side-driver gate drive circuit |
| CA2282091A1 (en) | 1999-09-10 | 2001-03-10 | Nortel Networks Corporation | Apparatus for circuit power-down |
| CA2303543A1 (en) * | 2000-03-30 | 2001-09-30 | Nortel Networks Corporation | Voltage reference source |
| US7619463B2 (en) * | 2005-02-17 | 2009-11-17 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Power down circuit |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2505285C3 (de) * | 1975-02-07 | 1978-07-20 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schaltungsanordnung zum Einstellen der Information bei einem programmierbaren ECL-Festwertspeicher |
| JPS5710025U (ja) * | 1980-06-16 | 1982-01-19 | ||
| US4414502A (en) * | 1981-07-20 | 1983-11-08 | Advanced Micro Devices, Inc. | Current source circuit |
| JPS58125915A (ja) * | 1981-12-29 | 1983-07-27 | Fujitsu Ltd | バイアス回路 |
| US4461989A (en) * | 1982-08-27 | 1984-07-24 | Motorola, Inc. | Voltage sense circuit for a bubble memory voltage booster |
| US4518876A (en) * | 1983-03-30 | 1985-05-21 | Advanced Micro Devices, Inc. | TTL-ECL Input translation with AND/NAND function |
| US4559458A (en) * | 1984-04-06 | 1985-12-17 | Advanced Micro Devices, Inc. | Temperature tracking and supply voltage independent line driver for ECL circuits |
-
1985
- 1985-09-03 US US06/772,211 patent/US4639661A/en not_active Expired - Fee Related
-
1986
- 1986-08-15 EP EP86306332A patent/EP0218338A1/en not_active Withdrawn
- 1986-09-01 JP JP61206669A patent/JPS6257319A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63302622A (ja) * | 1987-06-02 | 1988-12-09 | Hitachi Ltd | インタフエ−ス回路 |
| JPH0637626A (ja) * | 1992-03-27 | 1994-02-10 | Toshiba Corp | バイアス電流供給回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4639661A (en) | 1987-01-27 |
| EP0218338A1 (en) | 1987-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3079515B2 (ja) | ゲ−トアレイ装置及び入力回路及び出力回路及び降圧回路 | |
| JPS6093530A (ja) | 定電流源回路を有する差動増幅回路 | |
| JPS6257319A (ja) | Ｅｃｌ回路用の基準発生器の基準供給電圧レベルを減じるための回路配置 | |
| US5343094A (en) | Low noise logic amplifier with nondifferential to differential conversion | |
| US4112314A (en) | Logical current switch | |
| US5202594A (en) | Low power level converter | |
| JPS6162321A (ja) | 電池エネルギー節約回路 | |
| KR920019085A (ko) | 전력 소모 감소를 위한 에미터 결합 논리 레벨의 바이어스 전압 발생회로 | |
| JP2743401B2 (ja) | Ｅｃｌ回路 | |
| US4429270A (en) | Switched current source for sourcing current to and sinking current from an output node | |
| US4194132A (en) | Tristate logic buffer circuit with reduced power consumption | |
| US4458162A (en) | TTL Logic gate | |
| US4625127A (en) | High-fanout clock driver for low level gates | |
| US4868904A (en) | Complementary noise-immune logic | |
| US4607175A (en) | Non-inverting high speed low level gate to Schottky transistor-transistor logic translator | |
| US5349307A (en) | Constant current generation circuit of current mirror type having equal input and output currents | |
| US5434517A (en) | ECL output buffer with a MOS transistor used for tristate enable | |
| US5012136A (en) | High speed ECL to CMOS translator having reduced power consumption | |
| JP3294909B2 (ja) | 電子スイッチ回路 | |
| JP2585098B2 (ja) | バイポーラ論理素子のインターフェース | |
| JPH02278595A (ja) | 高速センスアンプ | |
| JPH0245378B2 (ja) | ||
| JP2829949B2 (ja) | レベル変換回路 | |
| JP2636558B2 (ja) | 論理判定回路 | |
| JPH04345209A (ja) | 双方向バッファ回路 |