JPS6259960B2 - - Google Patents
Info
- Publication number
- JPS6259960B2 JPS6259960B2 JP56047893A JP4789381A JPS6259960B2 JP S6259960 B2 JPS6259960 B2 JP S6259960B2 JP 56047893 A JP56047893 A JP 56047893A JP 4789381 A JP4789381 A JP 4789381A JP S6259960 B2 JPS6259960 B2 JP S6259960B2
- Authority
- JP
- Japan
- Prior art keywords
- key code
- circuit
- memory
- arithmetic circuit
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
- H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
- H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/80—Wireless
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
Description
【発明の詳細な説明】
本発明は無線有料テレビジヨン・システム、特
にそのキーコード発生方式の改良に関する。
にそのキーコード発生方式の改良に関する。
無線式有料テレビジヨン・システムは周知の如
く放送局と契約した加入者のみを対象として、放
送局からエンコーダにより暗号化したテレビジヨ
ン信号を送信し、加入者側ではこの暗号化テレビ
ジヨン信号をデコーダで解読して元のテレビジヨ
ン信号を再生するもので、このシステムにおいて
は放送局側でエンコードに際して使用するキーコ
ードと、加入者側でデコードに際して使用するキ
ーコードとを一致又は対応させ、かつ放送局から
加入者へエンコードの状態を示すイネーブルコー
ドを受信しなければならない。
く放送局と契約した加入者のみを対象として、放
送局からエンコーダにより暗号化したテレビジヨ
ン信号を送信し、加入者側ではこの暗号化テレビ
ジヨン信号をデコーダで解読して元のテレビジヨ
ン信号を再生するもので、このシステムにおいて
は放送局側でエンコードに際して使用するキーコ
ードと、加入者側でデコードに際して使用するキ
ーコードとを一致又は対応させ、かつ放送局から
加入者へエンコードの状態を示すイネーブルコー
ドを受信しなければならない。
第１図はこのような無線式有料テレビジヨン・
システムの基本的な構成を示すもので、１は放送
局側のエンコーダ、２は送信装置、３は信号源で
ある。信号源３は送信すべき番組（映像、音声）
の暗号化前のテレビジヨン信号の発生源である。
エンコーダ１はエンコード回路４及びキーコード
発生回路５で基本的に構成される。ここでキーコ
ードはエンコード回路４における暗号化の状態を
決定する基礎のデータである。エンコード回路４
は公知の方法によりテレビジヨン信号を暗号化
し、該暗号化テレビジヨン信号にはその暗号化の
状態を示すイネーブルコードが重畳される。
システムの基本的な構成を示すもので、１は放送
局側のエンコーダ、２は送信装置、３は信号源で
ある。信号源３は送信すべき番組（映像、音声）
の暗号化前のテレビジヨン信号の発生源である。
エンコーダ１はエンコード回路４及びキーコード
発生回路５で基本的に構成される。ここでキーコ
ードはエンコード回路４における暗号化の状態を
決定する基礎のデータである。エンコード回路４
は公知の方法によりテレビジヨン信号を暗号化
し、該暗号化テレビジヨン信号にはその暗号化の
状態を示すイネーブルコードが重畳される。
送信装置２は暗号化されたテレビジヨン信号を
電波Ａに変換して送信する。
電波Ａに変換して送信する。
加入者側の受信システムはデコーダ６と通常の
テレビ受像機７から成る。デコーダ６は受信回路
８、デコード回路９及びキーコード回路１０で構
成される。受信回路８は暗号化テレビジヨン電波
を受信しその受信信号をデコード回路９で処理し
易い形態の信号（例えばベースバンドのビデオ信
号あるいは音声信号）に変換すると共に、イネー
ブルコード、プログラムナンバー等の各コードを
検出し、これらを受信信号としてデコード回路９
へ供給する。
テレビ受像機７から成る。デコーダ６は受信回路
８、デコード回路９及びキーコード回路１０で構
成される。受信回路８は暗号化テレビジヨン電波
を受信しその受信信号をデコード回路９で処理し
易い形態の信号（例えばベースバンドのビデオ信
号あるいは音声信号）に変換すると共に、イネー
ブルコード、プログラムナンバー等の各コードを
検出し、これらを受信信号としてデコード回路９
へ供給する。
デコード回路９はデコード信号により暗号化テ
レビジヨン信号をデコードして通常のテレビ受像
機７で再生可能な暗号化前のテレビジヨン信号に
変換してテレビ受像機７に出力する。
レビジヨン信号をデコードして通常のテレビ受像
機７で再生可能な暗号化前のテレビジヨン信号に
変換してテレビ受像機７に出力する。
キーコード回路１０は送信側のキーコードに対
応するキーコードを発生するもので、第２図ａ及
びｂは従来のキーコード回路の構成を示す。同図
ａ，ｂにおいて１１はメモリ、１２はメモリ制御
回路、１３はキーコードレジスタ、１４は演算回
路である。
応するキーコードを発生するもので、第２図ａ及
びｂは従来のキーコード回路の構成を示す。同図
ａ，ｂにおいて１１はメモリ、１２はメモリ制御
回路、１３はキーコードレジスタ、１４は演算回
路である。
第２図ａのキーコード回路で、メモリ１１には
複数個のキーコード・データが書き込まれてお
り、そのデータは電話回線等を介してのデータ伝
送によつて書替え可能である。メモリ制御回路１
２はプログラム・ナンバーPBに応答してメモリ
１１をアクセスしその所定領域から対応するキー
コードＫを出力させ、キーコードレジスタ１３に
記憶させる。
複数個のキーコード・データが書き込まれてお
り、そのデータは電話回線等を介してのデータ伝
送によつて書替え可能である。メモリ制御回路１
２はプログラム・ナンバーPBに応答してメモリ
１１をアクセスしその所定領域から対応するキー
コードＫを出力させ、キーコードレジスタ１３に
記憶させる。
第２図ｂのキーコード回路で、メモリ１１は加
入者の操作によりメモリー内容を書替え可能なも
ので、一種類のキーコード・データを記憶せしめ
られている。メモリ制御回路１２はプログラム・
ナンバーPBに応答してメモリ１２からのデータ
出力を制御し、演算回路１４に与えて、該回路に
よりプログラム・ナンバーPBとの間で所定の演
算を実行し、対応するキーコードＫを発生させ、
キーコードレジスタ１３に記憶せしめる。
入者の操作によりメモリー内容を書替え可能なも
ので、一種類のキーコード・データを記憶せしめ
られている。メモリ制御回路１２はプログラム・
ナンバーPBに応答してメモリ１２からのデータ
出力を制御し、演算回路１４に与えて、該回路に
よりプログラム・ナンバーPBとの間で所定の演
算を実行し、対応するキーコードＫを発生させ、
キーコードレジスタ１３に記憶せしめる。
而して第２図ａに示す従来のキーコード回路は
上述の如く書替え可能なメモリを使用し、複数個
のキーコードを発生することが可能なデータを書
き込んでおき、放送局から送信されて来る特定の
信号であるプログラム・ナンバーを受信すると、
前記データの中から該プログラム・ナンバーに対
応するデータを読出してキーコードを発生する方
式をとつている。
上述の如く書替え可能なメモリを使用し、複数個
のキーコードを発生することが可能なデータを書
き込んでおき、放送局から送信されて来る特定の
信号であるプログラム・ナンバーを受信すると、
前記データの中から該プログラム・ナンバーに対
応するデータを読出してキーコードを発生する方
式をとつている。
このようなキーコード発生方式によると、従来
は上記メモリとして電気的に書替え可能な半導体
メモリを採用して受信システムを構成しており、
システムが大規模となるばかりでなく、半導体メ
モリの記憶内容保持のために無断電源を必要とす
ることになつて、高価となる問題があつた。
は上記メモリとして電気的に書替え可能な半導体
メモリを採用して受信システムを構成しており、
システムが大規模となるばかりでなく、半導体メ
モリの記憶内容保持のために無断電源を必要とす
ることになつて、高価となる問題があつた。
また第２図ｂに示す従来のキーコード回路は前
述のようにメモリが加入者の操作で書替え可能で
あるが、その操作手段としては従来はメカニカ
ル・スイツチを採用しているため、そのスイツチ
設定の種類がプログラム・ナンバーの有効数によ
つて制約され、機密性が低下する。更に加入者の
誤操作が懸念されメカニカル・スイツチを使用し
ても、必らずしもコスト低下を計り得ない問題が
ある。
述のようにメモリが加入者の操作で書替え可能で
あるが、その操作手段としては従来はメカニカ
ル・スイツチを採用しているため、そのスイツチ
設定の種類がプログラム・ナンバーの有効数によ
つて制約され、機密性が低下する。更に加入者の
誤操作が懸念されメカニカル・スイツチを使用し
ても、必らずしもコスト低下を計り得ない問題が
ある。
本発明はかかる従来技術の問題点を改良するた
めになされたもので、デコーダ毎に異なる演算内
容の演算回路に対応してメモリにキーコード・デ
ータを設定し保持させると共に該メモリからのデ
ータを演算回路で処理しキーコードレジスタに記
憶させ、デコード回路からの読取信号に応答して
上記レジスタからキーコードを読出してデコード
回路へ供給するように構成したことを特徴とす
る。
めになされたもので、デコーダ毎に異なる演算内
容の演算回路に対応してメモリにキーコード・デ
ータを設定し保持させると共に該メモリからのデ
ータを演算回路で処理しキーコードレジスタに記
憶させ、デコード回路からの読取信号に応答して
上記レジスタからキーコードを読出してデコード
回路へ供給するように構成したことを特徴とす
る。
以下図面に示す実施例を参照して本発明を説明
すると、第３図において、デコーダ６Ｎに対応し
てキーコード回路１０Ｎはメモリ１６Ｎ、演算回
路１７Ｎ、キーコードレジスタ１８から成る。メ
モリ１６Ｎはデコーダ６Ｎ毎に異なる演算回路１
７Ｎに対応してキーコード・データが設定され、
該データを保持する。
すると、第３図において、デコーダ６Ｎに対応し
てキーコード回路１０Ｎはメモリ１６Ｎ、演算回
路１７Ｎ、キーコードレジスタ１８から成る。メ
モリ１６Ｎはデコーダ６Ｎ毎に異なる演算回路１
７Ｎに対応してキーコード・データが設定され、
該データを保持する。
演算回路１７Ｎはメモリ１６Ｎからのデータに
対し所定の演算処理を施してキーコードレジスタ
１８に出力する。キーコードレジスタ１８は演算
回路１７Ｎからのキーコードを記憶しており、デ
コード回路９からの読取信号に応答してその記憶
されているキーコードをデコード回路９に供給す
る。上記読取信号は従来の如くプログラム・ナン
バーPBを利用することが可能であるが、別途発
生させるようにしてもよい。
対し所定の演算処理を施してキーコードレジスタ
１８に出力する。キーコードレジスタ１８は演算
回路１７Ｎからのキーコードを記憶しており、デ
コード回路９からの読取信号に応答してその記憶
されているキーコードをデコード回路９に供給す
る。上記読取信号は従来の如くプログラム・ナン
バーPBを利用することが可能であるが、別途発
生させるようにしてもよい。
第４図及び第５図は夫々上記メモリ１６１，１
６２、演算回路１７１，１７２及びキーコードレ
ジスタ１８１，１８２の具体的構成例を示す。同
図においてメモリ１６１，１６２及び演算回路１
７１，１７２は理解を容易にするためメカニカ
ル・スイツチM1，M2を使用するように記載して
あるが、これのみに限定されないのは勿論で、半
導体メモリ、パンチカード、磁気カード等読出可
能なものであればよい。またキーコードレジスタ
１５１，１５２は一例として２進４ビツトのレジ
スタを使用している。
６２、演算回路１７１，１７２及びキーコードレ
ジスタ１８１，１８２の具体的構成例を示す。同
図においてメモリ１６１，１６２及び演算回路１
７１，１７２は理解を容易にするためメカニカ
ル・スイツチM1，M2を使用するように記載して
あるが、これのみに限定されないのは勿論で、半
導体メモリ、パンチカード、磁気カード等読出可
能なものであればよい。またキーコードレジスタ
１５１，１５２は一例として２進４ビツトのレジ
スタを使用している。
第４図及び第５図から明らかなように、演算回
路１７１と１７２とはそれぞれ異なる演算処理を
行なうようになつており、従つてこれに対応する
メモリ１６１，１６２も異なつたキーコード・デ
ータを設定し保持される。
路１７１と１７２とはそれぞれ異なる演算処理を
行なうようになつており、従つてこれに対応する
メモリ１６１，１６２も異なつたキーコード・デ
ータを設定し保持される。
即ち、メモリ１６１は対応する演算回路１７１
に従つて、“1011”となるように設定されてい
る。但し実際の運用に際しては機密性の関係から
キーコードも適宜更新されるようにすることが望
ましく、これに応じてメモリ１６１も更新するよ
うにする。
に従つて、“1011”となるように設定されてい
る。但し実際の運用に際しては機密性の関係から
キーコードも適宜更新されるようにすることが望
ましく、これに応じてメモリ１６１も更新するよ
うにする。
デコーダが動作状態にセツトされると、デコー
ド回路９は正規のキーコードを入力されていない
が、受信信号から所定のタイミングで読取信号と
してプログラム・ナンバーPBを発生し、キーコ
ードレジスタ１８１に供給する。このプログラ
ム・ナンバーPBは４ビツトのキーコードレジス
タ１８１のデータ・ロード信号として作用し、こ
れにより該レジスタは演算回路１７１からのキー
コード入力を読取つて記憶する。
ド回路９は正規のキーコードを入力されていない
が、受信信号から所定のタイミングで読取信号と
してプログラム・ナンバーPBを発生し、キーコ
ードレジスタ１８１に供給する。このプログラ
ム・ナンバーPBは４ビツトのキーコードレジス
タ１８１のデータ・ロード信号として作用し、こ
れにより該レジスタは演算回路１７１からのキー
コード入力を読取つて記憶する。
一方、メモリ１６１の記憶内容“1011”は演算
回路１７１で各ビツトの重みが変更され、図から
明らかなように“1101”となつて出力され、上述
の如くプログラム・ナンバーPBによつてキーコ
ードレジスタ１８１が上記キーコード“1101”を
記憶すると共にデコード回路９に供給する。この
コードが正規のキーコードである時、デコード回
路９がデコード出力（解読されたテレビジヨン信
号）を図示していないテレビジヨン受信機へ供給
することは従来方式のものと同様である。
回路１７１で各ビツトの重みが変更され、図から
明らかなように“1101”となつて出力され、上述
の如くプログラム・ナンバーPBによつてキーコ
ードレジスタ１８１が上記キーコード“1101”を
記憶すると共にデコード回路９に供給する。この
コードが正規のキーコードである時、デコード回
路９がデコード出力（解読されたテレビジヨン信
号）を図示していないテレビジヨン受信機へ供給
することは従来方式のものと同様である。
なお、この場合、メモリ１６１の内容が、例え
ばメモリ１６２の内容である“1110”にセツトさ
れたとすると、キーコードレジスタ１８１の出力
は“1011”となつてしまい、正規のキーコードと
一致しないので、デコード回路９はデコード出力
を発生することが不可能となる。
ばメモリ１６２の内容である“1110”にセツトさ
れたとすると、キーコードレジスタ１８１の出力
は“1011”となつてしまい、正規のキーコードと
一致しないので、デコード回路９はデコード出力
を発生することが不可能となる。
また前記実施例ではキーコードとして２進４ビ
ツトのコードを使用するとしたが、これに限定さ
れないのは勿論である。
ツトのコードを使用するとしたが、これに限定さ
れないのは勿論である。
さてエンコーダにおけるキーコードを“1101”
と仮定し、デコーダにおいて、そのデコード回路
に正規のデコード動作を行なわせるためには、キ
ーコード・レジスタの出力がKA＝１、KB＝１、
KC＝０、KD＝１となる必要がある。
と仮定し、デコーダにおいて、そのデコード回路
に正規のデコード動作を行なわせるためには、キ
ーコード・レジスタの出力がKA＝１、KB＝１、
KC＝０、KD＝１となる必要がある。
第４図及び第５図の実施例において、各演算回
路が図示の演算内容を実行するものであれば、各
メモリが図示したメモリ内容となることは明らか
である。例えば、第４図の実施例の場合、演算回
路１７１は下記のような 入力Ａ→出力Ａ 入力Ｄ→出力Ｂ 入力Ｂ→出力Ｃ 入力Ｃ→出力Ｄ 演算を行なう訳で、これをＦ〔Ａ、Ｄ、Ｂ、Ｃ〕
と表示することにする。
路が図示の演算内容を実行するものであれば、各
メモリが図示したメモリ内容となることは明らか
である。例えば、第４図の実施例の場合、演算回
路１７１は下記のような 入力Ａ→出力Ａ 入力Ｄ→出力Ｂ 入力Ｂ→出力Ｃ 入力Ｃ→出力Ｄ 演算を行なう訳で、これをＦ〔Ａ、Ｄ、Ｂ、Ｃ〕
と表示することにする。
しかる時、出力Ａ＝１、出力Ｂ＝１、出力Ｃ＝
０、出力Ｄ＝１を得るためにはメモリ１６１の内
容は、Ａ＝１、Ｂ＝０、Ｃ＝１、Ｄ＝１となり、
これを記号化してＭ〔１、０、１、１〕と表示す
る。キーコードレジスタ１８１の内容もこれと同
様に記号化してＫ〔１、１、０、１〕と表示す
る。従つてこのＫ〔１、１、０、１〕は第４図の
場合は Ｋ〔１、１、０、１〕＝Ｍ〔１、０、１、１〕× Ｆ〔Ａ、Ｄ、Ｂ、Ｃ〕 第５図の場合は Ｋ〔１、１、０、１〕＝Ｍ〔１、１、１、０〕× Ｆ〔Ｂ、Ａ、Ｄ、Ｃ〕 とあらわすことができ、夫々の実施例ではメモリ
内容が異なることがわかる。
０、出力Ｄ＝１を得るためにはメモリ１６１の内
容は、Ａ＝１、Ｂ＝０、Ｃ＝１、Ｄ＝１となり、
これを記号化してＭ〔１、０、１、１〕と表示す
る。キーコードレジスタ１８１の内容もこれと同
様に記号化してＫ〔１、１、０、１〕と表示す
る。従つてこのＫ〔１、１、０、１〕は第４図の
場合は Ｋ〔１、１、０、１〕＝Ｍ〔１、０、１、１〕× Ｆ〔Ａ、Ｄ、Ｂ、Ｃ〕 第５図の場合は Ｋ〔１、１、０、１〕＝Ｍ〔１、１、１、０〕× Ｆ〔Ｂ、Ａ、Ｄ、Ｃ〕 とあらわすことができ、夫々の実施例ではメモリ
内容が異なることがわかる。
上述した表記法により演算回路の４ビツトの他
の演算形式Ｆ〔 〕について検討すると、Ｆ
〔 〕の括弧の中は４要素の順列に従う内容に
なるので、その演算形式の種類も上記順列の数だ
け存在する訳で、４要素Ｆ〔Ａ、Ｂ、Ｃ、Ｄ〕に
対しては 4P4＝４！＝24通りとなる。
の演算形式Ｆ〔 〕について検討すると、Ｆ
〔 〕の括弧の中は４要素の順列に従う内容に
なるので、その演算形式の種類も上記順列の数だ
け存在する訳で、４要素Ｆ〔Ａ、Ｂ、Ｃ、Ｄ〕に
対しては 4P4＝４！＝24通りとなる。
一方、２進数においてはその値が決定される
と、その中に含まれる“１”（あるいは“０”）の
数によつて表現し得る値の種類が決定され、その
数は２項係数による。例えば２進４ビツトである
と下記のようになる。
と、その中に含まれる“１”（あるいは“０”）の
数によつて表現し得る値の種類が決定され、その
数は２項係数による。例えば２進４ビツトである
と下記のようになる。
１の数 表現し得る数の種類
０ 4C0＝４！／０！４！＝１
１ 4C1＝４
２ 4C2＝６
３ 4C3＝４
４ 4C4＝１
計 16
従つて必要とするキーコードの値によつて実質
的に異なる値（内容）を有するメモリの数は24種
類ではなく定まることになる。このような実際用
上キーコードとしてはビツト数の多いコードを採
用することが好ましく、因みに16ビツト構成の場
合は下記のようになる。
的に異なる値（内容）を有するメモリの数は24種
類ではなく定まることになる。このような実際用
上キーコードとしてはビツト数の多いコードを採
用することが好ましく、因みに16ビツト構成の場
合は下記のようになる。
演算回路の種類＝ 16P16＝16！＝
20912789888000 １の数 表現し得る数の種類 ０ 16C0＝１ １ 16 ２ 120 ３ 560 ４ 1820 ５ 4368 ６ 8008 ７ 11440 ８ 12870 ９ 11440 10 8008 11 4368 12 1820 13 560 14 120 15 16 16 １ かくしてキーコードとして“１”を６〜10個含
む２進数コードを使用すれば、メモリの内容とし
ては10000種類前後を設定することができ、実用
上充分である。
20912789888000 １の数 表現し得る数の種類 ０ 16C0＝１ １ 16 ２ 120 ３ 560 ４ 1820 ５ 4368 ６ 8008 ７ 11440 ８ 12870 ９ 11440 10 8008 11 4368 12 1820 13 560 14 120 15 16 16 １ かくしてキーコードとして“１”を６〜10個含
む２進数コードを使用すれば、メモリの内容とし
ては10000種類前後を設定することができ、実用
上充分である。
またその場合、キーコードの総数も
（8008＋11440）×２＋12870＝51766
で、充分な種類が得られる。勿論、場合によつて
はもつと少ないビツト構成のキーコード設定も可
能なことがあり得る。
はもつと少ないビツト構成のキーコード設定も可
能なことがあり得る。
以上説明した所から明らかなように本発明によ
れば、受信側において送信側に一致するキーコー
ド発生方式として機密性高く安価でかつ確実な方
式を提供することができ、実用上の効果顕著であ
る。
れば、受信側において送信側に一致するキーコー
ド発生方式として機密性高く安価でかつ確実な方
式を提供することができ、実用上の効果顕著であ
る。
第１図は無線式有料テレビジヨン・システムの
基本的構成を示すブロツク図、第２図ａ及びｂは
夫々従来のキーコード発生方式を示すブロツク
図、第３図は本発明の一実施例を示すブロツク
図、第４図及び第５図は夫々本発明におけるメモ
リ及び演算回路の具体的構成例を示す略線図であ
る。 ６Ｎ……デコーダ、１０Ｎ……キーコード回
路、１６Ｎ……メモリ、１７Ｎ……演算回路、１
８Ｎ……キーコードレジスタ。
基本的構成を示すブロツク図、第２図ａ及びｂは
夫々従来のキーコード発生方式を示すブロツク
図、第３図は本発明の一実施例を示すブロツク
図、第４図及び第５図は夫々本発明におけるメモ
リ及び演算回路の具体的構成例を示す略線図であ
る。 ６Ｎ……デコーダ、１０Ｎ……キーコード回
路、１６Ｎ……メモリ、１７Ｎ……演算回路、１
８Ｎ……キーコードレジスタ。
Claims (1)
- １ 送信側のエンコーダによりキーコードを使用
して暗号化されたテレビジヨン信号を受信側のデ
コーダにより上記キーコードに一致したキーコー
ドを用いて解読するようにした有料テレビジヨ
ン・システムにおいて、各デコーダ毎に異なる演
算内容の演算回路を設け、該演算回路に対応して
設けられたメモリにキーコード・データを設定し
保持させると共に該メモリからのデータを上記演
算回路で処理してキーコード・レジスタに記憶さ
せ、デコード回路からの読取信号に応答して上記
キーコード・レジスタよりキーコードを読出して
上記デコード回路へ供給するように構成したこと
を特徴とするキーコード発生方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56047893A JPS57162895A (en) | 1981-03-31 | 1981-03-31 | Key code generating system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56047893A JPS57162895A (en) | 1981-03-31 | 1981-03-31 | Key code generating system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57162895A JPS57162895A (en) | 1982-10-06 |
| JPS6259960B2 true JPS6259960B2 (ja) | 1987-12-14 |
Family
ID=12788078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56047893A Granted JPS57162895A (en) | 1981-03-31 | 1981-03-31 | Key code generating system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57162895A (ja) |
-
1981
- 1981-03-31 JP JP56047893A patent/JPS57162895A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57162895A (en) | 1982-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4706272A (en) | Paging communication system | |
| JPH0242840A (ja) | 機密データ伝送方法 | |
| JPH05336103A (ja) | 暗号システムおよび通信システム | |
| MY112811A (en) | Transmitting and receiving apparatus. | |
| JPS63976B2 (ja) | ||
| MY112024A (en) | Method and apparatus for encoding and decoding information in a digital communication system | |
| US6373951B1 (en) | Synchronization technique and method and apparatus for transmitting and receiving coded signals | |
| JPS586345B2 (ja) | フクゴウカソウチ | |
| JPH0681136B2 (ja) | デ−タ変換器 | |
| JP3070072B2 (ja) | データ伝送方法 | |
| JPS5997173A (ja) | 暗号復号装置 | |
| JP3327305B2 (ja) | 符号化情報通信方法 | |
| JPS6115429A (ja) | 無線選択呼出通信方式 | |
| JP2605080B2 (ja) | 無線制御方式 | |
| JPS6228901B2 (ja) | ||
| JP2604640B2 (ja) | データ伝送方法及びデータ伝送装置 | |
| SU467349A1 (ru) | Устройство дл дистанционной обработки данных | |
| KR960011219B1 (ko) | 팩시밀리의 화상처리 장치 및 방법 | |
| JP2790755B2 (ja) | ファクシミリ装置 | |
| JP3078962B2 (ja) | 電文圧縮・暗号化方法 | |
| JPS5930366A (ja) | 画像符号化装置 | |
| EP0300824A2 (en) | Cryptographic communication | |
| JPS5848545A (ja) | 音声秘話送受システム | |
| JPS62114392A (ja) | 暗号器 | |
| JPS62237483A (ja) | 情報の暗号化及び解読方法 |