JPH0681136B2 - デ−タ変換器 - Google Patents
デ−タ変換器Info
- Publication number
- JPH0681136B2 JPH0681136B2 JP59277366A JP27736684A JPH0681136B2 JP H0681136 B2 JPH0681136 B2 JP H0681136B2 JP 59277366 A JP59277366 A JP 59277366A JP 27736684 A JP27736684 A JP 27736684A JP H0681136 B2 JPH0681136 B2 JP H0681136B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- packet
- storage means
- digit
- latest
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はデータ通信においてデータを誤りや改ざんから
保護するためのデータ変換器に関する。
保護するためのデータ変換器に関する。
（従来技術とその問題点） パケットデータ通信では、受信側でパケットに誤りが検
出された場合には、該パケットを捨てて再送要求を出す
方式が多い。この場合誤り検出符号が用いられる。とこ
ろで暗号化が用いられている場合には、符号化の前に誤
り検出符号化を行えば、第３者によるデータの改ざんか
らデータを守れることが従来から知られている。
出された場合には、該パケットを捨てて再送要求を出す
方式が多い。この場合誤り検出符号が用いられる。とこ
ろで暗号化が用いられている場合には、符号化の前に誤
り検出符号化を行えば、第３者によるデータの改ざんか
らデータを守れることが従来から知られている。
しかし、暗号と組み合わせても誤り検出符号化は暗号が
ない場合に比較して簡単にならない。
ない場合に比較して簡単にならない。
（発明の目的） 本発明の目的は、上記欠点を取り除いたデータ変換器を
提供することにある。
提供することにある。
（発明の構成） 本発明によれば、入力データの最新のＮ個を記憶する第
１の記憶手段と、変換手段出力の最新のＭ個を記憶する
第２の記憶手段と、前記第１及び第２の記憶手段の記憶
内容に依存して前記入力データを変換する変換手段とか
ら構成されることを特徴とするデータ変換器が得られ
る。
１の記憶手段と、変換手段出力の最新のＭ個を記憶する
第２の記憶手段と、前記第１及び第２の記憶手段の記憶
内容に依存して前記入力データを変換する変換手段とか
ら構成されることを特徴とするデータ変換器が得られ
る。
また本発明によれば、パケット用データの一部に冗長な
ディジット系列を付加して出力するディジット系列付加
手段と、前記ディジット系列付加手段の出力のうち最新
のＮ個を記憶する第１の記憶手段と、変換手段出力の最
新のＭ個を記憶する第２の記憶手段と、前記第１及び第
２の記憶手段の記憶内容に存在して前記ディジット系付
加手段の出力ディジットを変換する変換手段とから構成
されることを特徴とするデーター変換器が得られる。
ディジット系列を付加して出力するディジット系列付加
手段と、前記ディジット系列付加手段の出力のうち最新
のＮ個を記憶する第１の記憶手段と、変換手段出力の最
新のＭ個を記憶する第２の記憶手段と、前記第１及び第
２の記憶手段の記憶内容に存在して前記ディジット系付
加手段の出力ディジットを変換する変換手段とから構成
されることを特徴とするデーター変換器が得られる。
さらに本発明によれば、パケットの一部に冗長なディジ
ット系列が付加されたパケットデータに対し、該パケッ
トデータの各ディジットが該ディジットの直前のＮディ
ジット及び変換器のディジットのＭディジットに依存し
て変換されて発生されたデータが入力データとして供給
されるデータ変換器であって、前記入力データの最新の
Ｍ個を記憶する手段と、変換手段出力の最新のＮ個を記
憶する手段と、前記第１及び第２の記録手段の記憶内容
に依存して前記入力データを変換する変換手段と、前記
符号変換手段出力のなかに前記冗長なディジット系列が
存在するか否かとを検出する手段とから構成されること
を特徴とするデータ変換器が得られる。
ット系列が付加されたパケットデータに対し、該パケッ
トデータの各ディジットが該ディジットの直前のＮディ
ジット及び変換器のディジットのＭディジットに依存し
て変換されて発生されたデータが入力データとして供給
されるデータ変換器であって、前記入力データの最新の
Ｍ個を記憶する手段と、変換手段出力の最新のＮ個を記
憶する手段と、前記第１及び第２の記録手段の記憶内容
に依存して前記入力データを変換する変換手段と、前記
符号変換手段出力のなかに前記冗長なディジット系列が
存在するか否かとを検出する手段とから構成されること
を特徴とするデータ変換器が得られる。
（本発明の作用・原理） 第２図は本発明の作用・原理を示すための図である。図
において送信側では情報源201から発したパケットは、
パターン付加回路202により最後に特定パターンを付加
され、暗号器203により暗号化されて送出される。
において送信側では情報源201から発したパケットは、
パターン付加回路202により最後に特定パターンを付加
され、暗号器203により暗号化されて送出される。
受信側では送信側から送られたパケットが復合器204で
複合化され、パターン検出回路205でパケットの最後に
前記パターンが付加されているか否かを判定し、もし付
加されていれば誤りや改ざんがなく、異なるパターンに
変化していれば誤りや改ざんありと判定し、受信目的20
6にパケットを送る。ここで暗号器203及び複合器204が
伝送路上にビット誤りが生じた場合、そのパケットの最
後まで誤りが伝搬する形の暗号器、複合器であれば、伝
送中の誤りあるいは第３者により改ざんの影響がパケッ
トの最後の特定パターンにおよび、特定パターンが変化
する。従って誤りあるいは改ざんを検出できる。誤りを
伝搬する形の暗号器、複合器の例は実施例で示す。
複合化され、パターン検出回路205でパケットの最後に
前記パターンが付加されているか否かを判定し、もし付
加されていれば誤りや改ざんがなく、異なるパターンに
変化していれば誤りや改ざんありと判定し、受信目的20
6にパケットを送る。ここで暗号器203及び複合器204が
伝送路上にビット誤りが生じた場合、そのパケットの最
後まで誤りが伝搬する形の暗号器、複合器であれば、伝
送中の誤りあるいは第３者により改ざんの影響がパケッ
トの最後の特定パターンにおよび、特定パターンが変化
する。従って誤りあるいは改ざんを検出できる。誤りを
伝搬する形の暗号器、複合器の例は実施例で示す。
（実施例） 第１図は本発明の第１の実施例を示すブロック図であ
る。説明をわかり易くするためにデータは全てバイナリ
表現されているものとする。図においてシフトレジスタ
101は入力のＮビットを格納し、シフトレジスタ102は本
実施例の出力のＭビットを格納する。ここでＮ、Ｍは前
もって定められた正整数である。符号変換器103はシフ
トレジスタ101と102の中味のデータを符号変換し、これ
を排他的論理和素子104は入力ビットと排他的論理和を
とって出力ビットとして出力する。
る。説明をわかり易くするためにデータは全てバイナリ
表現されているものとする。図においてシフトレジスタ
101は入力のＮビットを格納し、シフトレジスタ102は本
実施例の出力のＭビットを格納する。ここでＮ、Ｍは前
もって定められた正整数である。符号変換器103はシフ
トレジスタ101と102の中味のデータを符号変換し、これ
を排他的論理和素子104は入力ビットと排他的論理和を
とって出力ビットとして出力する。
本実施例を送信側に用い、受信側ではＭとＮを交換した
本実施例を用いる。このとき送信側と受信側でシフトレ
ジスタの初期状態が一致していて、パケット伝送中に誤
りや改ざんが起こらなければ、シフトレジスタの中味が
送受信側で一致しているので符号変換器の出力が一致
し、データは元に復元される。また伝送中に誤りや改ざ
んが生じると、その影響がシフトレジスタ102にフィー
ドバックされるので誤り伝搬が生じる。そこでパケット
の最後に特定パターンが付加されていると、受信側で該
特定パターンが変化するので誤りや改ざんを検出でき
る。改ざんを検出するためには符号変換の方法を秘密に
しておく。符号変換器103は市販の暗号器あるいはRAMや
ROMのメモリで構成することができる。本実施例では、
入力パケットに冗長性がないと誤りや改ざんを検出でき
ない。これを改良したのが次の実施例である。
本実施例を用いる。このとき送信側と受信側でシフトレ
ジスタの初期状態が一致していて、パケット伝送中に誤
りや改ざんが起こらなければ、シフトレジスタの中味が
送受信側で一致しているので符号変換器の出力が一致
し、データは元に復元される。また伝送中に誤りや改ざ
んが生じると、その影響がシフトレジスタ102にフィー
ドバックされるので誤り伝搬が生じる。そこでパケット
の最後に特定パターンが付加されていると、受信側で該
特定パターンが変化するので誤りや改ざんを検出でき
る。改ざんを検出するためには符号変換の方法を秘密に
しておく。符号変換器103は市販の暗号器あるいはRAMや
ROMのメモリで構成することができる。本実施例では、
入力パケットに冗長性がないと誤りや改ざんを検出でき
ない。これを改良したのが次の実施例である。
第３図は本発明の第２の実施例を示すためのブロック図
である。本実施例は送信側に設置する。まずパケット入
力開始時にパケット開始パルスがセレクタ309と310に与
えられ、該セレクタは各々シフトレジスタ301と302の初
期値をレジスタ306と307から選んで該シフトレジスタ30
1と302に送る。パケットが入力されると、パターン付加
回路305は最後に特定パターンを付加する。該パターー
ン付加回路はビット毎に出力するものとする。特定パタ
ーンはあらかじめ定めておいたパターンならば何でもよ
い。セレクタ309と310は各々パターン回路305の出力と
排他的論理和素子304の出力を選択する。符号変換器303
はシフトレジスタ301と302の内容を符号変換し、この符
号変換されたビットはパターン付加回路305の出力と排
他的論理和をとられて送信機308から送出される。パタ
ーン付加回路305はメモリで構成できる。即ち、特定パ
ターンを前もって書き込んでおき、パケットを書き込ん
だ後全体を読み出せばよい。
である。本実施例は送信側に設置する。まずパケット入
力開始時にパケット開始パルスがセレクタ309と310に与
えられ、該セレクタは各々シフトレジスタ301と302の初
期値をレジスタ306と307から選んで該シフトレジスタ30
1と302に送る。パケットが入力されると、パターン付加
回路305は最後に特定パターンを付加する。該パターー
ン付加回路はビット毎に出力するものとする。特定パタ
ーンはあらかじめ定めておいたパターンならば何でもよ
い。セレクタ309と310は各々パターン回路305の出力と
排他的論理和素子304の出力を選択する。符号変換器303
はシフトレジスタ301と302の内容を符号変換し、この符
号変換されたビットはパターン付加回路305の出力と排
他的論理和をとられて送信機308から送出される。パタ
ーン付加回路305はメモリで構成できる。即ち、特定パ
ターンを前もって書き込んでおき、パケットを書き込ん
だ後全体を読み出せばよい。
第４図は本発明の第３の実施例を示すためのブロック図
で、第３図に対する受信側となっている。受信機405が
パケットを受信するとパケット開始パルスをセレクタ40
9と410に出し、該セレクタは各々シフトレジスタ401と4
02の初期値としてレジスタ406と407の内容を選んで該シ
フトレジスタに送る。この後前記セレクタ409と410は各
々受信パケットと後期排他的論理和素子404の出力を選
択する。符号変換回路403は前記シフトレジスタ401、40
2の内容を符号変換し、この符号変換されたビットは受
信器405からのビットと排他的論理和をとられ、パター
ン検出回路408に送られる。該パターン検出回路408は、
パケットの最後が前記の特定パターンになっているか否
かを判定し、判定結果をパケットと共に出力する。
で、第３図に対する受信側となっている。受信機405が
パケットを受信するとパケット開始パルスをセレクタ40
9と410に出し、該セレクタは各々シフトレジスタ401と4
02の初期値としてレジスタ406と407の内容を選んで該シ
フトレジスタに送る。この後前記セレクタ409と410は各
々受信パケットと後期排他的論理和素子404の出力を選
択する。符号変換回路403は前記シフトレジスタ401、40
2の内容を符号変換し、この符号変換されたビットは受
信器405からのビットと排他的論理和をとられ、パター
ン検出回路408に送られる。該パターン検出回路408は、
パケットの最後が前記の特定パターンになっているか否
かを判定し、判定結果をパケットと共に出力する。
第２、第３の実施例を用いれば、パケットに冗長性がな
くても誤りや改ざんを検出できる。
くても誤りや改ざんを検出できる。
（発明の効果） 以上詳細に説明したように、本発明を用いれば送信側で
特定パターンを付加し、受信側で該特定パターンを検出
するのみで誤り及び改ざんが検出でき、データ通信にお
いてその効果は極めて大きい。
特定パターンを付加し、受信側で該特定パターンを検出
するのみで誤り及び改ざんが検出でき、データ通信にお
いてその効果は極めて大きい。
第１図は本発明の第１の実施例を示すブロック図、第２
図は本発明の動作原理を示すためのブロック図、第３図
は本発明の第２の実施例を示すためのブロック図、第４
図は本発明の第３の実施例を示すためのブロック図であ
る。 図において、101、102、301、302、401、402はシフトレ
ジスタ、103、303、403は符号変換器、104、304、404は
排他的論理和、201は情報源、202、305はパターン付加
回路、203は暗号器、204は復号器、205、408はパターン
検出回路、206は受信目的、306、307、406、407はレジ
スタ、308は送信器、309、310、409、410、はセレク
タ、405は受信器を各々示す。
図は本発明の動作原理を示すためのブロック図、第３図
は本発明の第２の実施例を示すためのブロック図、第４
図は本発明の第３の実施例を示すためのブロック図であ
る。 図において、101、102、301、302、401、402はシフトレ
ジスタ、103、303、403は符号変換器、104、304、404は
排他的論理和、201は情報源、202、305はパターン付加
回路、203は暗号器、204は復号器、205、408はパターン
検出回路、206は受信目的、306、307、406、407はレジ
スタ、308は送信器、309、310、409、410、はセレク
タ、405は受信器を各々示す。
Claims (1)
- 【請求項１】パケット用データの一部に冗長データを付
加し暗号化して出力する送信器と、前記送信器からのデ
ータを復合化して前記冗長データの有無を検出する受信
器とからなるデータ変換器において、 前記送信器は、パケット用データの一部に冗長なディジ
ット系列を付加して出力するディジタル系列付加手段
と、前記ディジット系列計付加手段の出力のうち最新の
Ｎ個を記憶する第１の記憶手段と、暗号データの最新の
Ｍ個の出力を記憶する第２の記憶手段と、前記第１及び
第２の記憶手段の記憶内容に依存して前記ディジット系
列付加手段の出力ディジットを変換し前記暗号データを
出力する第１の変換手段とを備え、 前記受信器は、復号データの最新のＮ個を記憶する第３
の記憶手段と、入力データの最新のＭ個を記憶する第４
の記憶手段と、前記第３及び第４の記憶手段の記憶内容
に依存して前記入力データを変換し前記復号データを出
力する第２の変換手段と、前記第２の変換手段の出力の
なかに前記送信器で付加された冗長なディジット系列が
存在するか否かを検出する手段とを備えることを特徴と
するデータ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59277366A JPH0681136B2 (ja) | 1984-12-27 | 1984-12-27 | デ−タ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59277366A JPH0681136B2 (ja) | 1984-12-27 | 1984-12-27 | デ−タ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61154331A JPS61154331A (ja) | 1986-07-14 |
| JPH0681136B2 true JPH0681136B2 (ja) | 1994-10-12 |
Family
ID=17582522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59277366A Expired - Lifetime JPH0681136B2 (ja) | 1984-12-27 | 1984-12-27 | デ−タ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0681136B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012141554A (ja) * | 2011-01-06 | 2012-07-26 | Nec Corp | 接頭一致保存型の暗号化装置及び復号装置並びにそれらの方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2661085B2 (ja) * | 1987-12-28 | 1997-10-08 | 三菱電機株式会社 | 暗号化装置 |
| JPH04149753A (ja) * | 1990-10-15 | 1992-05-22 | Seiko Epson Corp | 情報処理装置 |
| WO2003013054A1 (en) | 2001-07-17 | 2003-02-13 | Sharp Kabushiki Kaisha | Apparatus and method for generating data for detecting false alteration of encrypted data during processing |
| JP2012039180A (ja) * | 2010-08-03 | 2012-02-23 | Kddi Corp | ストリーム暗号の暗号器、ストリーム暗号の復号器、ストリーム暗号の暗号方法、ストリーム暗号の復号方法およびプログラム |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58218252A (ja) * | 1982-06-11 | 1983-12-19 | Oki Electric Ind Co Ltd | 暗号化方式 |
-
1984
- 1984-12-27 JP JP59277366A patent/JPH0681136B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012141554A (ja) * | 2011-01-06 | 2012-07-26 | Nec Corp | 接頭一致保存型の暗号化装置及び復号装置並びにそれらの方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61154331A (ja) | 1986-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4389636A (en) | Encoding/decoding syncronization technique | |
| US3646518A (en) | Feedback error control system | |
| PL182896B1 (pl) | Sposób deszyfrowania retransmitowanych danych w szyfrowanym systemie telekomunikacyjnym | |
| US20020018561A1 (en) | Data encryption and decryption using error correction methodologies | |
| US4244051A (en) | Data communication method and apparatus therefor | |
| EP0221558B1 (en) | Data converter | |
| JPH0681136B2 (ja) | デ−タ変換器 | |
| US3412380A (en) | Two-character, single error-correcting system compatible with telegraph transmission | |
| RU2150785C1 (ru) | Адаптивная система передачи и приема дискретной информации | |
| JPH0738626B2 (ja) | ワード同期検出回路 | |
| KR100209314B1 (ko) | 동기식 스트림 암호의 동기방법 및 그 장치 | |
| JPH04360438A (ja) | データ伝送方法 | |
| JP2555582B2 (ja) | Ｃｍｉ符号誤り検出回路 | |
| JP2845159B2 (ja) | ４値変復調方式を用いた通信方法及び通信装置 | |
| JPS62109446A (ja) | デ−タ変換器 | |
| SU788406A1 (ru) | Устройство приема дискретной информации с решающей обратной св зью | |
| KR19980063014A (ko) | 동기식 스트림 암호의 동기방법 및 그 장치 | |
| JPS60248044A (ja) | デ−タ伝送方法 | |
| JPS63224432A (ja) | 同期信号伝送方式 | |
| KR19990016296A (ko) | 동기식 스트림 암호의 동기방법 및 그 장치 | |
| JPH0443452B2 (ja) | ||
| JPH07245630A (ja) | 高速データ伝送方式 | |
| JP2600575B2 (ja) | 変復調装置 | |
| JPH05130078A (ja) | デイジタル伝送方式におけるビツトずれ検出方法 | |
| JPH052478A (ja) | プログラム保護システム |