JPS6260001A - デジタルプロセス調節計 - Google Patents
デジタルプロセス調節計Info
- Publication number
- JPS6260001A JPS6260001A JP20082085A JP20082085A JPS6260001A JP S6260001 A JPS6260001 A JP S6260001A JP 20082085 A JP20082085 A JP 20082085A JP 20082085 A JP20082085 A JP 20082085A JP S6260001 A JPS6260001 A JP S6260001A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- process controller
- rom
- digital process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Feedback Control In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
この発明は、デジタルプロセス調節計、特にメモリに特
徴を有するデジタルプロセス調節計に関する。
徴を有するデジタルプロセス調節計に関する。
（ｌ従来の技術
マイクロコンピュータを用いたデジタル式〇プロセス調
節計としては、第２図に示すようにマイクロプロセッサ
１と、実行用プログラム格納メモリととしてのＲＯＭ２
と、作業領域用メモリとしてのＲＡＭ３と、プロセスフ
ロー制御プログラム、制御定数、サンプリングレート等
のダウンロードデータを格納保持するＣ−ＭＯＳ−ＲＡ
Ｍ７とがシステムバス６で結合されて構成されている。
節計としては、第２図に示すようにマイクロプロセッサ
１と、実行用プログラム格納メモリととしてのＲＯＭ２
と、作業領域用メモリとしてのＲＡＭ３と、プロセスフ
ロー制御プログラム、制御定数、サンプリングレート等
のダウンロードデータを格納保持するＣ−ＭＯＳ−ＲＡ
Ｍ７とがシステムバス６で結合されて構成されている。
このＣ−ＭＯＳ−ＲＡＭ７は、電源がオフすると格納デ
ータが消失するので、さらにバッテリバックアップ制御
回路８を設け、この回路により動作電圧ＶＣＣの低下を
検出し、もし所定値以下になるとバッテリ９に電源を切
替えて、格納データの消失を防止するようになっている
。
ータが消失するので、さらにバッテリバックアップ制御
回路８を設け、この回路により動作電圧ＶＣＣの低下を
検出し、もし所定値以下になるとバッテリ９に電源を切
替えて、格納データの消失を防止するようになっている
。
（ハ）発明が解決しようとする問題点
上記従来のプロセス調節計は、Ｃ−ＭＯＳ−ＲＡＭの電
源断時におけるデータ消失を防止するために、バッテリ
バックアップ制御回路とバッテリを備えている。しかし
ながら、電源断時の過渡状態によっては、バッテリバッ
クアップ制御回路やメモリ制御回路の誤動作が生じて、
格納データを消失し、あるいは書替えるという問題があ
った。
源断時におけるデータ消失を防止するために、バッテリ
バックアップ制御回路とバッテリを備えている。しかし
ながら、電源断時の過渡状態によっては、バッテリバッ
クアップ制御回路やメモリ制御回路の誤動作が生じて、
格納データを消失し、あるいは書替えるという問題があ
った。
Ｃ−ＭＯＳメモリは、消費電力が非常に少ないので一般
に多用されるが、プロセス調節計では、連続して長期間
安定して動作する必要があり、電源断時や投入時に保持
データが消失する、あるいは書替えられるのは好ましく
ない。
に多用されるが、プロセス調節計では、連続して長期間
安定して動作する必要があり、電源断時や投入時に保持
データが消失する、あるいは書替えられるのは好ましく
ない。
この発明は、上記に迄み、電源断時にもデータ消失の生
じないデジタルプロセス調節計を提供することを目的と
している。
じないデジタルプロセス調節計を提供することを目的と
している。
（ニ）問題点を解決するための手段及び作用この発明の
デジタルプロセス調節計は、マイクロプロセッサと、実
行用プログラム格納メモリと、作業領域用メモリと、プ
ロセス制御プログラム、制御定数等のダウンロード格納
用メモリとを備えるものにおいて、前記ダウンロード格
納用メモリとして、電気的に消去・書替可能なプログラ
マブルＲＯＭを用いている。
デジタルプロセス調節計は、マイクロプロセッサと、実
行用プログラム格納メモリと、作業領域用メモリと、プ
ロセス制御プログラム、制御定数等のダウンロード格納
用メモリとを備えるものにおいて、前記ダウンロード格
納用メモリとして、電気的に消去・書替可能なプログラ
マブルＲＯＭを用いている。
このデジタルプロセス調節計では、ダウンロード格納用
メモリとして電気的に消去・書替可能なプログラマブル
ＲＯＭ、つまりＥＥ−Ｐ−ＲＯＭ（Ｅｌｅｃｔｒｉｃａ
ｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍａ
ｂｌｅ ＲＯＭ）を用いるので、データの読出し時は通
常のＲＯＭと同様に働き、書込み時は通常のＲＡＭと同
様に動作するので、電源断が生じても、データの消失や
書替えが生じることはない。
メモリとして電気的に消去・書替可能なプログラマブル
ＲＯＭ、つまりＥＥ−Ｐ−ＲＯＭ（Ｅｌｅｃｔｒｉｃａ
ｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍａ
ｂｌｅ ＲＯＭ）を用いるので、データの読出し時は通
常のＲＯＭと同様に働き、書込み時は通常のＲＡＭと同
様に動作するので、電源断が生じても、データの消失や
書替えが生じることはない。
（ホ）実施例
以下、実施例により、この発明をさらに詳細に説明する
。
。
第１図は、この発明の一実施例を示すデジタルプロセス
調節計のブロック図である。このデジタルプロセス調節
計も、第２図に示した従来のプロセス調節計と同様に、
マイクロプロセッサ１と、実行用プログラム格納メモリ
２と、作業領域用メモリ３とを備えており、この燕麦わ
りはない。しかし、ダウンロード格納用メモリとしてＥ
Ｅ−Ｐ・ＲＯＭ４が設けられ、この点に特徴を有する。
調節計のブロック図である。このデジタルプロセス調節
計も、第２図に示した従来のプロセス調節計と同様に、
マイクロプロセッサ１と、実行用プログラム格納メモリ
２と、作業領域用メモリ３とを備えており、この燕麦わ
りはない。しかし、ダウンロード格納用メモリとしてＥ
Ｅ−Ｐ・ＲＯＭ４が設けられ、この点に特徴を有する。
上記各構成ブロックは、いずれもシステムバス６により
、互いに結合されている。
、互いに結合されている。
ＥＥ −Ｐ −ＲＯＭ４は、システムバス６からの指令
信号により、メモリの消去／書込制御回路５によって制
御されるようになっている。
信号により、メモリの消去／書込制御回路５によって制
御されるようになっている。
このデジタルプロセス調節計では、実行プログラム格納
メモリ２に格納されるプログラムにより基本的なシステ
ム動作を実行し、ＥＥ −Ｐ −ＲＯＭ４に記憶される
アプリケーションプログラムにより、調節制御動作が行
われる。
メモリ２に格納されるプログラムにより基本的なシステ
ム動作を実行し、ＥＥ −Ｐ −ＲＯＭ４に記憶される
アプリケーションプログラムにより、調節制御動作が行
われる。
図示しない中央制御室からの上位コンピュータから、通
信回線、バス６を介してプロセスフロー制御プログラム
、制御定数等のダウンロードが発生すると、マイクロプ
ロセッサ１が所定の通信規約に基づきデータを受理して
、作業領域用メモリ３に一時格納した後、あるいは直接
にＥＥ−Ｐ・ＲＯＭ４に格納される。このダウンロード
格納用メモリであるＥＥ −Ｐ −ＲＯＭ４へのデータ
の格納は、システムバス６からの書込みデータと書込み
指令により、メモリ消去／書込制御回路５でソフトウェ
アでもって制御しながら行われる。
信回線、バス６を介してプロセスフロー制御プログラム
、制御定数等のダウンロードが発生すると、マイクロプ
ロセッサ１が所定の通信規約に基づきデータを受理して
、作業領域用メモリ３に一時格納した後、あるいは直接
にＥＥ−Ｐ・ＲＯＭ４に格納される。このダウンロード
格納用メモリであるＥＥ −Ｐ −ＲＯＭ４へのデータ
の格納は、システムバス６からの書込みデータと書込み
指令により、メモリ消去／書込制御回路５でソフトウェ
アでもって制御しながら行われる。
ＥＥ −Ｐ −ＲＯＭの消去あるいは書込みには、制御
信号の特別なシーケンスと高レベル（１０〜２０■）で
１０〜７０ｍ５のパルス幅のプログラミングパルスを必
要とするので、電源の人切り時の過渡状態及び外部ノイ
ズでは何の影響も出す、誤動作も発生しない。それゆえ
、データの消失・誤書換等の不都合は生じない。上記Ｅ
Ｅ−Ｐ−ＲＯＭ４としては、具体的には例えばＸ Ｉ
ＣＯＲ社製のＸＬ−２８１６Ａや、沖電気工業社製のＭ
Ａ３２８１６Ａが使用される。これらの集積回路は、内
部にメモリ消去／書込制御回路や書込みシーケンス、プ
ログラムパルス発生回路等、必要な回路を内蔵しており
、さらに電源投入・断時の消去／書込保護回路も保有し
ている。
信号の特別なシーケンスと高レベル（１０〜２０■）で
１０〜７０ｍ５のパルス幅のプログラミングパルスを必
要とするので、電源の人切り時の過渡状態及び外部ノイ
ズでは何の影響も出す、誤動作も発生しない。それゆえ
、データの消失・誤書換等の不都合は生じない。上記Ｅ
Ｅ−Ｐ−ＲＯＭ４としては、具体的には例えばＸ Ｉ
ＣＯＲ社製のＸＬ−２８１６Ａや、沖電気工業社製のＭ
Ａ３２８１６Ａが使用される。これらの集積回路は、内
部にメモリ消去／書込制御回路や書込みシーケンス、プ
ログラムパルス発生回路等、必要な回路を内蔵しており
、さらに電源投入・断時の消去／書込保護回路も保有し
ている。
（へ）発明の効果
この発明によれば、ダウンロード格納用メモリとして、
従来のようにＣ−ＭＯＳ−ＲＡＭを用いずに、ＥＥ −
Ｐ −ＲＯＭを採用しているので、ハソテリバックアッ
プの必要性により生じていた格納データの消失が皆無と
なり、従って調節計の信頼性が高くなる。
従来のようにＣ−ＭＯＳ−ＲＡＭを用いずに、ＥＥ −
Ｐ −ＲＯＭを採用しているので、ハソテリバックアッ
プの必要性により生じていた格納データの消失が皆無と
なり、従って調節計の信頼性が高くなる。
また、ＥＥ−Ｐ−ＲＯＭは、読出し時は通常のＲＯＭと
して、書き込み時は通常のＲＡＭとじてそれぞれ動作す
るので、一般のＲＯＭ／ＲＡＭと置替えて使用できる。
して、書き込み時は通常のＲＡＭとじてそれぞれ動作す
るので、一般のＲＯＭ／ＲＡＭと置替えて使用できる。
従って、ダウンロードデータの電源投入・断時の消失、
誤書込み等の発生がないので、安価で高信頼性のデジタ
ル式のプロセス調節計が得られる。
誤書込み等の発生がないので、安価で高信頼性のデジタ
ル式のプロセス調節計が得られる。
第１図は、この発明の一実施例を示すデジタルプロセス
調節計のブロック図、第２図は、従来のプロセス調節計
のブロック図である。 ■＝マイクロプロセッサ、 ２；実行用プログラム格納メモリ、 ３：作業領域用メモリ、４：ＥＥ−Ｐ−ＲＯＭ。 ５：メモリの消去／書込制御回路、 ６：システムハ゛ス。 特許出願人 株式会社島津製作所代理人
弁理士 中 村 茂 信第１図
調節計のブロック図、第２図は、従来のプロセス調節計
のブロック図である。 ■＝マイクロプロセッサ、 ２；実行用プログラム格納メモリ、 ３：作業領域用メモリ、４：ＥＥ−Ｐ−ＲＯＭ。 ５：メモリの消去／書込制御回路、 ６：システムハ゛ス。 特許出願人 株式会社島津製作所代理人
弁理士 中 村 茂 信第１図
Claims (1)
- （１）マイクロプロセッサと、実行用プログラム格納メ
モリと、作業領域用メモリと、プロセス制御プログラム
、制御定数等のダウンロード格納用メモリとを備えるデ
ジタルプロセス調節計において、 前記ダウンロード格納用メモリとして、電気的に消去・
書替可能なプログラマブルＲＯＭ（ＥＥ・Ｐ・ＲＯＭ）
を用いたことを特徴とするデジタルプロセス調節計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20082085A JPS6260001A (ja) | 1985-09-10 | 1985-09-10 | デジタルプロセス調節計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20082085A JPS6260001A (ja) | 1985-09-10 | 1985-09-10 | デジタルプロセス調節計 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6260001A true JPS6260001A (ja) | 1987-03-16 |
Family
ID=16430744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20082085A Pending JPS6260001A (ja) | 1985-09-10 | 1985-09-10 | デジタルプロセス調節計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6260001A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5630139A (en) * | 1994-02-10 | 1997-05-13 | Nec Corporation | Program download type information processor |
-
1985
- 1985-09-10 JP JP20082085A patent/JPS6260001A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5630139A (en) * | 1994-02-10 | 1997-05-13 | Nec Corporation | Program download type information processor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100248757B1 (ko) | 손상된 롬 바이오스 복구 방법 | |
| KR100280637B1 (ko) | 고정된플래시롬의데이터갱신이가능한컴퓨터시스템및그제어방법 | |
| EP1008928A4 (en) | DISC UNIT AND COMPUTER | |
| US5933595A (en) | Computer apparatus having electrically rewritable nonvolatile memory, and nonvolatile semiconductor memory | |
| EP0173967B1 (en) | Microprogram load unit | |
| US5564032A (en) | Control apparatus for controlling memory unit capable of selecting an electrically erasable non-volatile memory and loading information stored therein | |
| JPH04269356A (ja) | エンジン制御装置における修正値保持方法 | |
| JPH0728563A (ja) | マイクロプロセッサシステムを自動的に初期化する方法及びその関連システム | |
| JPS623516B2 (ja) | ||
| JPH02214156A (ja) | 不揮発性半導体装置 | |
| EP0382853B1 (en) | Programmable controller | |
| JPS6339013A (ja) | 電子計算機 | |
| JPH08305561A (ja) | ファームウエアダウンロード方法とその装置 | |
| JPH03158184A (ja) | 制御プログラムによつて動作するミシン | |
| JP3046328B2 (ja) | パチンコゲーム機の制御装置 | |
| CN1304157C (zh) | 一种保护存储在焊接控制器的存储器中的数据的方法 | |
| JPH03100848A (ja) | Ｅ↑２ｐｒｏｍによるメモリーのバックアップ装置 | |
| JPH10283172A (ja) | フラッシュｒｏｍデータ書き換え方式 | |
| JPH09204366A (ja) | バックアップ装置 | |
| JPH04276838A (ja) | メモリ内蔵ｃｐｕ装置 | |
| JPH0520050A (ja) | 情報記憶装置 | |
| JPH11143782A (ja) | 情報処理装置における不揮発性メモリの書き換え装置および方法 | |
| JPS62123757A (ja) | 不揮発性メモリ内蔵１チツプマイクロコンピユ−タ | |
| JPH0638219B2 (ja) | メモリバツクアツプ給電される処理装置 | |
| JP2539094B2 (ja) | 情報カ―ド |