JPS6260259A - 非対称サイリスタ及びその製法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、交互に反対の導電形の少なくとも牛つの領域
を有する円板状半導体から成る非対称サイリスタであっ
て、両者の外側の高ｎドーピング又はｐ−ドーピングさ
れておりかっｎ導電性ペース領域が内側のｐ層に境界を
接する低ドーピングされたｎ一層と、外側の一層に境界
を接する高ドーズされたｎ層とから成る形式のもの並び
にこのような形式のサイリスタの製法に関する。

従来の技術 ”　Ｐｒｏｃ、　２９　ｔｈ　ＩＥＥＥ　Ｅｌｅｃｔｒ
ｏｎｉｃ　Ｃｏｍｐ。

Ｃｏｎｆ、、ＮｅｗＹｏｒｋ、ＩＱ７Ｑ　、ｐ層５〜７
９”から、その逆方向での阻止能力が順方向での阻止能
力に比較すると比較的に小さい非対称サイリスタが公知
である。このような公知の非対称サイリスタは第１図に
原理的に示されている。

非対称サイリスタは、普通のサイリスタと同様にｐｎｐ
ｎ構造から成り、この場合には両外側にある帯域１及び
壬はエミッタ帯域と、かつ両内側にある２及び３はペー
ス帯域と称される。ｐ＋エミッタ帯域１に、内側に向か
ってｎペース帯域２が引続きかつ該ｎペース帯域にｐ導
電形阻止ベース帯域３が引続き、該領域３は外側に向か
ってｎ層−エミッタ領域に境界を接し、かつ詳細には図
示されていないが、部分的にｎ＋エミッタ領域手の表面
に導びかれている。

ｐ層−エミッタ領域１とｎペース領域２との間にはｐｎ
接合Ｊ１が、ｎペース領域２とｐ制御ベース領域３との
間にはｐｎ接合Ｊ２が、かつｐ制御４−ス領域３とｎ＋
エミッタ領域牛との間にはｐｎ接合Ｊ、、が存在する。

耐エミッタ領域１は、リード線のだめの接続端子を備え
た支持板５上に合金もしくはろう付けされている。ｎ＋
エミッタ帯帯域上その表面上に金属接点層７及びすＦ”
−線のだめの接続端子８を備えている。ｐ制御イース３
は、その露出表面上に、詳細には図示されていないが、
接点層及び制御端子を有する。ｎペース帯域２は流動性
電位にある。

普通のサイリスタと区別するために、非対称サイリスタ
においては、ｎペース帯域２は２つの層、すなわち制御
４−ス帯域３に境界を接する低ｎｐ−ピングされたｎ一
層２ａと、耐エミッタ帯域１に境界を接する高Ｐ−ピン
グされた０層２ｂとから構成されている。ｐｎ接合Ｊ、
によって惹起される逆方向阻止能力は、ｎペース層２ｂ
の比較的高いＰ−ピングに基づき比較的低い、例えば約
１００Ｖである。それに対して、ｐｎ−接合Ｊ２によっ
て惹起される順方向阻止能力は、ｎ−ペース層２ａの低
いＰ−ピング及び比較的大きな厚さに基づき高い、例え
ば約１３００■である。

できるだけ大きな最大許容順方向阻止電圧ＵＤＲＭを達
成することが所望される。このことは、電界強度プロフ
ィールＥ（Ｘ）の下で面積を太きくすべきことを意味し
、その際最大電界強度は、ア・々ランシエ降伏が生じる
臨界電界強度よりも小さいべきである。この理由から、
公知の装置は、例えば“ＩＥＥＥ　ＴＲＡＮＳＡＣＴＩ
ＯＮＳ　ＯＮ　ＥＬＥＣＴＲＯＮＤＶＩＣＥＳ　、　ｖ
ｏｌ、　ＥＤ２３　、Ａ８　、　Ａｕｇｕｓｔ　　１９
７６　、ｐ８２３〜８２５．第１図：　ＧＥＣＪｏｕｒ
ｎａｌ　ｏｆ　５ｃｉｅｎｃｅ　＆　Ｔｅｃｈｎｏｌｏ
ｇｙ　、　ｖｏｌ　、　　４６　　、Ａ２　．１　９８
０　　、ＤＥＳＩＧＮ　　ＡＮＤＰＥＲＦＯＲＭＡＮＣ
Ｅ　ＯＦ　　ＡＮ　　ＡＳＹＭＭＥＴＲＩＣＡＬ　ＴＨ
ＹＲＩＳＴＯＲ。

Ｆｉｇｕｒ　２　’″に記載されているように、ベース
帯域２内に“箱形”電界強度プロフィールを有する。

この場合、電界強度Ｅ（Ｘ）はｎ−帯域２ａに沿ってほ
ぼ水平に又は僅かに傾斜して延びる。しかしながら、ｎ
帯域２ｂ内でＥ（×）はｎｎ−接合Ｊｈｌで比較的急激
にほとんどゼロに低下する、従って空間電荷帯域は極く
僅かにｎ帯域２ｂ内に侵入するにすぎない、このことは
順方向阻止能力に有利に作用する。記載の電界経過は、
ｎ−帯域２ａにおける低いドーピング濃度及びｎ帯域２
ｂに対するｎ−帯域２ａのＰ−ピング濃度の比較的急激
な上昇によって達成される。

ところで、このような公知の非対称サイリスタにおいて
は、貫通相から阻止相への転流、及必 びなお転流ターンオフ時間内での正の電圧の引続いての
再印加の際に電圧上昇率ｄｖ　／　ｄｔが高ければその
機能性において劣化されるという問題が生じる。すなわ
ち、その阻止電圧ＵＲＲＭは、転流毎に一層低下し、か
つその上最後には完全に破壊されることがある、このこ
とはこのようなサイリスタの実地の適用のために著しい
欠点である。

発明が解決しようとする問題点 本発明の課題は、転流ターンオフ時間を機能劣化又はま
してや破壊を起すことなく短縮することができ、従って
転流後に正の電圧によって再スイッチングの際に小さく
なる阻止電圧の前記欠点を示さない非対称サイリスタ及
びその製法を提供することであった。

問題点を解決するだめの手段 前記課題は、交互に反対の導電形の少なくとも４つ帯域
を有する円板状半導体から成る非対称サイリスタであっ
て、外側の両帯域が高ｎドーピング又は高ｎドーピング
され、かっｎ導電形ベース帯域が内側のｐ層に境界を接
した低ｌ？−ピングされたｎ一層と、外側のｐ層に境界
を接した高Ｐ−ピングされたｎ層とから成っている形式
のものにおいて、本発明により、ダイナミック動作時に
転流及び繰返し順方向阻止電圧でその接合での電界強度
が、サイリスタの機能劣化をもたらす臨界電界強度より
も小さい程度に、ｎｎ−接合（Ｊｈｌ　）でのＰ−ピン
グ経過が平坦でありかつ静止阻止状態における順方向で
のｎｎ−接合（Ｊｈ＋　）での電界強度が小さいことに
より解決される。

前記目的は特に、ｎ一層（２ａ）内の電界強度Ｅ（Ｘ）
が順方向電圧が印加されると、ｐｎ−接合（Ａ２）で最
大値Ｅ２及びｎｎ−接合（Ｊｈ１）テ最小値Ｅｈｌを有
するほぼ線状の過程を有する有限の発散（ｄＥ／ｄｘ）
を示すように、ｎ一層（２ａ）の厚さ及びＰ−ピンク濃
度が規定されておシ、その際該素子のために特定された
順方向電圧において最大値Ｅ２が約１，５・１ｏ５■／
ｃｍでありかつ最低値が０．１Ｅ２〜０．４Ｅ２、有利
には０．２Ｅ２〜０．３Ｅ２の範囲内にあることにより
達成される。

この場合には、０層２ｂ内のドーピング濃度がｎｎ−接
合−１ｈ＋からアノード側のｐｎ接合（Ｊ１）の方向で
少なくとも５０μｍの区間に沿ってほぼ指数関係でその
最大値に上昇するのが有利である。

作用 本発明は、先に行われた転流後の再点弧の際のサイリス
タの損傷及び場合によっては破壊は、以下に詳細に説明
するが、０層２ｂとｎ一層２ａの間に位置するｎｎ−接
合−１ｈ＋での局所的電界強度の過上昇によって誘発さ
れるという意想外の認識から出発する。

この場合には、ｎｎ−接合で発生する局所的電界強度の
最大値は、転流ターンオフ時間の経過前に順方向電圧の
印加による点弧後に発生する劣化及び破壊の原因である
と見なされる。ｐｎ接合Ｊ３の局所的貫通極性化により
生じる（第１図参照）点弧通路Ｚ内で、このｐｎ接合を
介して注入される電子の濃度は、ｎ一層２ａ内のｒナー
濃度が過補償され、ひいては得られる空間電荷が負にな
る程の高さになることができる。その際、点弧チャンネ
ルＺ内の電界強度は、第２図に曲線１１によって示され
ているように、ｐｎ−接合Ｊ２からｎｎ−接合Ｊｈｌに
向かって上昇しかつそこで最大値に達する。

点弧チャンネルＺ内の電流線の濃度及びｎｎ−接合Ｊｈ
ｌでの高い電界強度は、損失電圧の集中及び空間的に狭
く制限された領域の熱的過負荷をもたらす。それと結び
付いた電荷担体対の熱的発生により、十分な高さの温度
では、熱的暴走が起り、該暴走は局所的溶融箇所又は更
には溶融チャンネルを形成せしめ、それにより該素子は
局所的に損傷を受けるか又は分解される。

点弧チャンネルＺ内の電界強度最大値が１．５・１０５
ｖ／ｃｍよりも高い場合には、衝突電離により、それに
より高められた電流密度が熱的暴走を開始させる程多数
の電荷担体対が形成されることがある。

比較的急峻なｎｎ−接合−１ｈ＋を有する非対称サイリ
スタの場合には、分解は特にｎｎ−接合Ｊｈｌとｐｎ接
合Ｊ１の間の領域内で生じることが判明した。説明のた
めに、電荷担体の強度の発生を開始するや否や、電界強
度の最大値はｎｎ−接合Ｊｈ＋かつ０層２ｂに移行する
と見なされる。このための理由としては、ｎｎ−接合Ｊ
旧で発生し、ｐ制御ペース帯域３に向かって移動する正
孔は負の空間電荷を減少させ、一方ｎｎ−接合Ｊｈｌで
発生し、０層２ｂに流入する電子は負の空間電荷を増大
させると見なされる。従って、ｐｎ接合Ｊ１に向かって
上昇するドナープロフィールと電子濃度との交点は０層
２ｂ内にシフトされる。

しかしながら、この交点は電界強度最大値の位置を生じ
る。

実施例 次に図示の実施例につき本発明の詳細な説明する。

既述のとおり、非対称サイリスタを作動させる際の臨界
相は、貫流負荷及び引続いての転流後に、素子の転流タ
ーンオフ時間が経過する前に、素子の電圧が急速に上昇
する際に開始する。

その際、非対称サイリスタの点弧が行われる、それとい
うのもｐ制御ペース帯域３は先に行われた順方向負荷か
らなお蓄積された電荷担体を含有するからである。この
際に、電圧上昇中にｐ制御４−ス帯域３からｎエミッタ
帯域手の下でｐｎ接合Ｊ６に対して平行にエミッターベ
ース短絡に向かって流出する正孔が制御電圧として作用
する。この制御電流は、なお蓄積された電荷担体量が大
きい程に一層大きくなる。

点弧は大抵は局所的に低ドーピング位置、例えばエミッ
ターベース短絡が行われないか又は技術的欠陥に基づき
不足している領域内で行われる。このような低ドーピン
グ位置では、ｐｎ接合Ｊ３は局所的に貫通方向に制御さ
れる、従って該領域は電子をｐ制御ベース帯域３に注入
する（第１図）。注入された電子はｐ制御ベース帯域３
及びｎ一層２ａを経てｐ＋エミッタ帯域１に向かう方向
に流れる。この際、ｐｎ接合Ｊ２の空間電荷帯域が貫通
される。局所的注入のために、電子Ｅ１は例えば直径１
００μｍの狭い点弧チャンネルＺ内を流れ、かつマイク
ロ秒のオーダの時間帯に、点弧チャンネルＺ内の電流は
主として電子によって導びかれ、一方ｐｎ接合Ｊ１を介
して注入された正孔Ｌ６はなおほとんど電流には寄与し
ない。この電子流の優勢な時間帯には、該素子を流れる
電流はなお比較的に小さい、すなわちＩＡのオーダであ
る。それに対して、点弧チャンネルＺ内の電流密度は１
００Ａ／ｃｍ２のオーダの高い値を取ることができる。

当該時間帯中の素子の電圧は、電圧上昇速度が１０００
■／μＳのオーダの通常の高い値を有する限り、回路に
よって特定される、順方向阻止電圧の最高値の近くに位
置することができる。

点弧チャンネルＺ内で、電子はその限界速度ｖ１〜１０
７ｃｍ／　Ｓに達する。従って、電子流密度ｊｎは電子
濃度ｎに比例する。電子流密度ｊｎの高さが十分であれ
ば、すなわちｐｎ接合Ｊ５の局所的貫通極性の強度が十
分であれば、電子濃度ｎはｎ一層２ａのＰ−ピングＮＤ
Ｇよりも大きくなる。

従って、点弧チャンネル層内のｎ一層２ａの空間電荷は
その符号を変更する、ひいてはまた電界の発散もその符
号を変更する。このことは、第２図によって曲線１０及
び１１によって示されているように、電解の最大値がｐ
ｎ−接合Ｊ２からｎｎ　　’ｆｌ：　合Ｊｈｌに向かっ
てシフトされたことを表わす。

曲線１０は、当該時点で印加された順方向阻止電圧ＵＤ
に関して点弧チャンネルの外部に電解強度Ｅ（Ｘ）の曲
線を描く。曲線１０は実際に同じｕＤに関する電解強度
Ｅ（×）の静止経過曲線に一致する。

第５図に示された、非対称サイリスタのＰ−ピング経過
を基礎としている。

曲線１１は、曲線１０におけると同じ瞬間値ｕＤに関す
る点弧チャンネルに沿った電解強度Ｅ（Ｘ）の経過を示
す。ｎ一層２ａの点弧チャンネルによって貫通された部
分は、比較的高い電子濃度によっていわばドーピングさ
れている。電界発散は上記の包囲ドーピングによって、
ｐｎ−接合Ｊ２での電解強度がなお１０４■／ｃｍであ
るにすぎない程更に負に移行する。このために、電子が
その限界速度ｖ１で流れるような電界強度で十分である
。左側に向かう曲線１１の上昇はｎｎ−接合Ｊｈｌで終
る。それというのも０層２ｂ内で左側に向かって上昇す
るドナー濃度は即座に点弧チャンネル内の電子濃度を越
えるからである。従って、０層２ｂ内において、主とし
てドナー濃度によって規定される、点弧チャンネル内の
正の空間電荷が存在する、従って電解強度Ｅ（Ｘ）はｎ
ｎ−接合Ｊ旧から左側に向かって降下する。

ｎ層内の平坦なげ一ピング勾配のために、Ｅ（Ｘ）曲線
の左側の脚点け０層２ｂ内のｎｎ−接合Ｊｈｌから更に
下に位置する。曲線１１によって表わされたＥ（Ｘ）経
過は、一方の平坦なｎｐ−接合のＥ（Ｘ）経過に類似す
る。曲線１１の下の面積は、曲線１０の下の面積と同様
に、ここで仮定した順方向電圧ｕＤ−１０００■に等し
い。平坦なｎｎ−接合Ｊｈｌは、第２図の曲線１１によ
れば、点弧チャンネル層内の電界強度の、幅の広い、但
し比較的低い最大値を生じる。それにより、点弧チャン
ネル層内の熱的過負荷及び衝撃電離が阻止される。

第３図において、曲線１０′は１３００Ｖの順方向阻止
電圧のために構成された非対称サイリスタのｎ一層２ａ
内の電解強度Ｅ（Ｘ）の経過を示す。

ｎ一層２ａのＰ−ピングＮＤＧはドナー数８・１０１３
／ｃｍ３（比抵抗６００ｍに相当）である。ｎ一層２ａ
の厚さＷｎ−は１００μｍである。ｎ一層２ａのドーピ
ングＮＤＧ及び厚さＷｎ−は、該素子のために特定され
た最高順方向阻止電圧ｕＤｍａｘにおいて、ｐｎ−接合
Ｊ２での電解強度の最大値Ｅ２が１．５・ｌＯ５■／ｃ
ｍでありかつｎｎ−接合Ｊ旧での電解強度の値Ｅｈｌが
約Ｅ２／４であるように選択されている。順方向阻止電
圧ｕＩ）ｍａｘ並びに電界強度値Ｅ２及びＥｈｌの前提
条件により、ｎ一層２ａの厚さＷｎ−及びドーピング濃
度”ＤＧは、制御ベース帯域３及び０層２ｂ（阻止層）
を製造する際に形成されかつｐｎ−接合Ｊ２及びｎｎ−
接合Ｊｈｌでの電界の経過に影響する両者のに一ピング
プロフィールの経過が公知である限り、明らかに特定さ
れる。

第４図は、第３図のＥ（×）曲線の基礎とした、上記の
Ｐ−ピンクプロフィールを示す。ドナープロフィールは
ドナー基礎ドーピング”ＤＧ及びそれに重なる指数プロ
フィールＰＤから成り、後者はｎｎ−接合Ｊｈｌでドナ
ー基礎ドーピングと同じ値を有しかつｐｎ接合Ｊ１の方
向に長さ５０μｍの区間に沿って１０　　ｃｍ　　に上
昇する。得られるドナープロフィールｐ／はｎ一層２ａ
と０層２ｂとの間に鋭利な境界を形成しないが、但し接
合−１ｈ＋の位置は、生じるドナー濃度が２”ＤＧに等
しいという条件により、明らかに規定される。

所属の指数的アクセプタゾロフイールＰＡは、ｐｎ接合
Ｊ２の値ＮＤｏから９層３の内部に長さ５０μｍの区間
に沿って１０　　ｃｍ　　に上昇する。第３図に示され
ているように、平坦なドナープロフィールＰＤ及びｎ一
層２ａの低いドーピング”ＤＣ及び厚さＷｎは、空間電
荷が順方向電圧の印加の際に０層２ｂ内に深く侵入する
ことをもたらす。

このことは明確に以下のように理解することができる。

ｎ一層２ａ内に存在するドナーは、印加された電圧に相
当する領域を構成するだめに必要である強度の正の空間
電荷を提供するためには不十分である。不足した正の空
間電荷は、空間電荷が、０層２ｂ内に拡張されることに
より人手される。平坦々ドーピング勾配によねドーピン
グ濃度は徐々に上昇するために、ｎｎ−接合−Ｉｈ＋に
境界を接する幅広い領域は空間電荷帯域内に引込まれる
。

しかしながら、順方向静電圧の印加の際に空間電荷帯域
が０層２ｂ内に深く侵入することは好ましくない、それ
というのも耐エミッタ帯域ｌ、ベース帯域２の層２ａ及
び２ｂ並びにｐ制御帯域３から成る部分トランジスタの
電流増幅係数αｐ＋ｎｐが高められ、ひいては順方向阻
止特性の劣化をもたらすからである。しかしながら、最
大の静的な順方向阻止電圧ｕＩ）ｍａｘ並電界強度値Ｅ
２及びＥｈｌを前取って加えることによるｎ一層２ａの
ドーピング”ＤＧ及び厚さＷ７１〜の前記固定は、第４
図に基づく平坦なドナープロフィールＰＤにもかかわら
ず空間電荷帯域が極く僅かに０層２ｂ内に侵入するにす
ぎないことを保証する。

このことは第３図の曲線１０′で表わされ電界強度曲線
によって示されている。その場合には、曲線１０’の左
側の脚点によって特徴付けられた、０層２ｂ内への空間
電荷帯域の侵入深さは、約１０　ｔｔｍであるにすぎな
い。

第４図に示された、ＮＤＣ＝　８　・１０１３ｃｍ−３
に関するドナー及びアクセプタゾロフィールは、第５図
に示された正味のドーピングＩＮ、−ＮＡｌを生じる。

ＮＤはドナー濃度、喉はアクセプタ濃度を表わす。この
場合、０層２ｂ内でアクセプタゾロフィールの経過はｐ
工ζツタ帯域ｌが考慮されている。層２ｂ内では、第４
図の近似値的指数関係（ＮＤｏ＝８−１０１３ｃｒｎ−
３に関する）及びｐエミッタ帯域１のアクセプタプロフ
ィールの補正曲線から正味ドーピングプロフィールが生
じ、該プロフィールはｎｎ−接合Ｊｈｌがら５３μｍの
距離に７・１０１５ｃｒｎ−３最大値を達成しかつｎｎ
−接合Ｊｈｌから６０μｍの距離でｐｎ接合Ｊ２に向か
って急激に低下する。

この正味ドーピングプロフィールの例は、所望の平坦な
ｎｎ−接合−１ｈ＋を生じる。それというのも、０層２
ｂ内の正味ドーピング濃度は、ｎ一層２ａに対する境界
からアノード側のｐｎ接合Ｊ１に向かう方向で少なくと
も５０μｍの区間に沿って実質的に指数関係でその最大
値に上昇する。

この場合、最大値は公知の規則によれば、２・１０１５
〜４・１０　α　である。平坦々ｎｎ−接合−１ｈ＋を
形成する正味Ｐ−ピングプロフィールは、場合によりま
たエピタキシー及びイオン注入と組合せだ、拡散法によ
り達成することができる。

非対称サイリスタの実際の設計においては、約１５・１
０５■／ｃｍの電界強度の前記最大値Ｅ２は実質的に上
回ることができないことが判明した。この値においては
、電荷担体乗算値はなお最高阻止層温度で好ましくない
高い順方向流が流れない程小さい。最小値Ｅ２としての
より大きな値は、電荷担体乗算値が急速に増大するため
に耐エミッタ帯域１、ｎベース帯域の層２ａ及び２ｂ並
びにｐ制御Ｒ−ス帯域３から成る部分トランジスタの電
流増幅係数αｐ＋ｎｐの電流依存性と結び付き許容され
ない程高い順方向阻止電流を生じる。

実施例　　　　　・ 以下に、若干の実施例につき本発明による非対称サイリ
スタの製法を詳細に説明する。

例２ ｎ＋ｐｎ　ｎｐ＋帯域順序を有する非対称サイリスタ（
ＡＳＣＲ）の製造；この場合には、ｎ導電形層２　ｂ’
はエピタキシーによって製造する（第６図）出発物質と
しては、ゾーン精製され、例えば直径６０朋の燐ドーピ
ングにより低ドーピングされたｎ導電形シリコーン結晶
を利用し、この際には燐ドーピングは中性子照射により
行う。

燐Ｐ−ピンクの濃度は、素子の所望の阻止能力に相応し
て設定する。ここに記載の、最大阻止電圧ＵＤＲＭ＝２
０００■を有する非対称サイリスタの実施例では、出発
結晶の比抵抗はρ＝　１１０Ω需±２０９６に選択する
。

シリコーン加工、ソーイング、ラッピング及び片面側の
研磨により、出発結晶を厚さ２８０μｍの基板ウェハ２
　ａ／に加工する（第６ａ図参照）。この低目導電形基
板の研磨された側に、厚さ４５〜５５μｍのエピタキ／
一層２ｂ’を析出させる。その際、約１．３・１０１７
原子／ｃｍ３の燐ドーピングが行われ、この値はρ＝０
．０７５Ωｍ±１０％の比抵抗に相当する（第６ｂ図参
照）。

最初の酸化工程、例えば流動する湿った酸素中で７時間
の酸化工程、引続いてのｎ−帯域２　ａ／の表面上の酸
化物層の片面側のエッチングにより、第６Ｃ図による片
面側が酸化されたシリコーンウニ・・が得られる。この
工程後に、比較的高濃度で燐ドーピングされた帯域２ｂ
’は酸化物層２０により、その後の高温処理工程での拡
散による燐損失から保護される。同時に、ｎ−帯域２　
ａ／の酸化物層でマスクされていない表面に好捷しくな
い燐ドーピングが析出する事態が阻止される。酸化物層
２０の厚さは１〜２μｍでろりかつプロセス過程にとっ
ては重要でない。

次の工程で、片面側が酸化されたシリコーンウェハにア
ンゾル拡散（ＡｍｐＨｅｎｄｉｆｆｕｓｉｏｎ　）を用
いて公知技術（片側が閉鎖された石英管内で石英スベー
ザを用いてシリコーンウェハを積重ね、約２０■が合金
されたガリウムを有する立方体状シリコンを加え、約２
３０ミリノ々−ルの圧力でアルゴンから成る保護ガス充
填で閉鎖する）でガリウムＰ−一ングを施す。このガリ
ウム拡散は、１２５５℃の温度で３５ｈに亘って実施す
る。これは第６ｄ図に図示されているように、シリコン
ウェハの帯域順序において３つの変化を惹起する。シリ
コンウェハのマスクされていない側、すなわちサイリス
タの後でのカソード側に、侵入深さ６０μｍ１ガリウム
表面濃度１・１０１８〜６・１０１８原子／ｃｍ３、及
び表面で測定した層抵抗Ｒ５＃　２０Ω／口を有するｐ
導電形帯域３′が形成される。酸化ケイ素はドーピング
物質のガリウムに対してマスク作用を有していないので
、同時にサイリスタの後でのアノード側にｎ導電形帯域
２ｂ’の一部分のドーピングにより同様に、ｎ導電形帯
域２ｂ’と共にｐｎ接合Ｊ１を形成することのできるｐ
導電形帯域１１が形成される。このｐｎ接合Ｊ１はガリ
ウム拡散工程後に約２５〜３０μｍの深さに位置する。

ｎ導電形ヘース帯域２ｂ’の層抵抗は、このＰ−ビング
工程後には７０〜ｌ○○Ω／口であるべきである。この
パラメータの制御測定は、シリコンの段階的剥離及びそ
れから調製した試験ウエノ・での４点ゾンデ測定により
行うことができる。ｎ導電形帯域２ｂ’は、低Ｐ−ピン
グされたｎ″′帯域２　ａ／内への拡散により、エピタ
キシー製造に基づき形成されるｎｎ−接合Ｊｈｌでの急
峻々濃度勾配を喪失する。この工程後に、ｎｎ−接合−
１ｈ＋は、アノード側のｐ導電形帯域１′の表面から測
定して、約８０μｍの深さに位置する。

また、第６ｄ図による帯域順序を有するシリコンウェハ
は、第２酸化工程により、例えば湿った流動酸素内で１
１５０℃で７時間処理して、ｐ導電形帯域３′の表面に
酸化物層２１を施す。

この酸化物層２１に、公知の光リングラフイー法により
窓２２をエッチングし、該窓を通して別の高温工程で、
例えば１２６０℃で４〜８時間典型的燐拡散を実施しか
つ約５・１０２１燐原子／ｅ’ｍ３で、ｎ＋エミッタ層
４′を形成させる。得られた帯域順序は第６ｅ図に略示
されている。

窓２２の幾何学的構成に関しては、サイリスタ技術で公
知の設計法則が該当し、例えば低いターンオン損率を実
現するためには分枝した主エミツタを有する増幅ゲート
を選択しかつ高い臨界型上昇率ｄｖ　／　ｄｔを達成す
るためにはエミッタ短絡を設けることができる。

第３酸化工程、例えば湿った流動酸素中で１１５０℃で
２時間処理することにより、窓２２を酸化ケイ素層で再
び閉鎖しかつ引続きアノード側の酸化物層２０を完全に
除去する（第６ｆ図参照）。その後、１２５５℃で１〜
３時間硼素拡散を実施することにより、ｐ＋エミッタ層
１′内のアクセプタ濃度をＮ５−約１０２０原子／副３
に上昇させる。それにより、第６ｇ図に図示された帯域
が形成される。

＋　　　・ ｎ　工ζツタ層４′を得るための燐拡散及びｐ＋エミッ
タ層１′を得るための硼素拡散の前記時間及び温度はも
っばら、それでもって製造工程を有効に実施することが
できる模範的値であるにすぎない。燐拡散のだめの１〜
ピング物質源としては、例えばＰＯＣｌ３又はＰＢｒ３
をかつ硼素拡散のためには例えば窒化硼素ウェハ又はＢ
Ｂｒ３を使十 用することができる、従ってｎ　導電形又はｐ＋導電形
帯域をＰ−ピングするための標準法を適用することがで
きる。この実施例では、個々の場合の継続時間は、最後
の高温度工程、すなわち硼素拡散の終結後に、第９図に
示された不純物プロフィールが存在するように選択する
。

カッーＰ側の酸化物層２１の完全な除去後に、公知方法
で帯域２　ａＬ及び２ｂ’内の注入された電荷担体の寿
命を、例えばシリコン結晶内で再結合中心として作用す
る金原子を拡散することに低下させる。金原子の導入は
、高真空内でのシリコンウニ・・の蒸着によるか又は酸
性金塩溶液から化学的に析出させることによシ行うこと
ができる。ここに記載の実施例では、金の典型的な導入
温度は、約８３０〜８４０℃である。処理時間は１時間
である。

それに引続き、公知方法でサイリスタのシリコンウェハ
にゲート及びカン−１２接続端子のだめの金属接点９及
び７を設け、かつ第６ｈ図に示されているように、合金
法により厚さ約３０μｍのシリコン層１１を用いてモリ
ブデンウェハ５と結合させる。

例えば砂噴射、半割シャーレ内での炭化ケイ素での研磨
又はダイヤモンｒ工具を用いた研削により、短絡及び不
純化された結晶領域を除去するだめのシリコンウェハの
縁部の加工は、第６１図に示されているように、平坦な
研磨面と急勾配の研磨面が生じるように実施する。急勾
配の研磨角度は、典型的には４０〜６００であり、平坦
な研磨角度は典型的には３〜５０である。その後の処理
工程、すなわち硝酸、フッ化水素酸及び酢酸から成る混
合物中での縁部のエッチング、シリコンゴムでの縁部の
被覆、圧着によるリード線の取付は及び密閉されるケー
シング内への封入は、サイリスタ技術で常用の方法と同
じである。

第９図の用語説明： ｎ＋ｐｎ−ｎｐ＋−Ａ　Ｓ　ＣＲ中の濃度ゾｏフィール
シリコンウェハの厚さ：３３０μｍ ｎ＋エミッタ４の厚さ１１５〜３０μｍ、典型的には２
０μｍ 制御Ｒ−ス帯域３の厚さ７５０〜７０μｍ１典型的には
６０μｍ 低ｎドーピングされた領域２ａの厚さ１１４０〜１７０
μｍ１典型的には１６０μｍｎドーピング領域２ａの厚
さ’　５５〜７５　μｍ。

典型的には６０μｍ ｎ＋ドーピングエミッタ帯域１の厚さ一２５〜３５μｍ
１典型的には３ａμｍ 制御ベース帯域δ内の最大正味アクセプタ濃度：ＮＡｍ
８ｘ＝９・１０１６〜３・１０１７原子／ｃｍ３帯域２
ｂ内の最大Ｐナー濃度”Ｄｍａｘ　−’・ｌ○　〜１・
１０　原子／ｃｍ３直径 ６０朋を有するシリコンウェハを用いた実施例は、直径
５６玉を有する支持板で阻止電圧能力２０００Ｖで、駆
動、例えばけん引で必要とされるような、大電力サイリ
スタ構成する。

例２ ｎ＋ｐｎ”−ｎｐ＋帯域順序を有する非対称サイリスタ
（ＡＳＣＲ）の製造；この際にはｎ導電形帯域２ｂ“は
燐原子のイオン注入により製造する。

出発物質としては、ゾーン精製され、例えば直径７６．
２　ｍｘの燐ドーピングにより低ドーピングされたｎ導
電形シリコン結晶を利用し、この際には燐ドーピングは
中性子照射により行う。

ここに記載の、最大阻止電圧ＬＩＤＲＭ　＝　１３００
■を有する非対称サイリスタの実施例では、ρ＝６０ｒ
Ｌｃｒｎ±２０％の出発結晶の比抵抗を選択する。

ソーイング及びラッピングにより、出発結晶を厚さ２５
０±５μｍの７リコンウエハ２ａ“に加工する（第７ａ
図参照）。シリコンウェハの表面、すなわちサイリスタ
の後でのアノーＰ側に、第７ｂ図に基づき約１５０にの
加速電圧でイオン注入に約３・］−０１５燐原子／α３
を施す。イオン注入は帯域２ｂ“のＰ−ピング濃度を調
整するための再現可能な均一な方法として特に好適であ
る。

最初の酸化工程（例えば流動する湿った酸素内で１１５
０℃で７時間実施）及び引続いての拡散導入（１２５５
℃で８０時間実施）により、第７Ｃ図に示すように、ｎ
−導電形帯域２ａ“及びｎ導電形帯域２ｂ“から成るシ
リコンウェハを得る。該ｎｎ−接合Ｊｈｌは、ｎ導電形
帯域２ｂ“の表面から測定して、約６０μｍの深さに位
置すべきである。脱酸化物した試験ウニ・・で測定した
、ｎ導電形帯域２ｂ“の層抵抗は、はぼＲ５−８Ωんで
あるべきである。

次の工程で、シリコンウェハの片面、評言すればｎ−帯
域２ａ“の表面で酸化物を除去する。このシリコンウェ
ハの状態は、第１実施例で詳説した第６Ｃ図による状態
とほぼ同じである。もちろん、第６Ｃ図のｎ帯域２ｂ’
の燐ドーーングは箱形プロフィールを有しているのに対
し、第７ｄ図のｎ帯域２ｂ“の燐Ｐ−ピングは拡散プロ
フィール、すなわちガウスプロフィールヲ有スるという
相異点がある。

その後の工程、すなわちガリウム拡散、酸化物マスキン
グ、燐拡散、新たな酸化物マスキング及び硼素拡散は、
第１実施例と同じである（第６ｄ図〜第６ｇ図参照）。

プロセス制御において、第９図に示された、ｎ＋エミッ
タ帯域生、制御ベース帯域３、ｒ＋）′’−ピング帯域
２ｂ及びｎ＋ドーピング帯域１の不純物プロフィールを
同様に調整する。低ドーピングされた領域２ａの厚さは
、低い阻止電圧能力に相応して、総計約９０μｍになる
。

この小型のサイリスタでは、その後適当な分割工程が引
続く。レーザ分割又は超音波穿孔を用いた直径７６．２
　ｍｍのシリコンウェハから小さなサイリスタ円板を切
断する。金属ケート及びカソード接続端子を取付けかつ
モリブデン支持板と合金する。縁部加工、不活性化及び
封入は、既に実施例１で説明したと同様に実施する。

例３ ｎ″−ｐｎ　ｎｐ＋帯域順序を有する非対称サイリスタ
（ＡＳＣＲ）の製造；この際には、ｎ導電形帯域２ｂ″
は平面の固体源を用いて燐ドーピングにより形成する。

出発物質としては、ゾーン精製され、例えば直径６０朋
の燐ドーピングにより低ドーピングされたｎ導電形シリ
コン結晶を利用し、この際には燐ｎドーピングは中性子
照射により行う。

ここに記載の、最大阻止電圧ＵＤＲＭ−１３００Ｖを有
する非対称サイリスタの実施例では、ρ−６０Ω副±２
０％の出発結晶の比抵抗を選択する。

ソーイング及びラッピングによシ、出発結晶を厚さ２５
０±５μｍのシリコンウェハ２ａｍに加工する（第８ａ
図参照）。浄化したシリコンウェハに、第１酸化工程（
例えば流動する酸素中１１５０℃で７時間）で酸化物層
を施す。シリコンウェハの一方側からは、完全に酸化物
を除去する（第８ｂ図）。露出した側に、引続いての被
覆工程で燐をＰ−ピングする。この燐Ｐ−ピングの必要
な表面濃度は溶解限度の１０　よりも低いので、好まし
くは常用のＰ−ピング物質源、例えばＰｏＣｌ３又はＰ
Ｂｒ３を利用すべきではない。これらのＰ−ピング源を
用いたドーピングの再現性及び均一性は、サイリスタの
ｎ導電形帯域２ｂ”を製造するためには不十分である。

この実施例で適用される燐Ｐ−ピング法は、次のように
して実施する。シリコンウニハトｔＪ’ロ燐酸ケイ素含
有給源板（５ｉＰ２０７）を交互に石英キルン内に積重
ねる。その際、石英円板とシリコンウェハの間隔は約１
．５朋にする。この装置を石英管を備えだ拡散炉内で弱
い９索流下に８５０〜１０００℃の温度に加熱する、そ
うするとＰ２Ｏ３が石英円板からシリコンウェハ・上に
蒸着しかつ温度及び時間を介して調節可能な燐ドーピン
グが行われる。

この実施例では、シリコンウェハに８５０℃で１時間燐
をＰ−ピングする（第８Ｃ図参照）。

次いで、シリコンウェハをキルンから取出しかつ第２酸
化工程で流動する湿った酸素内で１．１５０″Ｃで７時
間完全に酸化させる。引続き、燐ドーピングを１２５５
℃の温度で６０〜８０時間実施する。この高温処理工程
（その状態は第８ｅ図に示されている）後に、ｎ導電形
帯域２ｂ１′の侵入深さは、ｎ導電形帯域２ｂ″の表面
から測定して約６０μｍである。酸化物を除去した試験
ウニ・・で測定したｎ導電形帯域２ｂ″の層抵抗は、は
ぼＲ５＝＝３Ω／口であるべきである。

次の工程で、シリコンウェハの片面、評言すればｎ−帯
域２ａ”の表面から酸化物を除去する。

今や、第８ｆ図に示されたウニ・・の状態は、十分に第
６Ｃ図及び第７ｄ図による状態にほぼ相当する。その後
の工程、例えばガリウム拡散、酸化物マスキング、耐エ
ミッタの燐拡散、引続いての酸化物マスキング及び硼素
拡散は、実施例２と同じである。

【図面の簡単な説明】

第１図は非対称サイリスタの帯域順序を示す図、第２図
は順方向阻止電圧１０００Ｖの本発明による非対称サイ
リスタにおけるｎ一層内の電解強度の経過を示す図、第
３図は順方向阻止電圧１３００Ｖの本発明による非対称
サイリスタにおけるｎ一層の電界強度の経過を示す図、
第４図は第３図の電界強度経過を有するサイリスタにお
けるｎ層及びｐ制御４−ス帯域のドーピングプロフィー
ルを示す図、第５図は第３図の電界経過及び第４図のド
ーピングプロフィールを成された非対称サイリスタの製
造工程（この場に基づき構成された非対称サイリスタの
製造工程（この場合には、ｎ導電形層２ｂは燐酸基原サ
イリスタの製造工程（この場合には、ｎ導電形層２ｂは
平面状固体給源を用いた燐ドーピングによって製造され
る）を示す図及び第９図は本発明による非対称サイリス
タの帯域の厚さ寸法及び別のドーピング経過を示す図で
ある。 １′・ｐ導電形帯域（ｐ＋エミッタ層）、２ａ・・・ｎ
”−接合、２　ａ’　−ｎ　導電形層、２　ｂ　・−ｎ
層、２ｂ′。 ２ｂ“・・ｎ導電形層、３′・・・ｐｎ導電形層（ｐ導
電形帯域）、２０．２１・・・酸化物層、２２・・・窓
、Ｊｈｌ・・・ｎｎ−接合、Ｊｌ・・・ｐｎ接合、Ｅ（
×）・・・電界強度。

Claims (1)

1. 【特許請求の範囲】 １、交互に反対の導電形の少なくとも４つ帯域を有する
   円板状半導体から成る非対称サイリスタであつて、外側
   の両帯域が高ｎドーピング又は高ｐドーピングされ、か
   つｎ導電形ベース帯域が内側のｐ層に境界を接した低ド
   ーピングされたｎ＾−層と、外側のｐ＾＋層に境界を接
   した高ドーピングされたｎ層とから成つている形式のも
   のにおいて、ダイナミック動作時に転流及び繰返し順方
   向阻止電圧でその接合での電界強度が、サイリスタの機
   能劣化をもたらす臨界電界強度よりも小さい程度に、ｎ
   ｎ＾−接合（Ｊ＿ｈ＿ｌ）でのドーピング経過が平坦で
   ありかつ静止阻止状態における順方向でのｎｎ＾−接合
   （Ｊ＿ｈ＿ｌ）での電界強度が小さいことを特徴とする
   非対称サイリスタ。 ２、ｎ＾−層（２ａ）内の電界強度Ｅ＿（＿ｘ＿）が順
   方向電圧が印加されると、ｐｎ＾−接合（Ｊ＿２）で最
   大値Ｅ＿２及びｎｎ＾−接合（Ｊ＿ｈ＿ｌ）で最小値Ｅ
   ＿ｈ＿ｌを有するほぼ線状の経過を有する有限の発散（
   ｄＥ／ｄｘ）を示すように、ｎ＾−層（２ａ）の厚さ及
   びドーピング濃度が規定されており、その際該素子のた
   めに特定された順方向電圧において最大値Ｅ＿２が約１
   ．５・１０＾５Ｖ／ｃｍでありかつ最低値が０．１Ｅ＿
   ２〜０．４Ｅ＿２、特に０．２Ｅ＿２〜０．３Ｅ＿２の
   範囲内にある、特許請求の範囲第１項記載の非対称サイ
   リスタ。 ３、ｎ層（２ｂ）内のドーピング濃度がｎｎ＾−接合（
   Ｊ＿ｈ＿ｌ）からアノード側のｐｎ接合（Ｊ＿１）の方
   向で少なくとも５０μｍの区間に沿つてほぼ指数関係で
   その最大値に上昇する、特許請求の範囲第１項又は第２
   項記載の非対称サイリスタ。 ４、アノード側のｐｎ接合（Ｊ＿１）が半導体のアノー
   ド側表面から少なくとも２５μｍ離れている、特許請求
   の範囲第１項から第３項までのいずれか１項記載の非対
   称サイリスタ。 ５、交互に反対の導電形の少なくとも４つ帯域を有する
   円板状半導体から成る非対称サイリスタであつて、外側
   の両帯域が高ｎドーピング又は高ｐドーピングされ、か
   つｎ導電形ベース帯域が内側のｐ層に境界を接した低ド
   ーピングされたｎ＾−層と、外側のｐ＾＋層に境界を接
   した高ドーピングされたｎ層とから成つている形式のも
   のにおいて、ダイナミック動作時に転流及び繰返し順方
   向阻止電圧でその接合での電界強度が、サイリスタの機
   能劣化をもたらす臨界電界強度よりも小さい程度に、ｎ
   ｎ＾−接合（Ｊ＿ｈ＿ｌ）でのドーピング経過が平坦で
   ありかつ静止阻止状態における順方向でのｎｎ＾−接合
   （Ｊ＿ｈ＿ｌ）での電界強度が小さい非対称サイリスタ
   を製造する方法において、 ａ）低ｎ導電形シリコン基板（２ａ′）上にエピタキシ
   ー析出により層厚さ４５〜５５μｍ 及びドーピング濃度約１．３・１０＾１＾７燐原子／ｃ
   ｍ＾３を有するｎ導電形層（２ｂ′）を形成し、ｂ）湿
   つた酸素を用いた熱的酸化により表面に酸化物層（２０
   ）を施しかつ引続き低ｎ 導電形基板の表面上の酸化層の片面のエッ チングを行い、 ｃ）マスクされていない表面上に侵入深さ約６０μｍ及
   びガリウム表面濃度１・１０＾１＾８〜６・１０＾１＾
   ８原子／ｃｍ＾３を有するｐ導電形帯域（３′）を形成
   し、かつマスクされた表面側にｐ導電形帯域（１′）を
   形成しかつ２５〜３５μｍの深さにｐｎ接合を（Ｊ＿１
   ）を形成するためにガリウムを拡散導入し、 ｄ）ｐ導電形帯域（３′）の、酸化物層でおおわれてい
   ない表面上に湿つた酸素を用いた 熱的酸化により酸化物層（２１）を施し、 該酸化物層内に窓（２２）をエッチングに より形成し、かつ該窓を通して表面濃度約 ５・１０＾２＾１原子／ｃｍ＾３を有するように、約１
   ２６０℃で４〜８時間燐を拡散導入し、 ｅ）エッチングした窓（２２）を湿つた酸素を用いたも
   う１つの酸化工程によつて閉鎖 し、引続きアノード側の酸化物層（２０） を除去し、かつ１２５５℃で１〜３時間硼 素を拡散導入しかつアクセプタ表面濃度約 １０＾２＾０原子／ｃｍ＾３を有するｐ＾＋エミッタ層
   （１′）を形成させ、 ｆ）カソード側の酸化物層を除去し、かつ高真空内での
   シリコンウェハの金蒸着又は金 塩溶液からの化学的金析出に基づき８３０ 〜８６０℃で約１時間金の拡散導入を行う ことを特徴とする非対称サイリスタの製法。 ６、交互に反対の導電形の少なくとも４つ帯域を有する
   円板状半導体から成る非対称サイリスタであつて、外側
   の両帯域が高ｎドーピング又は高ｐ−ドーピングされ、
   かつｎ導電形ベース帯域が内側のｐ層に境界を接した低
   ドーピングされたｎ＾−層と、外側のｐ＾＋層に境界を
   接した高ドーピングされたｎ層とから成つている形式の
   ものにおいて、ダイナミック動作時に転流及び繰返し順
   方向阻止電圧でその接合での電界強度が、サイリスタの
   機能劣化をもたらす臨界電界強度よりも小さい程度にｎ
   ｎ＾−接合（Ｊ＿ｈ＿ｌ）でのドーピング経過が平坦で
   ありかつ静止阻止状態における順方向でのｎｎ＾−接合
   （Ｊ＿ｈ＿ｌ）での電界強度が小さい非対称サイリスタ
   を製造する方法において、 ａ）低ｎ導電形シリコン基板上に約３・１０＾１＾５燐
   原子／ｃｍ＾２のイオン注入によりｎ導電形層（２ｂ″
   ）を形成し、引続き生成するｎｎ＾−接合が被覆表面か
   ら少なくとも６０μｍの深 さに形成されるように、燐原子の拡散導入 を行い、 ｂ）湿つた酸素を用いた熱的酸化により表面に酸化物層
   （２０）を施しかつ引続き低ｎ 導電形基板の表面上の酸化層の片面のエッ チングを行い、 ｃ）マスクされていない表面上に侵入深さ約６０μｍ及
   びガリウム表面濃度１・１０＾１＾８〜６・１０＾１＾
   ８原子／ｃｍ＾３を有するｐ導電形帯域（３′）を形成
   し、かつマスクされた表面側にｐ導電形帯域（１′）を
   形成しかつ２５〜３５μｍの深さにｐｎ接合を（Ｊ＿１
   ）を形成するためにガリウムを拡散導入し、 ｄ）ｐ導電形帯域（３′）の、酸化物層でおおわれてい
   ない表面上に湿つた酸素を用いた熱 的酸化により酸化物層（２１）を施し、該 酸化物層内に窓（２２）をエッチングによ り形成し、かつ該窓を通して表面濃度約５ ・１０＾２＾１原子／ｃｍ＾３を有するように、約１２
   ６０℃で４〜８時間燐を拡散導入し、 ｅ）エッチングした窓（２２）を湿つた酸素を用いたも
   う１つの酸化工程によつて閉鎖 し、引続きアノード側の酸化物層（２０） を除去し、かつ１２５５℃で１〜３時間硼 素を拡散導入しかつアクセプタ表面濃度約 １０＾２＾０原子／ｃｍ＾３を有するｐ＾＋エミッタ層
   （１′）を形成させ、 ｆ）カソード側の酸化物層を除去し、かつ高真空内での
   シリコンウェハの金蒸着又は金 塩溶液からの化学的金析出に基づき８３０ 〜８６０℃で約１時間金の拡散導入を行う ことを特徴とする非対称サイリスタの製法。