JPS58207674A - サイリスタの製造方法 - Google Patents
サイリスタの製造方法Info
- Publication number
- JPS58207674A JPS58207674A JP57090498A JP9049882A JPS58207674A JP S58207674 A JPS58207674 A JP S58207674A JP 57090498 A JP57090498 A JP 57090498A JP 9049882 A JP9049882 A JP 9049882A JP S58207674 A JPS58207674 A JP S58207674A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diffusion
- base
- lifetime
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
- H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発り」の技術分野〕
本発明は、サイリスクの製造方法に関し、さらに詳しく
はライフタイムキラーの濃度分布を対称にしてサイリス
タ特許を改善する製造方法に関する。
はライフタイムキラーの濃度分布を対称にしてサイリス
タ特許を改善する製造方法に関する。
従来サイリスクのＰＮＰＮ ４層構造を作るには、第１
図工程図Ｖこ示すような工程′ｆｒ：経ていた。すなわ
ち第１図（イ）のように、高比抵抗のＮ形７リコンの生
ウェハ１をとり、同図（ｒ＋）のようＶこＧａなどのＰ
形不純物を熱拡散させ（ベースＰ層２が形成されるので
ベース拡散というつてＰＮＰ ６層構造とする。次に同
図いうのように熱酸化してウェハ全面にシリコン酸化膜
６を形成した後、同図に）のように写真蝕刻法（ＰＥＰ
技術技術上りベース層２表面のシリコン酸化膜６にカソ
ードエミッタ拡散用開口４を形成する。次に同図（ホ）
のようにエミッタ拡散にはＰＯＣｌ３からのリン等のＮ
形不純物を部分的に拡散し、カンートエミノタ層５を形
成してＰＮＰＮ ４層とした後、同図（へ）のようにシ
リコン酸化膜３全除去し、特に高速スイッチ用サイリス
クのベースＮ層乙のライフタイムを短縮させるなどの目
的で、金のような重金属８を拡散し、その後カソードエ
ミツタ層５にカンードを、ベース拡散により形成させた
アノードエミツタ層７にアノードを周知の方法により形
成するなどの組立Ｖこ移行しシイリスク全製造していた
。
図工程図Ｖこ示すような工程′ｆｒ：経ていた。すなわ
ち第１図（イ）のように、高比抵抗のＮ形７リコンの生
ウェハ１をとり、同図（ｒ＋）のようＶこＧａなどのＰ
形不純物を熱拡散させ（ベースＰ層２が形成されるので
ベース拡散というつてＰＮＰ ６層構造とする。次に同
図いうのように熱酸化してウェハ全面にシリコン酸化膜
６を形成した後、同図に）のように写真蝕刻法（ＰＥＰ
技術技術上りベース層２表面のシリコン酸化膜６にカソ
ードエミッタ拡散用開口４を形成する。次に同図（ホ）
のようにエミッタ拡散にはＰＯＣｌ３からのリン等のＮ
形不純物を部分的に拡散し、カンートエミノタ層５を形
成してＰＮＰＮ ４層とした後、同図（へ）のようにシ
リコン酸化膜３全除去し、特に高速スイッチ用サイリス
クのベースＮ層乙のライフタイムを短縮させるなどの目
的で、金のような重金属８を拡散し、その後カソードエ
ミツタ層５にカンードを、ベース拡散により形成させた
アノードエミツタ層７にアノードを周知の方法により形
成するなどの組立Ｖこ移行しシイリスク全製造していた
。
しかしながら、得られた第６図のＰＮＰＮ構造のサイリ
スク（アノードエミッタ層７．ベースＮ／ｉ６、ヘース
Ｐ層２．カンードエミック層５）は、拡散させた金の濃
度分布が第４図に示すようになっていて、ベースＮ層６
における金の濃度分布が一様になっていない。すなわち
ベースＮＪｍの７／−ト側の全濃度がカソード側の全濃
度より高くなっている。
スク（アノードエミッタ層７．ベースＮ／ｉ６、ヘース
Ｐ層２．カンードエミック層５）は、拡散させた金の濃
度分布が第４図に示すようになっていて、ベースＮ層６
における金の濃度分布が一様になっていない。すなわち
ベースＮＪｍの７／−ト側の全濃度がカソード側の全濃
度より高くなっている。
このようにベースＮ層における全濃度分布が一様でない
と、サイリスクの電圧阻止状態での特性か順方向逆方向
で対称にならなくなり、サイリスクを直列接続で使用す
る場合バランサとして用いる抵抗・コンデンサを大きな
ものにしなければならない。
と、サイリスクの電圧阻止状態での特性か順方向逆方向
で対称にならなくなり、サイリスクを直列接続で使用す
る場合バランサとして用いる抵抗・コンデンサを大きな
ものにしなければならない。
また従来の工程には全濃度分布が一様にならない原因が
存在するためＶＣ１素子内で又は製品毎に順市用降下な
ど導通特性のバラツキが犬であるという欠点がある。
、 〔発明の目的〕 本発明の目的は、サイリスク構造においてベースＮ層の
ような主要不純物層のライフタイムキラーの機能を一様
にし、その結果特に電圧阻止状態の特性の順逆を対称に
するサイリスクの製造方法を提供することにある。
存在するためＶＣ１素子内で又は製品毎に順市用降下な
ど導通特性のバラツキが犬であるという欠点がある。
、 〔発明の目的〕 本発明の目的は、サイリスク構造においてベースＮ層の
ような主要不純物層のライフタイムキラーの機能を一様
にし、その結果特に電圧阻止状態の特性の順逆を対称に
するサイリスクの製造方法を提供することにある。
従来工程においてベースＮ層の全濃度分布が一様になら
ないのは、ベースＮ層を中心としてアノード側にはアノ
ードエミ、り層だけが存在するのに対してカソード側に
はベースＰ層とカソードエミツタ層の２層があるためで
あり、さらに特にカソードエミツタ層がリンの高濃度層
でカソード側からの金の拡散がリンのゲッター作用によ
り阻止されるためである。その結果ベースＮ層の全濃度
がアノード」りで高くなりカッ〜ド側で低くなるという
現象が生じたものである。
ないのは、ベースＮ層を中心としてアノード側にはアノ
ードエミ、り層だけが存在するのに対してカソード側に
はベースＰ層とカソードエミツタ層の２層があるためで
あり、さらに特にカソードエミツタ層がリンの高濃度層
でカソード側からの金の拡散がリンのゲッター作用によ
り阻止されるためである。その結果ベースＮ層の全濃度
がアノード」りで高くなりカッ〜ド側で低くなるという
現象が生じたものである。
本発明はこの知見に基づき、重金属、放射線などのライ
フタイムキラーを拡散させたサイリスクを製造するにあ
たり、カソードエミツタ層と同じ不純物の−，１１，’
Ｊ的層を、アノード（ｉｌｌの半導体表面の、 ｊ’９
１＋又は全面に形成してライフタイムキラー拡散の主要
目的層を中心としたＰＮ構造を対称形に近つけ、次いで
ライフタイムキラーを拡散した後、＋’＋ｉＪ記一時的
層を除去することを特徴とするサイリスタの製造方法を
提供するものである。
フタイムキラーを拡散させたサイリスクを製造するにあ
たり、カソードエミツタ層と同じ不純物の−，１１，’
Ｊ的層を、アノード（ｉｌｌの半導体表面の、 ｊ’９
１＋又は全面に形成してライフタイムキラー拡散の主要
目的層を中心としたＰＮ構造を対称形に近つけ、次いで
ライフタイムキラーを拡散した後、＋’＋ｉＪ記一時的
層を除去することを特徴とするサイリスタの製造方法を
提供するものである。
第２図に本発明の実施例の工程図を示す。
第２図（イ）のように高比抵抗のＮ形シリコンの生ウニ
・・１を用意する工程、同図（ロ）のようにＢ、Ｇａな
とのＰ形不純物全熱拡散させベースＰ層２及びアノード
エミッタ層７′ｆｒ：形成し、ＰＮＰ３層構造とする工
程、そして同図（ハ）のように熱酸化してウニ・・全面
Ｃ・こシリコン酸化膜６を被覆する工程の三丁稈は従来
例（第１図９の工程と変らない、本発明の第２図に）の
工程では、シリコン酸化膜６ｖこカソードエミ、り拡散
用量［コ４とアノード側の一時的層拡散用開口２１とを
設けるために、円’ｒ Ｐ技術により同時にシリコン酸
化膜６を選択除去する。その後、カソードエミ、り拡散
用開口１４とアノード側一時的層拡散用開１］２１とか
ら、ＰＯＣｌ３などからのＮ形不純物を同時に拡散し、
カソードエミツタ層５と一時的層２２ヲ形成する。
・・１を用意する工程、同図（ロ）のようにＢ、Ｇａな
とのＰ形不純物全熱拡散させベースＰ層２及びアノード
エミッタ層７′ｆｒ：形成し、ＰＮＰ３層構造とする工
程、そして同図（ハ）のように熱酸化してウニ・・全面
Ｃ・こシリコン酸化膜６を被覆する工程の三丁稈は従来
例（第１図９の工程と変らない、本発明の第２図に）の
工程では、シリコン酸化膜６ｖこカソードエミ、り拡散
用量［コ４とアノード側の一時的層拡散用開口２１とを
設けるために、円’ｒ Ｐ技術により同時にシリコン酸
化膜６を選択除去する。その後、カソードエミ、り拡散
用開口１４とアノード側一時的層拡散用開１］２１とか
ら、ＰＯＣｌ３などからのＮ形不純物を同時に拡散し、
カソードエミツタ層５と一時的層２２ヲ形成する。
次に第６図（へ）のようにシリコン酸化膜６を除き、ラ
イフタイムキラーとして金８を拡散する。このようにラ
イフタイムキラーの拡散時のウニかは、一時的層２２ヲ
加えてＮＰＮＰＮの５層構造となっており、ライフタイ
ムキラー拡散の主要目的層であるベースＮ層６を中心と
してＰＮ構造が対称になっている。そしてライフタイム
キラー拡散ａ、ヲ同一ソースで行なえばカンードエミ、
り層５と一時的層２２の層厚及び不純物濃度も対称に近
くすることができる。
イフタイムキラーとして金８を拡散する。このようにラ
イフタイムキラーの拡散時のウニかは、一時的層２２ヲ
加えてＮＰＮＰＮの５層構造となっており、ライフタイ
ムキラー拡散の主要目的層であるベースＮ層６を中心と
してＰＮ構造が対称になっている。そしてライフタイム
キラー拡散ａ、ヲ同一ソースで行なえばカンードエミ、
り層５と一時的層２２の層厚及び不純物濃度も対称に近
くすることができる。
本発明においては、ライフタイムキラー拡散の散源が同
一でなくてもよい。即ち、第２図に）のカノードエミ、
り拡散用開口４を形成してカンードエミ、り拡散を行い
、しかる後アノード側一時的層拡散用開ロ２１ヲ形成し
て同一ソースではないけ１シども同じＮ形不純物拡散に
より一時的層２２を形成してもよい。
一でなくてもよい。即ち、第２図に）のカノードエミ、
り拡散用開口４を形成してカンードエミ、り拡散を行い
、しかる後アノード側一時的層拡散用開ロ２１ヲ形成し
て同一ソースではないけ１シども同じＮ形不純物拡散に
より一時的層２２を形成してもよい。
次に第２図（ト）のように、ライフタイムキラー拡１１
父終了後、一時的層２２は混酸（フッ酸と硝酸の混合液
）で除去してサイリスクのＰＮＩ）Ｎ４層構造とし、周
知の方法でアノード及びカソードを形成するなど以後の
組立工程に移行しサイリスクを完成する。
父終了後、一時的層２２は混酸（フッ酸と硝酸の混合液
）で除去してサイリスクのＰＮＩ）Ｎ４層構造とし、周
知の方法でアノード及びカソードを形成するなど以後の
組立工程に移行しサイリスクを完成する。
ライフタイムキラーとしての重金層は金のほがＮｉ 、
Ｆｅ 、Ｚｎ 、ｐｔ 、Ｃｕなどの金属のようにライ
フタイムキラーとして既に知らノ′シまた知られるであ
ろう金属が含まれる。捷だライフタイムを短縮させる機
能は重金属拡散のほが電子線、α線、γ線などの放射線
照射による格子欠陥の発生により達成することができる
。
Ｆｅ 、Ｚｎ 、ｐｔ 、Ｃｕなどの金属のようにライ
フタイムキラーとして既に知らノ′シまた知られるであ
ろう金属が含まれる。捷だライフタイムを短縮させる機
能は重金属拡散のほが電子線、α線、γ線などの放射線
照射による格子欠陥の発生により達成することができる
。
第５図には、本発明方法によった場合のアノードＡとカ
ソードに間の全濃度の拡散プロファイルを示した。これ
に用いた試料はカソードエミツタ層拡散と同一ソースで
リンの一時的拡散層を形成して金拡散をさぜたものであ
る。この第５図（本発明方法）と第４図（従来方法）と
比１咬してわかるようＶこライフタイム短縮の目的層で
あるベースＮ層（接合ｊ１と接合３２間）の全濃度のプ
ロファイルが対称に近づく。換島すればアノード側接合
Ｊｌにおける全濃度とカッ〜ド側接合Ｊ２における全濃
度が略等しく ｊ１ｊ２間の全濃度がベースＮ層の中央
を中心として対称になっている。
ソードに間の全濃度の拡散プロファイルを示した。これ
に用いた試料はカソードエミツタ層拡散と同一ソースで
リンの一時的拡散層を形成して金拡散をさぜたものであ
る。この第５図（本発明方法）と第４図（従来方法）と
比１咬してわかるようＶこライフタイム短縮の目的層で
あるベースＮ層（接合ｊ１と接合３２間）の全濃度のプ
ロファイルが対称に近づく。換島すればアノード側接合
Ｊｌにおける全濃度とカッ〜ド側接合Ｊ２における全濃
度が略等しく ｊ１ｊ２間の全濃度がベースＮ層の中央
を中心として対称になっている。
放射線照射によりラフタイムを短縮させる場合において
も、ベースＮ層を中心として対称のＰＮ構造を形成する
不発・明によって、欠陥の発生はアノード側カノード側
何れの側においても略同量となり対称に発生させること
が理解できよう。
も、ベースＮ層を中心として対称のＰＮ構造を形成する
不発・明によって、欠陥の発生はアノード側カノード側
何れの側においても略同量となり対称に発生させること
が理解できよう。
以上ライフタイムキラーの濃度分布が対称となれば、？
ＩＬ圧阻止状態での特性、例えば高温でのアノードカソ
ード間の洩れ電流値が順逆いずｉＬの方向でも改善され
１だバラツキが少なくなる。そのためサイリスタを直列
に接続する場合にもバランサとして使用する抵抗やコン
デンサを小さなものですますことができる。
ＩＬ圧阻止状態での特性、例えば高温でのアノードカソ
ード間の洩れ電流値が順逆いずｉＬの方向でも改善され
１だバラツキが少なくなる。そのためサイリスタを直列
に接続する場合にもバランサとして使用する抵抗やコン
デンサを小さなものですますことができる。
またライフタイムキラーの濃度分布が対称に制御される
から必要以上に重金属を拡散させる必要もなくなる。そ
の結果導通特性、例えば電流を流したときの順電圧降下
の改善が言１られ発熱を小さくすることができるなどの
改善が得られる。
から必要以上に重金属を拡散させる必要もなくなる。そ
の結果導通特性、例えば電流を流したときの順電圧降下
の改善が言１られ発熱を小さくすることができるなどの
改善が得られる。
第１図は従来のサイリスタの製造工程図、第２図は本発
明のサイリスクの製造工程図、第６図はライフタイムキ
ラー（金）濃度分布を説明するためのサイリスク構造図
、第４図は従来方法の全濃度分布グラフ、第５図は本発
明の全濃度分布グラフである。 ５・・・カソードエミツタ層、６・・・ベースＮ層、８
・・・重金属（例えば金９．２２・・・一時的層。 ３４５ 第１図 第２図 １１ １ １５ １ 、 ゝ２２ Ｌ １５ Ｊ５υ７ 第３Ｌジ 第４［７１ Ａ ）ｌ １２
１３ Ｋ第５ 「］ １パ・、 ７．・′（ ’ｌ Ｉｉ’ ＋！ ３５０−
明のサイリスクの製造工程図、第６図はライフタイムキ
ラー（金）濃度分布を説明するためのサイリスク構造図
、第４図は従来方法の全濃度分布グラフ、第５図は本発
明の全濃度分布グラフである。 ５・・・カソードエミツタ層、６・・・ベースＮ層、８
・・・重金属（例えば金９．２２・・・一時的層。 ３４５ 第１図 第２図 １１ １ １５ １ 、 ゝ２２ Ｌ １５ Ｊ５υ７ 第３Ｌジ 第４［７１ Ａ ）ｌ １２
１３ Ｋ第５ 「］ １パ・、 ７．・′（ ’ｌ Ｉｉ’ ＋！ ３５０−
Claims (1)
- １ ライフタイム短縮の工程を含むサイリスタの製造方
法［，１−いて、カソードエミ、り層と同じ不純物を含
有する一時的層をアノード側の半導体表面の一部又は全
面に形成してヘースＮ層を中心とした対称のＰＮ構造と
し、次いで重金属拡散又は放射線照射しこよりライフタ
イム短縮の工程を行った後、前記一時的層を除去するこ
とを特徴とするサイリスクの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57090498A JPS58207674A (ja) | 1982-05-29 | 1982-05-29 | サイリスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57090498A JPS58207674A (ja) | 1982-05-29 | 1982-05-29 | サイリスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58207674A true JPS58207674A (ja) | 1983-12-03 |
| JPH0328834B2 JPH0328834B2 (ja) | 1991-04-22 |
Family
ID=14000162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57090498A Granted JPS58207674A (ja) | 1982-05-29 | 1982-05-29 | サイリスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58207674A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6260259A (ja) * | 1985-09-05 | 1987-03-16 | オイペック・オイロペーイッシェ・ゲゼルシャフト・フュール・ライスツングスハルプライター・エムベーハー・ウント・コンパニイ・コマンディートゲゼルシャフト | 非対称サイリスタ及びその製法 |
| JPS63144517A (ja) * | 1986-12-09 | 1988-06-16 | Nec Corp | 半導体装置の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5230182A (en) * | 1975-09-02 | 1977-03-07 | Toshiba Corp | Process for producing semiconductor device |
| JPS53133380A (en) * | 1977-04-27 | 1978-11-21 | Fuji Electric Co Ltd | Manufacture of semiconductor element |
| JPS54126462A (en) * | 1978-03-24 | 1979-10-01 | Mitsubishi Electric Corp | Production of semiconductor device |
-
1982
- 1982-05-29 JP JP57090498A patent/JPS58207674A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5230182A (en) * | 1975-09-02 | 1977-03-07 | Toshiba Corp | Process for producing semiconductor device |
| JPS53133380A (en) * | 1977-04-27 | 1978-11-21 | Fuji Electric Co Ltd | Manufacture of semiconductor element |
| JPS54126462A (en) * | 1978-03-24 | 1979-10-01 | Mitsubishi Electric Corp | Production of semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6260259A (ja) * | 1985-09-05 | 1987-03-16 | オイペック・オイロペーイッシェ・ゲゼルシャフト・フュール・ライスツングスハルプライター・エムベーハー・ウント・コンパニイ・コマンディートゲゼルシャフト | 非対称サイリスタ及びその製法 |
| JPS63144517A (ja) * | 1986-12-09 | 1988-06-16 | Nec Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0328834B2 (ja) | 1991-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2790940A (en) | Silicon rectifier and method of manufacture | |
| US4370180A (en) | Method for manufacturing power switching devices | |
| JPH01258476A (ja) | 高耐圧半導体装置の製造方法 | |
| DE2718449A1 (de) | Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung | |
| JPS5874076A (ja) | 半導体素子 | |
| EP0214485B1 (de) | Asymmetrischer Thyristor und Verfahren zu seiner Herstellung | |
| US3513035A (en) | Semiconductor device process for reducing surface recombination velocity | |
| JPS58207674A (ja) | サイリスタの製造方法 | |
| US3257570A (en) | Semiconductor device | |
| US2874083A (en) | Transistor construction | |
| So et al. | Lifetime control by palladium diffusion in silicon | |
| US3327183A (en) | Controlled rectifier having asymmetric conductivity gradients | |
| US3087100A (en) | Ohmic contacts to semiconductor devices | |
| US3513363A (en) | Thyristor with particular doping | |
| US3928865A (en) | Photo-electrical transducer | |
| USRE27052E (en) | Rx. zyjmsz | |
| US3435515A (en) | Method of making thyristors having electrically interchangeable anodes and cathodes | |
| US2950220A (en) | Preparation of p-n junctions by the decomposition of compounds | |
| JPS6245709B2 (ja) | ||
| DE1295089B (de) | Verfahren zum Herstellen einer Halbleiteranordnung, insbesondere eines Transistors | |
| JP2697904B2 (ja) | 光電デバイスの製造方法 | |
| DE1282204B (de) | Solarzelle und Verfahren zu ihrer Herstellung | |
| JPS6155259B2 (ja) | ||
| US3591431A (en) | Diffused p-n junction diodes and methods of diffusion therefor | |
| JPH0786562A (ja) | サイリスタの製造方法 |