JPS6261115A - クロツク断検出回路 - Google Patents
クロツク断検出回路Info
- Publication number
- JPS6261115A JPS6261115A JP60202012A JP20201285A JPS6261115A JP S6261115 A JPS6261115 A JP S6261115A JP 60202012 A JP60202012 A JP 60202012A JP 20201285 A JP20201285 A JP 20201285A JP S6261115 A JPS6261115 A JP S6261115A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- counting
- counting circuit
- clk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔（既要〕
微分回路、計数回路、ＲＯＭ、及びゲート回路から構成
され、クロンクの何ビットが断したかをディジタル的に
設定し検出出来るクロック断検出回路。
され、クロンクの何ビットが断したかをディジタル的に
設定し検出出来るクロック断検出回路。
本発明はクロックパルス列の断検出回路に係り、特にク
ロックパルス列の何ビットの断であるかを確実に検出し
、自在に時間を設定する回路に関するものである。
ロックパルス列の何ビットの断であるかを確実に検出し
、自在に時間を設定する回路に関するものである。
従来のクロック断検出回路は高速クロックの場合には其
の調整が微妙となり、低速クロックの場合には時定数Ｃ
Ｒが大きい値になると云う欠点があり、此の改善が望ま
れていた。
の調整が微妙となり、低速クロックの場合には時定数Ｃ
Ｒが大きい値になると云う欠点があり、此の改善が望ま
れていた。
従来の技術に依るとクロ・７クパルス列の断検出方法と
しては、其のクロックパルス列をモノマルチ回路に入力
し、モノマルチ回路ＯＣＲの時定数設定により何ビット
断したかを検出する方法が採られていた。
しては、其のクロックパルス列をモノマルチ回路に入力
し、モノマルチ回路ＯＣＲの時定数設定により何ビット
断したかを検出する方法が採られていた。
第３図（ａｌは従来のクロック断検出回路の一例を示し
、第３図（ｂ）は動作説明図である。
、第３図（ｂ）は動作説明図である。
図中、ｌはモノマルチ回路、２はコンデンサ、３は抵抗
である。
である。
モノマルチ回路１はトリガーパルスが印加するとオンの
状態となり、成る時間経過すると復旧してオフの状態に
なるが、此の時間は内蔵するコンデンサ２、抵抗ヤの時
定数ＣＲにより決まることは周知の通りである。
状態となり、成る時間経過すると復旧してオフの状態に
なるが、此の時間は内蔵するコンデンサ２、抵抗ヤの時
定数ＣＲにより決まることは周知の通りである。
此の場合第３図（ｂｌに示す様に時定数ＣＲを大きい値
にすると短い時間のパルス断は検出出来ず、何ビ、ト断
を検出するかにより時定数ＣＲを調整する必要がある。
にすると短い時間のパルス断は検出出来ず、何ビ、ト断
を検出するかにより時定数ＣＲを調整する必要がある。
然しなから従来のモノマルチ回路を使用するクロック断
検出回路は時定数ＣＲを調整して使用しているが、高速
クロックになるに従い時定数ＣＲの調整が微妙になり、
反面時定数ＣＲが大きくなるとＣの値を太き（しなけれ
ばならず利用しにくいと云う欠点があった。
検出回路は時定数ＣＲを調整して使用しているが、高速
クロックになるに従い時定数ＣＲの調整が微妙になり、
反面時定数ＣＲが大きくなるとＣの値を太き（しなけれ
ばならず利用しにくいと云う欠点があった。
（問題点を解決するための手段）
上記問題点は第１図に示す様に計数クロックＣＰを計数
する計数回路６、計数回路６の出力をアドレスとするＲ
ＯＭ？、ＲＯＭ７出力にて計数回路６の計数クロックｃ
ｐを禁止するゲート回路８、及びクロックパルス列ＣＬ
Ｋを微分して計数回路６に対しリセット信号を与える微
分回路５から構成されることにより解決される。
する計数回路６、計数回路６の出力をアドレスとするＲ
ＯＭ？、ＲＯＭ７出力にて計数回路６の計数クロックｃ
ｐを禁止するゲート回路８、及びクロックパルス列ＣＬ
Ｋを微分して計数回路６に対しリセット信号を与える微
分回路５から構成されることにより解決される。
本発明に依ると何ビット以上クロック断が継続するかを
ディジタル的に設定して検出出来るので設定が簡単であ
り而も正確にクロック断を検出出来ると云う効果がある
。
ディジタル的に設定して検出出来るので設定が簡単であ
り而も正確にクロック断を検出出来ると云う効果がある
。
第１図は本発明に依るクロック断検出回路の一実施例を
示す。
示す。
第２図は第１図の動作説明図である。
図中、５は微分回路、６は計数回路、７はＲｏＭ、８は
ゲート回路である。
ゲート回路である。
以下図に従って本発明の詳細な説明する。
監視対象であるクロックパルス列（ＣＬ Ｋ）を微分回
路５に入力して微分し、計数回路６をリセットするリセ
ット信号（Ｒ３Ｔ）を作る。此れを第２図（ａｌに示す
。尚リセット信号（ＲＳ Ｔ）を作る微分回路５はクロ
ックパルス列（ＣＬＫ）が停止すると、其の出力が“１
”レベルに固定する様にしであるのでリセット信号（Ｒ
３Ｔ）は出力しない。
路５に入力して微分し、計数回路６をリセットするリセ
ット信号（Ｒ３Ｔ）を作る。此れを第２図（ａｌに示す
。尚リセット信号（ＲＳ Ｔ）を作る微分回路５はクロ
ックパルス列（ＣＬＫ）が停止すると、其の出力が“１
”レベルに固定する様にしであるのでリセット信号（Ｒ
３Ｔ）は出力しない。
計数回路６はリセット信号（Ｒ３Ｔ）より高速度を持つ
第２図（ｂ）に示す計数クロック（ＣＰ）にて動作する
が、通常は定期的にリセット信号（Ｒ３Ｔ）によりリセ
ットされるので成る一定値ｎ以上カウントアンプするこ
とはない。
第２図（ｂ）に示す計数クロック（ＣＰ）にて動作する
が、通常は定期的にリセット信号（Ｒ３Ｔ）によりリセ
ットされるので成る一定値ｎ以上カウントアンプするこ
とはない。
計数回路６の出力をリードオンリーメモリＲＯＭ７のア
ドレスとして使用することとし、一定アドレスｎ迄はＲ
ＯＭ７に例えば“０”を書込んでおき、ｆｉ＋１以上の
アドレスには“１”を書込んでお（。
ドレスとして使用することとし、一定アドレスｎ迄はＲ
ＯＭ７に例えば“０”を書込んでおき、ｆｉ＋１以上の
アドレスには“１”を書込んでお（。
今クロックパルス列（ＣＬ Ｋ）に断が発生するとりセ
ット信号（Ｒ５Ｔ）がなくなり、此の結果計数回路６は
第２図（Ｃ１に示す狸に一定（ｆｉｎを越えてカウント
アンプすることになる。
ット信号（Ｒ５Ｔ）がなくなり、此の結果計数回路６は
第２図（Ｃ１に示す狸に一定（ｆｉｎを越えてカウント
アンプすることになる。
前述した様にＲＯＭ７のアドレスｆｉ＋１以上の所には
“１”が書込まれているので、計数回路６が一定値ｎを
越えてカウントアツプすると“１”の信号を出力し始め
、此の出力変化により第２図（ｄ）に示す様にクロック
パルス列（ＣＬ Ｋ）の断を検出出来る。
“１”が書込まれているので、計数回路６が一定値ｎを
越えてカウントアツプすると“１”の信号を出力し始め
、此の出力変化により第２図（ｄ）に示す様にクロック
パルス列（ＣＬ Ｋ）の断を検出出来る。
又クロックパルス列（ＣＬＫ）の断を検出した時点でゲ
ート回路８を閉じて計数回路６へ計数クロック（ＣＰ）
が入力しない様にして計数動作を停止させ、ＲＯＭ７の
アドレスを一定値に保ち、クロ・ツクパルス列（ＣＬＫ
）の断が復帰すれば計数回路６はリセットされて再び正
常状態に復旧する様にすることも出来る。
ート回路８を閉じて計数回路６へ計数クロック（ＣＰ）
が入力しない様にして計数動作を停止させ、ＲＯＭ７の
アドレスを一定値に保ち、クロ・ツクパルス列（ＣＬＫ
）の断が復帰すれば計数回路６はリセットされて再び正
常状態に復旧する様にすることも出来る。
以上詳細に説明した様に本発明によれば、Ｒ０Ｍに“０
”又は“ｌ”を書き込む領域を変更することにより自由
に断ビットの検出スレソホールドを変えることが可能と
なり、微妙な調整の必要はなく、而も時定数をディジタ
ル的に設定し確実に動作するクロック断検出回路が実現
出来ると云う大きい効果がある。
”又は“ｌ”を書き込む領域を変更することにより自由
に断ビットの検出スレソホールドを変えることが可能と
なり、微妙な調整の必要はなく、而も時定数をディジタ
ル的に設定し確実に動作するクロック断検出回路が実現
出来ると云う大きい効果がある。
第１図は本発明に依るクロック断検出回路の一実施例を
示す。 第２図は第１図の動作説明図である。 第３図（ａ）は従来のクロック断検出回路の一例を示し
、第３図（ｂ）は動作説明図である。 図中、１はモノマルチ回路、２はコンデンサ、３は抵抗
、５は微分回路、６は計数回路、７はＲＯＭ、８はゲー
ト回路である。 Δ＜υ旧こＪ”＞７０ツフ「ｑ実屯水斤何駒シ０−実ぶ
と・）りり茅 １ 図 ＜ａ＞ 羊１ｆｌのｑぐ９イＰ″錠日月ぴ］ 茅 ２ 図
示す。 第２図は第１図の動作説明図である。 第３図（ａ）は従来のクロック断検出回路の一例を示し
、第３図（ｂ）は動作説明図である。 図中、１はモノマルチ回路、２はコンデンサ、３は抵抗
、５は微分回路、６は計数回路、７はＲＯＭ、８はゲー
ト回路である。 Δ＜υ旧こＪ”＞７０ツフ「ｑ実屯水斤何駒シ０−実ぶ
と・）りり茅 １ 図 ＜ａ＞ 羊１ｆｌのｑぐ９イＰ″錠日月ぴ］ 茅 ２ 図
Claims (1)
- 【特許請求の範囲】 計数クロック（ＣＰ）を計数する計数回路（６）、該計
数回路（６）の出力をアドレスとするＲＯＭ（７）、該
ＲＯＭ（７）出力にて該計数回路（６）の該計数クロッ
ク（ＣＰ）を禁止するゲート回路（８）、 及びクロックパルス列（ＣＬＫ）を微分して該計数回路
（６）に対しリセット信号を与える微分回路（５）から
構成されることを特徴とするクロック断検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60202012A JPS6261115A (ja) | 1985-09-12 | 1985-09-12 | クロツク断検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60202012A JPS6261115A (ja) | 1985-09-12 | 1985-09-12 | クロツク断検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6261115A true JPS6261115A (ja) | 1987-03-17 |
Family
ID=16450458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60202012A Pending JPS6261115A (ja) | 1985-09-12 | 1985-09-12 | クロツク断検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6261115A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07170251A (ja) * | 1993-12-15 | 1995-07-04 | Nec Corp | 監視回路 |
| JPH0846603A (ja) * | 1994-07-29 | 1996-02-16 | Nec Corp | 信号断監視回路および信号周期検出回路 |
| JP2009284642A (ja) * | 2008-05-21 | 2009-12-03 | Furukawa Electric Co Ltd:The | プラグインボックス |
-
1985
- 1985-09-12 JP JP60202012A patent/JPS6261115A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07170251A (ja) * | 1993-12-15 | 1995-07-04 | Nec Corp | 監視回路 |
| JPH0846603A (ja) * | 1994-07-29 | 1996-02-16 | Nec Corp | 信号断監視回路および信号周期検出回路 |
| JP2009284642A (ja) * | 2008-05-21 | 2009-12-03 | Furukawa Electric Co Ltd:The | プラグインボックス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5200980A (en) | Digital bi phase data recovery system | |
| GB1562960A (en) | Signal analysis apparatus | |
| JP7741503B2 (ja) | 信号受信装置 | |
| JPS6261115A (ja) | クロツク断検出回路 | |
| US5943635A (en) | System and method for programmable brown-out detection and differentiation | |
| WO2009145903A1 (en) | Embedded programmable component for memory device training | |
| JPS6016145B2 (ja) | クロツク信号抽出方式 | |
| IE43734B1 (en) | Distinguishing valid from invalid transitions in a two level logic signal | |
| US5469476A (en) | Circuit and method for filtering voltage spikes | |
| KR20020013733A (ko) | 네트워크 및 스타 노드 | |
| JPS63145599A (ja) | アラ−ム検出回路 | |
| US4881242A (en) | Circuit arrangement for the transmission of data signals | |
| JP2689732B2 (ja) | 時計表示機能を有する交換システム | |
| US5627693A (en) | Address mark detection system for a magnetic disk drive | |
| SU1598169A1 (ru) | Счетчик-делитель | |
| JP2947003B2 (ja) | バイポーラクロック擾乱検出回路 | |
| SU1343413A1 (ru) | Сигнатурный анализатор | |
| SU1149264A1 (ru) | Адаптивное резервированное устройство | |
| JPH06326566A (ja) | デジタル信号の受信装置 | |
| JPS58208890A (ja) | 警報表示装置 | |
| JPS63260330A (ja) | リタイミング回路 | |
| SU1270870A1 (ru) | Счетное устройство с контролем | |
| SU1276993A1 (ru) | Датчик определени начала и окончани шторма автоматической гидрометеорологической станции | |
| JP2586818B2 (ja) | 監視回路 | |
| JPS6340384B2 (ja) |