JPS6261182B2

JPS6261182B2 -

Info

Publication number: JPS6261182B2
Application number: JP56017778A
Authority: JP
Inventors: Takashi Togawa; Fumiaki Ishino; Masato Eguchi
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: NTT Inc
Priority date: 1981-02-09
Filing date: 1981-02-09
Publication date: 1987-12-19
Also published as: JPS57132456A

Description

【発明の詳細な説明】本発明はデイジタル交換網において、網から端
末に供給するクロツクを切替えることにより、複
数の速度での通信を可能とする速度選択通信方式
に関するものである。

従来、端末が網から与えられるクロツクに同期
して通信を行うデイジタル交換網では第１図に示
す様に、端末１はその通信速度に対応した回線終
端装置２により加入者線３を介して交換機４に収
容され、端末１での情報送受は端末終端装置２内
のクロツク供給回路５からクロツク線６を介して
与えられるクロツクに同期して、情報線７を介し
て行われる。クロツク線６により端末１に供給さ
れるクロツクは、端末１を交換機４に収容する際
に、端末１の速度に対応したある特定の速度に固
定される。したがつて端末１の通信速度を切替え
たり、別の異なる速度の端末を接続して通信する
ことはできない。ところがデータ交換網の利用者
にとつては通信内容によつて通信速度を変えたい
場合、相手端末との通信速度が異なるので、速度
を切替えて相手と整合させることにより通信した
い場合、また網内の特定速度の回線がビジーなの
で、速度を切替えて空きのある速度の回線を利用
して通信したい場合等が考えられる。このような
加入者の希望に沿うように速度切替を実現するた
めには、従来の技術では第２図に示す様に、各々
速度の異なる端末８，９，１０を各速度に対応す
る回線終端装置１１，１２，１３および加入者線
１４，１５，１６を介して交換機４に収容する方
式と、第３図に示す様に、複数速度での通信機能
を有する端末１７に対して、速度対応の回線終端
装置１１，１２，１３および加入者線１４，１
５，１６を用意し、切替スイツチ１８により選択
速度対応の回線終端装置および加入者線を切替使
用する方式等が考えられる。第２図、第３図にお
いて４は第１図と同様交換機を示す。

しかし、従来技術による以上のような方式で
は、端末と交換機との間に速度の異なる加入者
線、回線終端装置と複数接続する必要があり、極
めて不経済であり、かつ不便であるという欠点が
あつた。

本発明は、端末あるいは交換機からの要求にし
たがつて、回線終端装置と交換機との間で制御信
号を送受し、網から端末に供給するクロツクを切
替えることを特徴とし、その目的は呼び毎に、ま
たは呼び内において、加入者の希望あるいは網の
現状に適する通信速度のの選択を経済的に実現す
ることにある。

次に本発明の実施例を図面について説明する。

第４図は本発明の第１の実施例の構成を示すブ
ロツク図であり、図において、１９は端末１７の
通信速度に適合するクロツクを、複数クロツクを
供給するクロツク供給回路２１およびクロツク選
択回路２２により、端末１７に供給し、ま多重化
装置２３により情報線７と時分割多重加入者線２
０とを接続する回線終端装置である。時分割多重
加入者線２０上の伝送フオーマツトは一例として
第５図に示すような、CCITT勧告X.５０に従う
マルチフレーム２４による構成が考えられる。
X.50マルチフレーム２４はマルチフレームの繰
返し周波数400Hzで20個（＃１〜＃20）のオクテ
ツト２５より成り、各オクテツト２５は同期用ビ
ツトFi（ｉ＝１，…，20）２６，データビツト
Dj（ｊ＝１，…，６）２７端末状態制御ビツト
Ｓ２８より成る。端末１７からの情報および端末
１７への情報を該多重加入者線２０を用いて伝送
するには、端末１７の通信速度に見合う個数のオ
クテツトをX.50マルチフレーム内に割付ける必
要がある。この時割付けられるオクテツトの集合
をチヤネルと呼ぶ。端末の通信速度の変更に応じ
て、このチヤネルに対するオクテツトの割付け
（以下、「チヤネル割付け」と呼ぶ。）を変更する
ことにより、複数速度での通信が可能となる。

第６図に速度対応のチヤネル割付けの例を示
す。第６図ａは、マルチフレーム２４内で１つの
オクテツト（＃１オクテツト）が割付けられた場
合の例で通信速度3.2Kb／Ｓチヤネルを表わして
いる。第６図ｂは、マルチフレーム２４内で２つ
のオクテツト（＃１，＃11オクテツト）が割付け
られた場合の例で、通信速度6.4Kb／Ｓチヤネル
を表わす。第６図ｃはマルチフレーム２４内で４
つのオクテツト（＃１，＃６，＃11，＃16）が割
付けられた場合の例で通信速度12.8Kb／Ｓチヤ
ネルを表わす。第６図ｄはマルチフレーム２４内
の20個の全てのオクテツトが割付けられた場合の
例で通信速度64Kb／Ｓチヤネルを表わす。

第４図において、端末１７が通信速度の変更を
要求し、交換機４からの制御により、多重加入者
線２０上のチヤネル割付けを変更し、端末１７へ
供給するクロツクの切替えを行う手順をシーケン
ス図第７図を用いて説明する。

第７図において、端末１７は回線終端装置１９
から供給されているクロツクに同期して発呼信号
２９を送る。交換機４は発呼信号２９により端末
１７の発呼を検出すると、端末１７に割付けられ
た多重加入者線２０上のチヤネルとダイヤル受信
回路を接続し、ダイアル可信号３０を端末１７に
対して送出する。端末１７はダイアル可信号３０
を受信すると、速度変更用としてあらかじめ定め
られたダイアル信号３１により通信速度の変更要
求を交換機４に知らせる。交換機４は該ダイアル
信号３１（速度変更要求信号）を受信すると端末
１７の要求する通信速度に適合する多重加入者線
２０上のチヤネル割付けを決定する。交換機４は
速度変更要求信号を正しく受信したことを示す確
認信号３２を端末１７に送る。この後、交換機４
は切断指示信号３３を送出し、端末１７は切断確
認信号３４を受信すると、この呼を一旦切断す
る。交換機４は速度変更要求信号３１受信後に決
定したチヤネル割付けを行なうために、回線終端
装置１９の割付け変更を指示する信号３５を、回
線終端装置１９に送出した後、該交換機４は新た
に割付けたチヤネルを用いて端末１７との信号送
受を行う準備を完了する。回線終端装置１９は交
換機４よりの変更指示信号３５に基づいて、端末
への割付けチヤネルの変更を行う。割付け変更が
完了すると、端末１７には新しい通信速度のクロ
ツク３６が供給される。端末１７はクロツク３６
に同期して、新しい通信速度での通信を行う準備
を完了する。

上記例では端末１７が複数速度での通信機能を
有する場合について述べたが、本発明によれば端
末が固定された１種類の速度でしか通信できず、
第８図のように、複数の端末３７，３８を切替ス
イツチ３９を用いて、切替えて使用する場合、端
末の切替えにより速度切替を実現することができ
る。この場合は現在接続されている端末を用い
て、第７図の信号シーケンスを実行すればよい。
第７図のシーケンスにおいて、切断確認信号３４
を送出した後、切替スイツチ３９を切替えて、切
替えられた端末で新速度のクロツク３６を受信
し、これに同期して通信を行うことができる。

本発明による通信方式を実現する回線終端装置
１９の構成例のブロツク図を第９図に示す。同図
において、４０は多重加入者線２０上の信号の符
号化形式を端末での信号の符号化形式に変換する
符号変換回路、４１はクロツク抽出回路、４２は
マルチフレーム同期回路、４３はオクテツト受
信・分離回路、４４―１は分離回路、４４―２は
多重化回路、４５はオクテツト組立・送信回路、
４６は多重加入者線上でマルチフレーム同期をと
るためにオクテツトのＦビツト位置に挿入される
マルチフレームパターンを発生するフレームパタ
ーン発生回路、４７は端末からの送信信号を多重
加入者線上の信号の符号形式に変換する符号変換
回路、４８は制御回路、４９はチヤネル割付けメ
モリ、４９―１はクロツク供給回路である。なお
第９図、さらに第１０図〜第１８図において、線
に付した，，…等の符号は、同一番号の線
が相互に接続されていることを示す。

通常の通信においては、多重加入者線２０から
伝送されてくる信号は符号変換回路４０により符
号変換され、クロツク抽出回路４１により信号送
受に必要なクロツクが抽出される。

マルチフレーム同期回路４２は、クロツク抽出
回路４１からのクロツクを用いて変換回路４０か
らの信号から、多重加入者線上の伝送形式である
マルチフレーム（第５図２４）の先頭を識別し、
回線終端装置１９内の各ブロツクの動作に必要な
クロツクを作成する。変換回路４０からの入力信
号はオクテツト受信・分離回路４３により、オク
テツトを構成するデータビツト（Ｄビツト）と信
号ビツト（Ｓビツト）が分離される。分離回路４
４―１は端末に割付けられたチヤネル上を伝送さ
れてきた上記のＤビツトとＳビツトを抽出して、
各々端末とのインタフエース線、Ｒ線、Ｉ線に送
出する。端末からインタフエース線、Ｔ線、Ｃ線
により転送されてくる、ＤビツトおよびＳビツト
は、多重化回路４４―２によりチヤネル割付けメ
モリ４９にて指定される端末への割付けチヤネル
上に転送され、オクテツト組立・送信回路４５に
よりフレームパターン発生回路４６から出力され
るフレームビツトとともにオクテツトに組立てら
れる。オクテツト信号は符号変換回路４７により
符号変換された後、多重加入者線２０上に送出さ
れる。分離回路４４―１および多重化回路４４―
２を制御し端末にチヤネルを割付けるのはチヤネ
ル割付けメモリ４９である。チヤネル割付けメモ
リ４９は、第５図に示す多重加入者線上のマルチ
フレーム２４のオクテツト対応のタイムロツトに
同期してアクセスされ、該タイムスロツトが端末
に割付けられているか否かを、分離回路４４―１
および多重化回路４４―２に対して指定する。

端末が速度を切替えるためには、該チヤネル割
付けメモリ４９に記憶されたタイムスロツト番号
（オクテツト番号）と端末速度の対応関係（第６
図参照）を交換機からの指示により書きかえ新ら
たに端末速度に対応したチヤネルを端末に割付け
る必要がある。

制御回路４８は交換機からの割付け制御信号を
受信し、該信号にしたがつて、チヤネル割付けメ
モリ４９の内容を書きかえ、端末速度に対応した
チヤネルを端末に与える。また、該制御回路４８
はクロツク供給回路４９―１を制御し、該回路４
９―１が作成する各種速度のクロツクから端末速
度に対応したクロツクを選択し、インタフエース
線、Ｓ線を用いて端末に供給する。

第９図に示す回線終端装置１９を構成する各回
路の構成例を、第１０図から第１８図に示す。な
お第１０図〜第１８図において線に付した，
，…等の符号は、第１０図〜第１８図を通じ
て同一番号の線は相互に接続されていることを示
す。

第１０図は第９図の符号変換回路４０、および
クロツク抽出回路４１の実現例を示す図である。
符号変換回路４０は、多重加入者線２０上を伝送
されてくるバイポーラ信号（１を表わすビツトが
正負の値を交互にとる信号）を、ユニポーラ信号
（１を表わすビツトが常に同一の極性をとる信
号）に変換する、バイポーラ／ユニポーラ変換
回路４０１により構成される。クロツク抽出回路
４１に変化検出回路４１１、発振回路４１２、位
相比較回路４１３、および分周回路４１４から成
る。変化検出回路４１１は、入力信号の周波数
より十分大きな周波数のクロツクパルス発振回路
４１２から受け、このクロツクパルスにより入力
信号をサンプリングすることにより、入力信号の
立上りを検出する。位相比較回路４１３は分周回
路４１４から出力される、入力信号と同一周波
数のクロツクパルスの位相と、入力信号の立上り
点の位相を比較し、出力パルスの倍相を制御す
る。分周回路４１４位相比較回路４１３から位相
制御された信号を受信し、分周することにより、
入力信号と同一周波数（64KHz）のクロツクパル
スを発生する。

第１１図はマルチフレーム同期回路４２の実現
例である。

選択回路４２１は64KHzの入力データ信号列
から、分周回路４２８の8Kclにより8KHzの周期
でビツトを抽出し論理積回路AND４２２を経て
シフトレジスタに入力する。シフトレジスタ４２
３、排他的論理和回路XOR₁４２６、デコーダ４
２４は第１５図に示すフレームパターン発生回路
４６と同様の構成であり、シフトレジスタ４２３
への入力ビツト列が該フレームパターン発生回路
から発生するX.50フレームパターン
（A1101001000010101110（Ａは正常時“１”，異
常時“０”））と一致すれば、排他的論理和回路
XOR₁４２６の出力ビツトと、シフトレジスタ４
２３への入力ビツトが一致する性質がある。なお
デコーダ４２４はシフトレジスタ４２３の出力が
特定のビツト列（“01110”）であることを検出し
たとき“０”を出力し、論理積回路AND４２２
の出力を“０”とし、シフトレジスタ４２３に
“０”を入力する。

いま、排他的論理和回路XOR₁４２６の出力ビ
ツトとシフトレジスタ４２３への入力ビツトが一
致しないと排他的論理和回路XOR₂４２７はパル
ス“１”を発生する。同期保護回路４２５は排他
的論理和回路XOR₂４２７の出力が“１”を定め
られた回数（例えば８回）以上続けると、抽出ビ
ツト列がフレームパターンでないと判定し、分周
回路４２８を制御し8KHzクロツク8Kclの位相
をずらす。選択回路４２１は、次の位相でビツト
を抽出し、シフトレジスタ４２３に入力し、排他
的論理和回路XOR₁４２６の出力ビツトと入力ビ
ツトとの比較を排他的論理和回路XOR₂４２７で
行う。両ビツトが一致して、排他的論理和回路
XOR₂４２７の出力に“０”が定められた回数
（例えば５回）以上続くと、同期保護回路４２５
は抽出ビツト列がフレームパターンであり、同期
が確立したと判定する。このとき、分周回路４２
８からは入力信号列中のフレームビツトに同期
した8KHzのクロツクパルス（8Kcl）が発生さ
れる。なおこの外相互に位相の異るクロツクパル
ス8Kcl₁，8Kcl₂，8Kcl₃をも発生する。

第１２図はオクテツト受信・分離回路４３の実
現例である。４３１は信号を直列に入力して並列
に出力するシフトレジスタSIPOである。シフト
レジスタSIPO４３１は64KHz周期の入力データ
列を入力して、オクテツト中のデータビツト
（d₀〜d₅）と制御ビツトｉを並列に出力する。また
分周回路４２３は、64KHzのクロツクから48K
Hzのクロツク48Kclを作成する。

第１３図は分離回路４４―１の実現例である。
同図において４４―１１はP₀〜P₅端子への信号を
Ps端子へのクロツクに同期して並列に入力しCP
端子へのクロツク信号にしたがつてSo端子に直
列に出力するシフトレジスタPISO、４４―１２
はＤ端子への信号をCP端子へのクロツクに同期
して入力し、その入力を次のクロツクパルスが来
るまで出力端子Ｑに出力し続けるフリツプフロツ
プFF、４４―１３は論理積回路ANDである。シ
フトレジスタPISO４４―１１はオクテツト受
信・分離回路４３の出力（d₀〜d₅）をクロツク
ts（後述）で入力することにより、端末で受信
すべきデータビツト列をとりこみ、これをクロツ
クtclで直列に端子Soを介してＲ線に出力す
る。クロツクtclは端末速度に対応するクロツ
ク、クロツクtsは64Kb／Ｓ多重加入者線２０
上で端末に割付けられたチヤネル位置を示すクロ
ツクであり、いずれもクロツク供給回路４９―１
により供給される。

フリツプフロツプFF４４―１２はオクテツト
受信・分離回路４３よりの出力ｉを、クロツク
tsとtclの一致するタイミング（論理積回路
AND４４―１３より得られる。）で入力し、端子
Ｑを介してＩ線に出力する。

第１４図は多重化回路４４―２の実現例であ
る。同図において、４４―２３，４４―２７は入
力Ｓの値により入力信号を選択して出力するセレ
クタSEL₁，SEL₂、４４―２４，４４―２８はＳ
端子にパルスが入力したときＱ端子に“１”を、
Ｒ端子にパルスが入力したときにＱ端子に“０”
を出力するフリツプFF₁，FF₂、tcl，ts，
tbuはクロツク供給回路４９―１から供給され
るクロツク、ｂは制御回路４８から与えられる
信号である。

シフトレジスタSIPO４４―２１は、端末から
Ｔ線上を送られてくる直列信号をクロツクtcl
に同期して受信し６ビツト蓄積する。シフトレジ
スタPISO４４―２２は、クロツクtsで、シフ
トレジスタSIPO４４―２１に著積された６ビツ
トの情報を並列に入力し、クロツクtbuで入力
情報を端子Soより出力する。セレクタSEL₁４４
―２３はフリツプフロツプFF₁４４―２４の出力
Ｑが“０”のとき、即ちクロツクtbuに同期し
てシフトレジスタPISO４４―２２の出力信号を
選択し、他のタイミングではレジスタ４４―２５
に著積された制御回路４８よりの信号ｂを選択
して、48KHzの信号ｔとして出力する。

フリツプフロツプFF₃４４―２６は、端末から
Ｃ線上を送られてくる信号をクロツクtsに同期
して抽出し出力する。セレクタSEL₂４４―２７
はクロツクtbuに同期してフリツプフロツプ
FF₁４４―２６の出力を選択して、他のタイミン
グでは“０”のレベル信号を選択して、48KHzの
信号Ｃとして出力する。AND−４２−２９、
AND42―29′は論理積回路であり、クロツクtbuお
よび48KclでセレクタSEL₁４４―２３、セレクタ
SEL₂４４―２７を制御する際使用される。

第１５図はオクテツト組立送信回路４５、フレ
ームパターン発生回路４６、および符号変換回路
４７の実現例である。

オクテツト組立送信回路４５において、シフト
レジスタSIPO４５１は多重化回路４４―２の出
力である48KHzの直列信号ｔを受信し、６ビツト
蓄積する。シフトレジスタPISO４５２は信号
Ｃ、シフトレジスタSIPO４５１の６ビツト蓄積
情報端子から出力するP₀〜P₅およびフレームパタ
ーン発生回路４６の出力を8KHzのクロツク8KCl
で入力し、８ビツトでオクテツトを構成し、こ
れを64KHzのクロツク64KClで出力端S₀より直
列に出力する。フレームパターン発生回路４６は
シフトレジスタ４６１、排他的論理和回路XOR
４６３、およびデコーダ４６４から構成される。
５段のシフトレジスタ４６１に最初、特定ビツト
列（“00111”）をプリセツトしておき、２段目の
出力S₂と５段目の出力S₅の排他的論理和XORを
１段目に帰還し、シフトを続ける。この排他的論
理和XORの出力ビツト列がX.50マルチフレーム
パターンとなる。デコーダはXORの出力が周期
２０のX.50マルチフレームパターンとなるよう
に、シフトレジスタ４６１の出力が特定のビツト
列（“01110”）を検出した時だけ“０”を出力し
論理積回路AND４６２を制御しシフトレジスタ
に“０”を入力する。

符号変換回路４７はユニポーラ／バイポーラ変
換回路４７１により、ユニポーラ信号をバイポー
ラ信号に変換して加入者線２０に送出する。

第１６図は、制御回路４８の実現例である。

制御回路４８は、交換機４からの制御信号が転
送されてくるチヤネルのタイミングで、オクテツ
ト受信分離回路４３より制御信号（d₀〜d₅）を
受信レジスタ４８１に入力する。デコーダ４８２
は受信信号をデコードして信号（a₀〜a₄，
ｄ），ｂ，（S₁，S₂）を出力する。信号a₀〜a₄
は、チヤネル割付けメモリ４９への書きこみアド
レス、信号ｂは交換機４への応答信号または加入
者線２０の空きチヤネルに挿入する適当なレベル
信号、ｄはチヤネル割付けメモリ４９内のメモリ
への書込みデータ、S₁，S₂はクロツク供給回路４
９―１へのクロツク選択指示信号である。

第１７図はチヤネル割付けメモリ４９の実現例
である。

第１７図において、8Kcl₁，_２，_３は各々位相
の異なる8KHzのクロツクであり、マルチフレー
ム同期回路４２の分周回路４２８から供給され
る。

チヤネル割付けメモリ４９は、２０ワードのメ
モリ４９１を中心にして構成され、該メモリ４９
１の各アドレスは１個のX.50マルチフレームを
構成する20個のタイムスロツトに対応している。
メモリ４９１の各アドレスの内容は、アドレスに
対応するタイムスロツトが端末に割付けられてい
るか否かを指定する。メモリ４９１へのデータｄ
の書込みは、制御回路４８から与えられ、一旦ア
ドレスラツチレジスタ４９４にラツチしたアドレ
スa₀〜a₄に対して、レジスタ４９２に蓄えたデー
タｄを書込むことにより行われる。セレクタ４９
３は、フリツプフロツプFF₂４９８の出力Ｑが
“０”、即ちクロツク8Kcl₃に同期してアドレスラ
ツチレジスタ４９４の内容を、メモリ４９１への
書込みアドレスとして選択し、フリツプフロツプ
FF₂４９８の出力が“１”のとき、即ちクロツク
8Kcl₁に同期して、20進カウンタ４９５の出力
を、メモリからの読出しアドレスとして選択す
る。

端末に割付けられたチヤネルに対応するメモリ
４９１のアドレスには“１”が書きこまれてお
り、他のアドレスには“０”が書きこまれてい
る。

そこで、メモリ４９１から8KHzの周期で読出
される出力（フリツプフロツプFF₁４９７により
その時間長が規正される。）と、48KHzのクロツ
ク48Kclとの論理積を論理積回路AND４９６にて
とることにより、端末に割付けられたチヤネルに
対応したクロツクtbuが作成される。

第１８図はクロツク供給回路４９―１の実現例
である。

分周回路４９―１１は48KHzのクロツク48Kcl
を分周して、端末速度に対応する2.4，4.8，
9.6，48KHzのクロツクと、さらに各々を６分周
した0.4，0.8，1.6，8KHzのクロツクを作成す
る。セレクタ４９―１２は制御回路４８からの制
御信号（S₁，S₂）にしたがつて、端末速度に対
応するクロツクtclと、それを６分周したクロ
ツクtsを選択する。ここに信号S₁，S₂が、S₁，
S₂のビツトにより表わされる２進数の値として
０，１，２，３をとることにより、対応する周波
数のクロツクが選択される。

本発明による速度選択通信方式を自現する交換
機４は従来の時分割交換機で可能である。

第１９図に交換機の構成例を示す。第１９図に
おいて５０は多重分離装置、５１は入側のハイウ
エイ、５２は出側のハイウエイ、５３は情報をオ
クテツト単位で一旦蓄積するメモリ、５４は入側
のハイウエイ５１上を伝送されてくる情報を書き
こむためのメモリ５３のアドレスを指定するメモ
リ、５５は出側のハイウエイ５２の所要のタイム
スロツトに読出すためのメモリ５３のアドレスを
指定するメモリ、５６はハイウエイからの信号を
処理する信号処理部、５７は交換機を制御する中
央制御装置である。

ハイウエイ上のタイムスロツトと端末への割付
けチヤネルとの対応はメモリ５４により実現され
る。したがつて、端末の速度切替に伴うチヤネル
割付けの変更は、中央制御装置５７によるメモリ
５４の書きかえにより行われる。信号処理部５６
は端末・交換機間、回線終端装置・交換機間の信
号送受にも使用される。

以上の説明は回線終端装置１９に一端末を接続
して通信を行う場合について行つたが、回線終端
装置１９に複数の収容位置を設け、各収容位置に
チヤネル割付けメモリにより多重加入者線上のチ
ヤネルを割付けることにより、複数端末の同時通
信も実現できる。

本発明の第二の実施例を第２０図に示す。同図
において、５８は網から与えられるクロツクに同
期して複数速度で通信できる端末、５９は端末５
８に端末が要求する通信速度のクロツクを供給す
る回線終端装置、６０は端末５８の最高の通信速
度よりも高速度で情報を伝送する加入者線であ
る。本実施例においては、加入者線６０上の伝送
フオーマツトとして、前記実施例のような
CCITT勧告X.50に従うマルチフレーム構成によ
らず、第２０図に示すように、端末５８からの情
報Ｉは回線終端装置５９にて一定長のフレームに
組立てられ、同期用フラグＦ（例えば
“01111110”）でかこまれて加入者線６０上を高速
度で交換機４に伝送される。逆に交換機４からの
情報は回線終端装置５９にて同期用フラグＦが削
除されて、端末５８に端末５８の通信速度で送信
される。端末５８から速度変更要求があると交換
機４は回線終端装置５９に制御信号を送り、端末
５８に与えるクロツクを切替える。このような速
度変更の信号シーケンスは第７図と同様のシーケ
ンスで実現できる。

第２１図に第２０図における回線終端装置５９
の構成例を示す。同図において、６２は端末から
の情報を受信し、フレームに組立てる送信バツフ
ア、６３は交換機から情報を受信し、端末の通信
速度で端末に送信する受信バツフア、６４は加入
者線６０からクロツクを抽出し、端末の要求する
通信速度のクロツクを作成するクロツク作成回
路、６５は交換機との間で制御信号を送受するた
めの信号送受信装置である。なお４０，４７は第
９図と同様符号変換回路である。

端末５８から情報線Ｔ線上を伝送されてくる情
報は送信バツフア６２にて受信され、同期用フラ
グを付加され符号変換回路４７により加入者線上
の符号形式に変換された後、高速度で加入者線６
０に伝送される。加入者線６０から端末に向う情
報は符号変換回路４０により符号変換された後、
受信バツフア６３にて同期用フラグを削除された
後、端末の通信速度にて情報線Ｒ線を通じて端末
に送られる。信号送受信装置６５は通信速度の切
替時に交換機からの制御信号を受信し、該信号に
基づき、クロツク作成回路６４を制御し、端末に
インタフエース線Ｓ線を通じて供給されるクロツ
クを切替えて、端末の速度を切替える。

以上説明したように、本発明の速度選択通信方
式によれば、端末または交換機からの要求にした
がつて随時、端末の通信速度の切替が可能であ
り、一加入により各種速度の端末との通信が可能
であり、加入者の希望により短時間内の伝送が必
要な場合には高速度、そうでない場合には経済速
度の選択という通信内容による速度選択が可能で
あり、また網のトラヒツク状況によつては、通信
速度の変更により空チヤネルを利用することが可
能となり、トラヒツクの疎通を良好にできるとい
う利点がある。

【図面の簡単な説明】

第１図はデイジタル交換網における端末の収容
方式図、第２図は従来技術による通信速度切替可
能な端末の収容方式の一例を示す図、第３図は第
２図とは異る従来方式を示す図、第４図は本発明
の第１の実施例の構成を示すブロツク図、第５図
は第４図における多重加入者線上の伝送フオーマ
ツトを示す図、第６図は第４図の実施例における
各種速度に対する多重加入者線上のチヤネル割付
けを示す図、第７図は速度切替手順を示す図、第
８図は端末切替により速度切替を実現する場合の
接続図、第９図は第４図における回線終端装置の
構成例のブロツク図、第１０図は第９図の符号変
換回路４０およびクロツク抽出回路４１の実現例
のブロツク図、第１１図は第９図のマルチフレー
ム同期回路４２の構成例のブロツク図、第１２図
は同じくオクテツト受信・分離回路４３の構成例
のブロツク図、第１３図は同じく分離回路４４―
１の構成例のブロツク図、第１４図は同じく多重
化回路４４―２の構成例のブロツク図、第１５図
は同じくオクテツト組立送信回路４５、パターン
発生回路４６および符号変換回路４７の構成例の
ブロツク図、第１６図は同じく制御回路４８の構
成例のブロツク図、第１７図は同じくチヤネル割
付けメモリ４９の構成例のブロツク図、第１８図
は同じくクロツク供給回路４９―１の構成例のブ
ロツク図、第１９図は本実施例に使用可能な従来
の時分割交換機の構成を示すブロツク図、第２０
図は本発明の第２の実施例およびこの実施例にお
ける加入者線上の伝送フオーマツトを示す図、第
２１図は第２０図の本発明の第２の実施例に対す
る回線終端装置の構成例のブロツク図である。１，８，９，１０，３７，３８，５８……端
末、２，１１，１２，１３……従来の回線終端装
置、３，１４，１５，１６，２０，６０……加入
者線、４……時分割交換機、５……クロツク供給
回路、６……クロツク線、７……情報線、１７…
…複数速度での通信機能を有する端末、１８……
切替スイツチ、１９，５９……本発明の回線終端
装置、２１……クロツク供給回路、２２……クロ
ツク選択回路、２３……多重化装置、２４……
X.50マルチフレーム、２５……オクテツト、２
６……同期用ビツト、２７……データビツト、２
８……端末状態制御ビツト、２９……発呼信号、
３０……ダイアル可信号、３１……ダイアル信
号、３２……確認信号、３３……切断指示信号、
３４……切断確認信号、３５……割付変更指示信
号、３６……新速度のクロツク、３９……切替ス
イツチ、４０……符号変換回路、４１……クロツ
ク抽出回路、４２……マルチフレーム同期回路、
４３……オクテツト受信・分離回路、４４―１…
…分離回路、４４―２……多重化回路、４５……
オクテツト組立・送信回路、４６……フレームパ
ターン発生回路、４７……符号変換回路、４８…
…制御回路、４９……チヤネル割付けメモリ、４
９―１……クロツク供給回路、５０……多重化装
置、５１……入ハイウエイ、５２……出ハイウエ
イ、５３，５４，５５……メモリ、５６……信号
処理部、５７……中央制御装置、６２……送信バ
ツフア、６３……受信バツフア、６４……クロツ
ク作成回路、６５……信号送受信装置。

Claims

【特許請求の範囲】

１端末が網から与えられるクロツクに同期して
情報を送受信するデイジタル交換網において、端
末と加入者線路を接続し、端末に網からの同期用
クロツクを供給する回線終端装置に、該終端装置
と交換機との間で制御信号を送受信する手段およ
び端末に供給する同期用クロツクの速度を切替え
る手段を設け、端末あるいは交換機の通信速度変
更要求に基づき、該終端装置と交換機との間で制
御信号を送受し、交換機から該回線終端装置に送
られる制御信号により、該回線終端装置から端末
に供給する同期用クロツクを上記変更要求におい
て指定された速度に切替えることを特徴とする速
度選択通信方式。