JPS626384A - 集積化された光電センサ− - Google Patents
集積化された光電センサ−Info
- Publication number
- JPS626384A JPS626384A JP61143977A JP14397786A JPS626384A JP S626384 A JPS626384 A JP S626384A JP 61143977 A JP61143977 A JP 61143977A JP 14397786 A JP14397786 A JP 14397786A JP S626384 A JPS626384 A JP S626384A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric sensor
- image
- cell
- storage means
- integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V10/00—Arrangements for image or video recognition or understanding
- G06V10/20—Image preprocessing
- G06V10/36—Applying a local operator, i.e. means to operate on image points situated in the vicinity of a given point; Non-linear local filtering operations, e.g. median filtering
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Multimedia (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Image Processing (AREA)
- Image Analysis (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Character Input (AREA)
- Image Input (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、基板上に形成されたセルの配列によって構成
される集積化された光電センサー、またはレティナ（ｒ
ｅｔ １ｎａ）に関し、特に、パターン認識及び／又は
パターン配置のための画像の取り込み及び処理に関する
。
される集積化された光電センサー、またはレティナ（ｒ
ｅｔ １ｎａ）に関し、特に、パターン認識及び／又は
パターン配置のための画像の取り込み及び処理に関する
。
［従来の技術］
一般に、画像の取り込み及び処理の現在のシステムとし
て、・フォトダイオードの配列のようなアナログセンサ
ーが用いられており、連続する処理のための２値画像を
構成するために、連続して直列信号化、ディジタル化及
び記憶を行うためにアナログ信号の形で画像から情報が
抽出される。
て、・フォトダイオードの配列のようなアナログセンサ
ーが用いられており、連続する処理のための２値画像を
構成するために、連続して直列信号化、ディジタル化及
び記憶を行うためにアナログ信号の形で画像から情報が
抽出される。
２個画像処理のための１つの特別な演算法が、ある与え
られた画像を２値画像の処理結果に変換するための隣接
組み合わせ処理（ＮｅｉｇｈｂｏｒｈｏｏｄＣｏｍｂｉ
ｎａｔｏｒｉａｌ −Ｐ ｒｏｃｅｓｓｉｎｇｓ１以下
、ＮＣＰ処理という。）のアルゴリズムによって構成さ
れる。
られた画像を２値画像の処理結果に変換するための隣接
組み合わせ処理（ＮｅｉｇｈｂｏｒｈｏｏｄＣｏｍｂｉ
ｎａｔｏｒｉａｌ −Ｐ ｒｏｃｅｓｓｉｎｇｓ１以下
、ＮＣＰ処理という。）のアルゴリズムによって構成さ
れる。
平面離散の数学的形態学の幾何学的演算法がそのような
アルゴリズムの例として最も広く用いられている。画像
の処理結果の各要素又は画素（ｐｉｘｅｌ）の２値が、
その与えられた画像において対応する画素及びその隣接
する画素の値から決定され、特に取り扱われる画像にお
いて認識され又は配置されるパターンに依存して、連続
する所定の基本画像パターンとのプールの組み合わせに
よって決定される。ここで、上記画像の画素は、値“Ｌ
”、“Ｈ“又は任意の値である。
アルゴリズムの例として最も広く用いられている。画像
の処理結果の各要素又は画素（ｐｉｘｅｌ）の２値が、
その与えられた画像において対応する画素及びその隣接
する画素の値から決定され、特に取り扱われる画像にお
いて認識され又は配置されるパターンに依存して、連続
する所定の基本画像パターンとのプールの組み合わせに
よって決定される。ここで、上記画像の画素は、値“Ｌ
”、“Ｈ“又は任意の値である。
ディジタル化された画像上で現在よく用いられている、
例えばＮＣＰアルゴリズム又は他の画像処理演算法は、
重要であって又は特別な処理手段（テーブルプロセッサ
）を必要としており、時間及び機器の両方の点で高価な
ものとなる。
例えばＮＣＰアルゴリズム又は他の画像処理演算法は、
重要であって又は特別な処理手段（テーブルプロセッサ
）を必要としており、時間及び機器の両方の点で高価な
ものとなる。
画像を取り込むために、同一基板上で異なる光電素子と
関係するアナログ・ディジタル変換手段と記憶手段とと
もに、光電素子を集積化することが提案されている。従
って、ディジタル化された画像は光電センサーの出力に
おいて直接得られるが、画像処理の時間及び手段におい
て時間を節約できず、その手段が高価なものとなる。
関係するアナログ・ディジタル変換手段と記憶手段とと
もに、光電素子を集積化することが提案されている。従
って、ディジタル化された画像は光電センサーの出力に
おいて直接得られるが、画像処理の時間及び手段におい
て時間を節約できず、その手段が高価なものとなる。
［発明の目的］
本発明の目的は、処理時間を連続して減少でき取り込ま
れた画像を処理するため手段を簡単化することができる
集積化された光電センサーを提供することにある。
れた画像を処理するため手段を簡単化することができる
集積化された光電センサーを提供することにある。
また、もう１つの本発明の目的は、ＮＣＰアルゴリズム
によって画像を処理するために特に用いにある。
によって画像を処理するために特に用いにある。
［発明の構成］
以上の目的を達成するため、本発明は、基板上に形成さ
れるセルの配列を含む集積化された光電センサーであっ
て、 各セルが光電センサニ上に形成された画像の１個の画素
の値を表わす信号を供給するための光電素子と、上記光
電素子と接続され上記信号を２値情報に変換するための
変換手段と、上記変換手段に接続され上記２値情報を記
憶するための記憶手段と、上記基板上に形成されセルの
上記記憶手段に接続される基本プロセッサとを備え、上
記記憶手段が２値情報を１個のセルから任意の隣接する
セルへ転送するためにシフトレジスタの２次元配列で設
けられ、 上記シフトレジスタと基本プロセッサが、上記画像の画
素の値を表わす２値情報を同時に記憶することによって
画像の取り込み、上記記憶された２値情報についての同
時かつ並行処理の画像認識、艙１ｃシー雪コ梼壬縣ト松
ｌ斗スは旦小愈当；入入ル由１智十るために制御入力に
並列に接続されることを特徴とする。
れるセルの配列を含む集積化された光電センサーであっ
て、 各セルが光電センサニ上に形成された画像の１個の画素
の値を表わす信号を供給するための光電素子と、上記光
電素子と接続され上記信号を２値情報に変換するための
変換手段と、上記変換手段に接続され上記２値情報を記
憶するための記憶手段と、上記基板上に形成されセルの
上記記憶手段に接続される基本プロセッサとを備え、上
記記憶手段が２値情報を１個のセルから任意の隣接する
セルへ転送するためにシフトレジスタの２次元配列で設
けられ、 上記シフトレジスタと基本プロセッサが、上記画像の画
素の値を表わす２値情報を同時に記憶することによって
画像の取り込み、上記記憶された２値情報についての同
時かつ並行処理の画像認識、艙１ｃシー雪コ梼壬縣ト松
ｌ斗スは旦小愈当；入入ル由１智十るために制御入力に
並列に接続されることを特徴とする。
［実施例コ
第１図は、本発明の一実施例である集積化された光電セ
ンサー（ｒｅｔ １ｎａ）のブロック図であり、この光
電センサーは同一基板上で集積化され、相互に接続され
た独立セルＩＯを配列することによって構成される。
ンサー（ｒｅｔ １ｎａ）のブロック図であり、この光
電センサーは同一基板上で集積化され、相互に接続され
た独立セルＩＯを配列することによって構成される。
第１図及び第２図の各セル１０は、光電素子１１を備え
ており、この光電素子１１はＮＭＯ９技術を用いて形成
されるフォトダイオード−で構成され、このフォトダイ
オードは例えば第３図に示すように、Ｐ″″基板上でＮ
“拡散を行うことによって形成することができる。その
ようなＮ＋拡散は、５ｉＯｚにてなるパッシベーション
層を介して行い、垂直構造のフォトダイオードを構成す
ることが公知となっている。好都合にも、フォトダイオ
ード１１は、詳細後述されるように、各セルを相互に接
続するために、基板に形成された導電Ｎ“層を用いるこ
とによって形成することができる。
ており、この光電素子１１はＮＭＯ９技術を用いて形成
されるフォトダイオード−で構成され、このフォトダイ
オードは例えば第３図に示すように、Ｐ″″基板上でＮ
“拡散を行うことによって形成することができる。その
ようなＮ＋拡散は、５ｉＯｚにてなるパッシベーション
層を介して行い、垂直構造のフォトダイオードを構成す
ることが公知となっている。好都合にも、フォトダイオ
ード１１は、詳細後述されるように、各セルを相互に接
続するために、基板に形成された導電Ｎ“層を用いるこ
とによって形成することができる。
第２図において、フォトダイオード１１は、電流源１１
ａ及び浮遊容ｆｆ１Ｌｌｂと並列に接続されるとともに
、アースと接続点Ａとの間に接続される。
ａ及び浮遊容ｆｆ１Ｌｌｂと並列に接続されるとともに
、アースと接続点Ａとの間に接続される。
この電流源１１ａは浮遊容ｊｌｌ ｌｂのもれ電流であ
る。その浮遊容量１１ｂはあるプリセットレベルに予め
充電されており、もれ電流の値はフォトダイオードの照
度の関数である。従って、所定の露出時間の後、浮遊容
量ｔｉｂの充電レベル、すなわち接続点Ａにおける電圧
はフォトダイオードが形成された光電センサーの表面領
域上で突出した画像素子の電圧値を示している。
る。その浮遊容量１１ｂはあるプリセットレベルに予め
充電されており、もれ電流の値はフォトダイオードの照
度の関数である。従って、所定の露出時間の後、浮遊容
量ｔｉｂの充電レベル、すなわち接続点Ａにおける電圧
はフォトダイオードが形成された光電センサーの表面領
域上で突出した画像素子の電圧値を示している。
接続点Ａの電圧は、アナログ・ディジタル変換（以下、
ＡＤ変換という。）及び記憶を行うための回路に印加さ
れ、この回路は、接続点Ａと接続点Ｂの間に接続される
第１のインバータＩｆと、出力回路がそれぞれ接続点Ｂ
と接続点Ｃ１及び接続点Ａと接続点りの間に接続される
２個のトランジスタＴＩ及びＩ２と、接続点Ｃと接続点
りの間に接続される第２のインバータ■２とを備えてい
る。
ＡＤ変換という。）及び記憶を行うための回路に印加さ
れ、この回路は、接続点Ａと接続点Ｂの間に接続される
第１のインバータＩｆと、出力回路がそれぞれ接続点Ｂ
と接続点Ｃ１及び接続点Ａと接続点りの間に接続される
２個のトランジスタＴＩ及びＩ２と、接続点Ｃと接続点
りの間に接続される第２のインバータ■２とを備えてい
る。
第１のインバータ１．１はＡＤ変換素子であり、接続点
Ａの電圧がインバータの動作しきい値に比べて高いか又
は低いかに依存して、接続点Ａの電圧を値“Ｌ”又は“
Ｈ”を有する２値情報に変換する。
Ａの電圧がインバータの動作しきい値に比べて高いか又
は低いかに依存して、接続点Ａの電圧を値“Ｌ”又は“
Ｈ”を有する２値情報に変換する。
このとき、画素（ｐｉｘｅｌ）のディジタル化が、所定
のしきい値と比較することによって行われる。
のしきい値と比較することによって行われる。
もし必要であれば、その比較は全体の光電センサーにわ
たって一定にしなくてもよい。これは、光電センサーの
位置に依存してフォトダイオードとディジタル変換のイ
ンバータとのアセンブリに対して、異なる感度を有する
ようにさせることによっても実現できる。この効果のた
めに、種々の手段が用いられるが、例えば光電領域を選
択的にマスキングする方法、浮遊容量の前置充電の電圧
値を異ならせる方法、変換器のしきい値を異ならせる方
法（基板上に形成されたインバータ■１のしきい値を異
ならせる方法）、又は露出時間を変調する方法を用いる
ことができる。処理される画像の各画素の各画素に対応
する１個のセルの代わりに、異なったしきい値を有する
複数のセルのグループを形成することによって、複数の
値を有する画像の符号化及び復号化を実現することがで
きるが、本実施例では依然２値構造（２値コード）を用
いている。
たって一定にしなくてもよい。これは、光電センサーの
位置に依存してフォトダイオードとディジタル変換のイ
ンバータとのアセンブリに対して、異なる感度を有する
ようにさせることによっても実現できる。この効果のた
めに、種々の手段が用いられるが、例えば光電領域を選
択的にマスキングする方法、浮遊容量の前置充電の電圧
値を異ならせる方法、変換器のしきい値を異ならせる方
法（基板上に形成されたインバータ■１のしきい値を異
ならせる方法）、又は露出時間を変調する方法を用いる
ことができる。処理される画像の各画素の各画素に対応
する１個のセルの代わりに、異なったしきい値を有する
複数のセルのグループを形成することによって、複数の
値を有する画像の符号化及び復号化を実現することがで
きるが、本実施例では依然２値構造（２値コード）を用
いている。
インバータ■１及びＩ２は、トランジスタＴ１及びＩ２
と、接続点Ａの電圧を変換して得られる２値情報を記憶
するための記憶回路を構成している。この記憶動作は、
・信号ｔ１及びＩ２によって制御されるトランジスタＴ
Ｉ及びＩ２を交互にスイッチングすることによって、イ
ンバータ■１及びＩ２を介して情報を複写することによ
って実現される。
と、接続点Ａの電圧を変換して得られる２値情報を記憶
するための記憶回路を構成している。この記憶動作は、
・信号ｔ１及びＩ２によって制御されるトランジスタＴ
Ｉ及びＩ２を交互にスイッチングすることによって、イ
ンバータ■１及びＩ２を介して情報を複写することによ
って実現される。
本発明の１つの特徴によれば、セル１０の複数の記憶回
路が、シフトレジスタの２次元配列として配置される。
路が、シフトレジスタの２次元配列として配置される。
これを実現するために、各ライン上でそれぞれトランジ
スタＳｌ及びＳ２を介して、あるセルの接続点Ｂ及びＡ
が左側の次のセルの接続点Ｃ及びＤに接続されることに
よって、複数のセルが接続される。１個のセルからもう
１つのセルへの情報の転送は、トランジスタＳｌ、Ｓ２
゜ＴＩ、Ｉ２．Ｖｌ及びｖ２に印加される制御信号ｓｌ
、ｓ２．ｔｌ、ｔ２．ｖｌ、ｖ２によって制御それる。
スタＳｌ及びＳ２を介して、あるセルの接続点Ｂ及びＡ
が左側の次のセルの接続点Ｃ及びＤに接続されることに
よって、複数のセルが接続される。１個のセルからもう
１つのセルへの情報の転送は、トランジスタＳｌ、Ｓ２
゜ＴＩ、Ｉ２．Ｖｌ及びｖ２に印加される制御信号ｓｌ
、ｓ２．ｔｌ、ｔ２．ｖｌ、ｖ２によって制御それる。
従って、右側へのシフトはトランジスタＳｌ及びＴ２を
閉じることによって制御され、左側へのシフトはトラン
ジスタＴ１及びＳ２を閉じることによって制御され、ま
た、上側へのシフトはトランジスタＶ２及びＴ１を閉じ
ることによって制御され、下側へのシフトはトランジス
タＴＩ及びＶｔを閉じることによって制御され、さらに
、斜めの右下側へのシフトはトランジスタＳ１及びＶｌ
を閉じることによって制御され、斜め左上側へのシフト
はトランジスタｖ２及びＳ２を閉じることによって制御
される。
閉じることによって制御され、左側へのシフトはトラン
ジスタＴ１及びＳ２を閉じることによって制御され、ま
た、上側へのシフトはトランジスタＶ２及びＴ１を閉じ
ることによって制御され、下側へのシフトはトランジス
タＴＩ及びＶｔを閉じることによって制御され、さらに
、斜めの右下側へのシフトはトランジスタＳ１及びＶｌ
を閉じることによって制御され、斜め左上側へのシフト
はトランジスタｖ２及びＳ２を閉じることによって制御
される。
本発明のもう１つの重要な特徴によれば、各セルｌＯが
同一基板上で集積化された基本プロセッサ１２を備えて
いる。クロック信号０１，０２゜０３．０４及びデータ
信号ｅ２は、上記基板上で形成される制御及びデータ管
理器によって異なったプロセッサに並列に印加される。
同一基板上で集積化された基本プロセッサ１２を備えて
いる。クロック信号０１，０２゜０３．０４及びデータ
信号ｅ２は、上記基板上で形成される制御及びデータ管
理器によって異なったプロセッサに並列に印加される。
各プロセッサ１２はさらに第２のデータ入力で、セルの
記憶回路で記憶され、接続点Ｂで得られる情報ｅｌを受
信する。最後に、プロセッサ１２のデータ出力は、後に
プロセッサによって出力される処理結果を示す情報を書
き込みができるように、トランジスタＴｓを介して記憶
回路の接続点Ｃに接続される。
記憶回路で記憶され、接続点Ｂで得られる情報ｅｌを受
信する。最後に、プロセッサ１２のデータ出力は、後に
プロセッサによって出力される処理結果を示す情報を書
き込みができるように、トランジスタＴｓを介して記憶
回路の接続点Ｃに接続される。
トランジスタＴｓのオフは、信号Ｏｓによって制御され
る。
る。
上述したように、本発明による集積化された光電センサ
ーは特に隣接組合せ処理（ＮＣＰ）のアルゴリズムとと
もに用いることに適している。上述の処理を複数の基本
処理に分割してもよいし、この分割を実現するためには
、ただ各セルで容易に積分可能である比較的簡単な手段
を必要とするだけである。上記各基本処理は、一般に、
処理される画素を表わす２値情報、隣接する画素を表わ
す２値情報、並びに処理される画像において認識され、
位置決定がなされるパターンの関数として予め決定され
る小さな基本画像を表わす２値データを処理するプール
演算のシーケンスを備えている。
ーは特に隣接組合せ処理（ＮＣＰ）のアルゴリズムとと
もに用いることに適している。上述の処理を複数の基本
処理に分割してもよいし、この分割を実現するためには
、ただ各セルで容易に積分可能である比較的簡単な手段
を必要とするだけである。上記各基本処理は、一般に、
処理される画素を表わす２値情報、隣接する画素を表わ
す２値情報、並びに処理される画像において認識され、
位置決定がなされるパターンの関数として予め決定され
る小さな基本画像を表わす２値データを処理するプール
演算のシーケンスを備えている。
これらの各２値データは異なるセルにおいて並行して必
要な処理を実行するために、異なったセルにアドレス割
り当てされる。この画像は、シフトレジスタを制御する
ことによって、適当に、上記処理の関数としてプロセッ
サの配列の前面にシフトされる。この処理の終りにおい
て、各画素に対する結果が連続処理が可能な対応する記
憶回路に入力される。従って、各画像が連続的にそれ自
身上で変換される。ＮＣＰアルゴリズムが画像のすべて
の画素上で実行される大規模でかつ画像が変換されずに
行われる並列処理は、大きな電力が得られるとともに、
処理を迅速に行うことができる。
要な処理を実行するために、異なったセルにアドレス割
り当てされる。この画像は、シフトレジスタを制御する
ことによって、適当に、上記処理の関数としてプロセッ
サの配列の前面にシフトされる。この処理の終りにおい
て、各画素に対する結果が連続処理が可能な対応する記
憶回路に入力される。従って、各画像が連続的にそれ自
身上で変換される。ＮＣＰアルゴリズムが画像のすべて
の画素上で実行される大規模でかつ画像が変換されずに
行われる並列処理は、大きな電力が得られるとともに、
処理を迅速に行うことができる。
その処理が終了したとき、情報はシフトレジスタを制御
することによって、光電センサーのエツジ上で１行毎に
検索される。２値は各縦の列に対して、連続する処理の
ために直列に処理し記憶するために、出力端子ｓｌ、ｓ
２．ｓ３’、・・・上で得られる。
することによって、光電センサーのエツジ上で１行毎に
検索される。２値は各縦の列に対して、連続する処理の
ために直列に処理し記憶するために、出力端子ｓｌ、ｓ
２．ｓ３’、・・・上で得られる。
基本プロセッサ１２の一実施例の詳細について第４図を
参照して説明する。排他的ＮＯＲゲートによって形成さ
れる比較器１２ａは、信号ｅｌ及びｅ２を受信し、その
比較器１２ａの出力はトランジスタＴＯＩを介して、２
個の入力を有するアンドゲート１２ｂの第１の入力に接
続される。一方、アンドゲート１２ｂの出力は、アンド
ゲート１２ｂの第２の入力に接続されるとともに、トラ
ンジスタＴＯ３を介して、２個の入力を有するオアゲー
ト１２ｃの第１の入力に接続される。オアゲート１２ｃ
の出力は、オアゲート１２ｃの第２の入力に接続され、
プロセッサ１２のデータ出力を構成する。信号０２及び
０４によって制御されるトランジスタＴＯ２及びＴＯ４
はそれぞれアンドゲート１２ｂとハイ論理レベル（Ｈ）
の接続点との間、及びオアゲート１２ｃとアース（Ｌレ
ベル）との間に接続される。トランジスタＴＯＩ及びＴ
Ｏ３は信号Ｏ１及び０３によって制御される。
参照して説明する。排他的ＮＯＲゲートによって形成さ
れる比較器１２ａは、信号ｅｌ及びｅ２を受信し、その
比較器１２ａの出力はトランジスタＴＯＩを介して、２
個の入力を有するアンドゲート１２ｂの第１の入力に接
続される。一方、アンドゲート１２ｂの出力は、アンド
ゲート１２ｂの第２の入力に接続されるとともに、トラ
ンジスタＴＯ３を介して、２個の入力を有するオアゲー
ト１２ｃの第１の入力に接続される。オアゲート１２ｃ
の出力は、オアゲート１２ｃの第２の入力に接続され、
プロセッサ１２のデータ出力を構成する。信号０２及び
０４によって制御されるトランジスタＴＯ２及びＴＯ４
はそれぞれアンドゲート１２ｂとハイ論理レベル（Ｈ）
の接続点との間、及びオアゲート１２ｃとアース（Ｌレ
ベル）との間に接続される。トランジスタＴＯＩ及びＴ
Ｏ３は信号Ｏ１及び０３によって制御される。
比較器１２ａは、対応する゛セルの画素に対応するデー
タ値ｅ２及びｅｌの比較を行い、情報をシフトした後、
隣接するセルについての比較を行う。
タ値ｅ２及びｅｌの比較を行い、情報をシフトした後、
隣接するセルについての比較を行う。
各セルに対して、導電センサ上で形成される画像を有す
る小さな所定の基本画像の組み合わせで構成されている
処理フェーズは、処理される画像の中での小さな基本画
像の画素と同じ相対的な位置を占有する画素とを連続的
に比較を行うことを含んでいる。
る小さな所定の基本画像の組み合わせで構成されている
処理フェーズは、処理される画像の中での小さな基本画
像の画素と同じ相対的な位置を占有する画素とを連続的
に比較を行うことを含んでいる。
処理のはじめにおいては、アンドゲート１２ｂの出力が
、トランジスタＴＯ２をオンにスイッチングすることに
よってレベルＨに初期化される。
、トランジスタＴＯ２をオンにスイッチングすることに
よってレベルＨに初期化される。
１つの小さな画像の処理のために連続的な比較の結果が
トランジスタＴＯＩを連続的にオンにスイッチングする
ことによって、アンドゲート１２ｂに伝送される。その
結果が正、すなわち、比較器の出力がレベルＨであると
き、アンドゲート１２ｂの出力は依然Ｈであるが、一方
、その結果が負、すなわち比較器の出力がレベルＬにな
ると、アンドゲート１２ｂの出力はＬに変わり、上記出
力がアントゲ−）１２ｂの入力に帰還されるので、小さ
な基本画像の処理に対応する連続して行われる比較が終
わるまで、アンドゲート１２ｂの出力が依然このレベル
を維持されている。
トランジスタＴＯＩを連続的にオンにスイッチングする
ことによって、アンドゲート１２ｂに伝送される。その
結果が正、すなわち、比較器の出力がレベルＨであると
き、アンドゲート１２ｂの出力は依然Ｈであるが、一方
、その結果が負、すなわち比較器の出力がレベルＬにな
ると、アンドゲート１２ｂの出力はＬに変わり、上記出
力がアントゲ−）１２ｂの入力に帰還されるので、小さ
な基本画像の処理に対応する連続して行われる比較が終
わるまで、アンドゲート１２ｂの出力が依然このレベル
を維持されている。
オアゲート１’２ｃは、トランジスタＴＯ４をオンにス
イッチングすることによって、ローレベル（Ｌ）に初期
化される出力を有する。連続する比較のそれぞれの終わ
りにおいて、アンドゲート１２ｂの出力は、トランジス
タＴＯ３をオンにスイッチングすることによってオアゲ
ート１２ｃの第１の入力に接続される。もし、いくつか
の小さな基本画像の処理中において、アンドゲート１２
ｂの出力がレベルＨであるとき、少なくとも１つの連続
する比較処理の終わりにおいて、オアゲート１２Ｃの出
力がレベルＨになり、オアゲート１２ｃの入力にその出
力が帰還されるためにそのレベルで維持される。上記１
つの連続する比較処理は、導電センサ上で形成された画
像の中の小さな基本画像の１つのパターン認識である。
イッチングすることによって、ローレベル（Ｌ）に初期
化される出力を有する。連続する比較のそれぞれの終わ
りにおいて、アンドゲート１２ｂの出力は、トランジス
タＴＯ３をオンにスイッチングすることによってオアゲ
ート１２ｃの第１の入力に接続される。もし、いくつか
の小さな基本画像の処理中において、アンドゲート１２
ｂの出力がレベルＨであるとき、少なくとも１つの連続
する比較処理の終わりにおいて、オアゲート１２Ｃの出
力がレベルＨになり、オアゲート１２ｃの入力にその出
力が帰還されるためにそのレベルで維持される。上記１
つの連続する比較処理は、導電センサ上で形成された画
像の中の小さな基本画像の１つのパターン認識である。
第２図から明らかなように、基本プロセッサの機能に関
するブロック図が第４図に示されており、その基本プロ
セッサは比較的小さな数のトランジスタを必要とし、そ
の結果導電センサの各セルを非常に簡単に集積化するこ
とができる。
するブロック図が第４図に示されており、その基本プロ
セッサは比較的小さな数のトランジスタを必要とし、そ
の結果導電センサの各セルを非常に簡単に集積化するこ
とができる。
従って、基本プロセッサの他の実施例は、必要とされる
プールの組み合わせを実行するために用いてもよい。
プールの組み合わせを実行するために用いてもよい。
簡単な基本処理の一例について第５図（Ｂ）を参照して
説明する。この例は、処理される画像の中での垂直のエ
ツジの画像認識に関する。参照する小さな基本画像は、
異なった値の水平に並置された２個の画素から構成され
る。すなわち、第５図（Ｂ）に示すように、１個の基本
画像ＩＭＡＩは、値Ｈの画素と、その左側の値りの画素
によって構成され、一方、基本画像ＩＭＡ２は、値りの
画素と、その左側の値Ｈの画素によって構成される。
説明する。この例は、処理される画像の中での垂直のエ
ツジの画像認識に関する。参照する小さな基本画像は、
異なった値の水平に並置された２個の画素から構成され
る。すなわち、第５図（Ｂ）に示すように、１個の基本
画像ＩＭＡＩは、値Ｈの画素と、その左側の値りの画素
によって構成され、一方、基本画像ＩＭＡ２は、値りの
画素と、その左側の値Ｈの画素によって構成される。
各セルＣ（ｉ、Ｄ（ｉ行、ｊ列）において実行される連
続するフェーズは次の通りである。
続するフェーズは次の通りである。
（１）初期化及び前置充電
パルス０２及び０４により、トランジスタＴＯ２及びＴ
Ｏ４をオンにスイッチングすることによって初期化を行
った後、接続点ＣにレベルＬを、並びに接続点Ａにレベ
ルＨを印加するために、パルスＯ３及びパルスｔ２によ
りトランジスタＴｓ及びＴ２をオンにスイッチングする
ことによって、フォトダイオード１１の浮遊容量を予め
充電する。
Ｏ４をオンにスイッチングすることによって初期化を行
った後、接続点ＣにレベルＬを、並びに接続点Ａにレベ
ルＨを印加するために、パルスＯ３及びパルスｔ２によ
りトランジスタＴｓ及びＴ２をオンにスイッチングする
ことによって、フォトダイオード１１の浮遊容量を予め
充電する。
（２）露出
最初のパルスｔ２の終わりにおいて、トランジスタＴ２
をオフにスイッチングすることによって導電センサを露
出する。
をオフにスイッチングすることによって導電センサを露
出する。
（３）ＩＭＡＩの処理
パルス０２及び０４によりプロセッサのゲート１２ｂ及
び１２ｃの初期化の後、第１の基本画像■ＭＡＩについ
て処理する。すなわち、パルスｅ２の第１のストローブ
におけるレベルＨのパルスｅ２と、セルＣ（ｉ、Ｄの画
素ｐ（ｉ、 Ｄの値とを比較し、パルス０１によってト
ランジスタＴＯ＋がオンにスイッチングされ、ゲート１
２ｂの入力に上記の比較結果が転送される。次に、パル
スｓｌとｔ２によって画像を右にシフトし、レベルして
あるパルスｅ２と画素ｐ（ｉ−１、ｊ）の値ｅｌが比較
される。第２のパルス０１によってゲート１２ｂの入力
におけるこの第２の比較結果が転送され、パルス０３に
よってトランジスタＴＯ３がオンとされ・、ゲー）１２
ｃの人力においてゲート＋２ｂの出力が転送される。
び１２ｃの初期化の後、第１の基本画像■ＭＡＩについ
て処理する。すなわち、パルスｅ２の第１のストローブ
におけるレベルＨのパルスｅ２と、セルＣ（ｉ、Ｄの画
素ｐ（ｉ、 Ｄの値とを比較し、パルス０１によってト
ランジスタＴＯ＋がオンにスイッチングされ、ゲート１
２ｂの入力に上記の比較結果が転送される。次に、パル
スｓｌとｔ２によって画像を右にシフトし、レベルして
あるパルスｅ２と画素ｐ（ｉ−１、ｊ）の値ｅｌが比較
される。第２のパルス０１によってゲート１２ｂの入力
におけるこの第２の比較結果が転送され、パルス０３に
よってトランジスタＴＯ３がオンとされ・、ゲー）１２
ｃの人力においてゲート＋２ｂの出力が転送される。
（４）ＩＭＡ、２の処理
パルス０２によってゲート１２ｂが再び初期化された後
、第２の基本画像ＩＭＡ２について処理される。すなわ
ち、パルスＳ２及びｔｌによって画像を左にシフトし、
レベルＨである信号ｅ２と画素ｐ（ｉ、 Ｄの値ｅ！と
が比較される。次・に、ゲート１２ｂの入力にその結果
が転送され、さらに左に新しくシフトする。さらに、レ
ベルしである信号ｅ２と画素ｐ（ｉ＋１ 、 Ｄの値と
を比較し、その結果をゲート１２ｂの入力に転送した後
、ゲート１２ｂの出力をゲート１２ｃの入力に転送する
。
、第２の基本画像ＩＭＡ２について処理される。すなわ
ち、パルスＳ２及びｔｌによって画像を左にシフトし、
レベルＨである信号ｅ２と画素ｐ（ｉ、 Ｄの値ｅ！と
が比較される。次・に、ゲート１２ｂの入力にその結果
が転送され、さらに左に新しくシフトする。さらに、レ
ベルしである信号ｅ２と画素ｐ（ｉ＋１ 、 Ｄの値と
を比較し、その結果をゲート１２ｂの入力に転送した後
、ゲート１２ｂの出力をゲート１２ｃの入力に転送する
。
（５）画像処理結果の書き込み及び表示パルス列Ｓ！及
びｔ２により、トランジスタＴｓをオンにスイッチング
することによって、記憶回路における結果を書き込み、
導電センサのエツジ上で取り込まれた画像を右へ連続的
にシフトすることによって出力する。
びｔ２により、トランジスタＴｓをオンにスイッチング
することによって、記憶回路における結果を書き込み、
導電センサのエツジ上で取り込まれた画像を右へ連続的
にシフトすることによって出力する。
記憶回路が隣接するセルの２値情報を後にシフトするこ
とにより記憶するので、画像の露出の終わりが、２値情
報ｅ１がデータｅ２と比較される第１回目の比較の瞬間
に対応することが記述される。
とにより記憶するので、画像の露出の終わりが、２値情
報ｅ１がデータｅ２と比較される第１回目の比較の瞬間
に対応することが記述される。
他の実施例によれば、プロセッサ１２によって実現でき
る基本処理のシーケンスに分割される非常に複雑なＮＣ
Ｐアルゴリズムを含んでいる異なったＮＣＰアルゴリズ
ムについても用いることができることが明らかである。
る基本処理のシーケンスに分割される非常に複雑なＮＣ
Ｐアルゴリズムを含んでいる異なったＮＣＰアルゴリズ
ムについても用いることができることが明らかである。
しかしながら、ＮＣＰアルゴリズム以外の演算法が本発
明による光電センサーに適用することが可能である。例
えば、置き換えの検出がある画像を露出し、それを検索
し、それを再び露出しさらに、得られた画像における値
Ｈの画素の存在を検出することによって行ってもよい、
。さらに、シフトレジスタを動作させることによって１
行毎に入力されるブランクのない画像をこの光電センサ
ーにロードすることが可能である。
明による光電センサーに適用することが可能である。例
えば、置き換えの検出がある画像を露出し、それを検索
し、それを再び露出しさらに、得られた画像における値
Ｈの画素の存在を検出することによって行ってもよい、
。さらに、シフトレジスタを動作させることによって１
行毎に入力されるブランクのない画像をこの光電センサ
ーにロードすることが可能である。
［発明の効果］
以上詳述したように、本発明による光電センサーの本質
的な特徴の１つは、光電素子、変換手段及びそれに関係
する記憶手段が形成された基板上で２次元の通信を行う
配列と基本プロセッサの集積化にある。このような構造
は特にＮＣＰアルゴリズムとともに用いることが適当で
ある。事実、ＮＣＰアルゴリズムは取り扱われる１つの
画像の異なった画素上で並列に実行され、上記画素とそ
れに隣接する画素の値を用いる演算で構成される。
的な特徴の１つは、光電素子、変換手段及びそれに関係
する記憶手段が形成された基板上で２次元の通信を行う
配列と基本プロセッサの集積化にある。このような構造
は特にＮＣＰアルゴリズムとともに用いることが適当で
ある。事実、ＮＣＰアルゴリズムは取り扱われる１つの
画像の異なった画素上で並列に実行され、上記画素とそ
れに隣接する画素の値を用いる演算で構成される。
従って、シフトレジスタと基本プロセッサで並行して制
御することによって、ＮＣＰアルゴリズムの基本演算が
光電センサーの中で実行されることが可能である。従っ
て、あたかもディジタル化されスタートされ又は与えら
れた画像があたかも、処理されさた画像の各画素の値を
計算するために必要な２値情報を後者に伝送するために
固定されたプロセッサの配列の前面で動いているように
見える。
御することによって、ＮＣＰアルゴリズムの基本演算が
光電センサーの中で実行されることが可能である。従っ
て、あたかもディジタル化されスタートされ又は与えら
れた画像があたかも、処理されさた画像の各画素の値を
計算するために必要な２値情報を後者に伝送するために
固定されたプロセッサの配列の前面で動いているように
見える。
本発明のもう１つの特徴によれば、処理された画像の画
素の値がスタートしている画像の画素の値の代わりに光
電センサーのセルに記憶される。
素の値がスタートしている画像の画素の値の代わりに光
電センサーのセルに記憶される。
そのとき、画像をそれ自身の全体にわたって再書き込み
することによって、画像のいくつかの連続する変換を指
示することが可能であり、また、複雑な隣接組合せ処理
を基本的な隣接組合せ処理のシーケンスに分割すること
によって、上記複雑な隣接組合せ処理を行うことができ
る。上記後者は、簡単であって大きくない構造の基本プ
ロセッサのみを必要とし、光電センサー上で容易に集積
化することが可能である。
することによって、画像のいくつかの連続する変換を指
示することが可能であり、また、複雑な隣接組合せ処理
を基本的な隣接組合せ処理のシーケンスに分割すること
によって、上記複雑な隣接組合せ処理を行うことができ
る。上記後者は、簡単であって大きくない構造の基本プ
ロセッサのみを必要とし、光電センサー上で容易に集積
化することが可能である。
第・１図は本発明の一実施例である集積化された光電セ
ンサーを構成する配列のブロック図、第２図は第１図の
配列のセルの詳細を示すブロック図、 第３図は第１図の光電センサーに用いる光電素子の部分
縦断面図、 第４図は第１図の配列のセ、ルの基本プロセッサのブロ
ック図、 第５図（Ａ）は第１図の配列の動作例を示すタイミング
チャート、 第５図（Ｂ）は第５図（Ａ）の動作において処理される
２個の基本画像を示す平面図である。 １０・・・セル、 １１・・・光電索子、１１ａ
・・・電流源、 ｌｌｂ・・・浮遊容量、Ｉ２・・
・プロセッサ、 １２ａ−・・排他的ノアゲート、１２
ｂ・・・アンドゲート、１２ｃ・・・オアゲート、１１
、Ｉ２・・・インバータ、 Ｓｌ、Ｓ２．Ｔ１．Ｔ２．Ｖｌ、Ｖ２．ＴＯｌ、ＴＯ２
，ＴＯ３，ＴＯ４・・・トランジスタ。 特許出願人 サンドル・ナシジナル・ドウ・う・ルシエ
ルシュ・シャ ンティフィク 代理人 弁理士 青白 葆 外１名 第３図 第４図
ンサーを構成する配列のブロック図、第２図は第１図の
配列のセルの詳細を示すブロック図、 第３図は第１図の光電センサーに用いる光電素子の部分
縦断面図、 第４図は第１図の配列のセ、ルの基本プロセッサのブロ
ック図、 第５図（Ａ）は第１図の配列の動作例を示すタイミング
チャート、 第５図（Ｂ）は第５図（Ａ）の動作において処理される
２個の基本画像を示す平面図である。 １０・・・セル、 １１・・・光電索子、１１ａ
・・・電流源、 ｌｌｂ・・・浮遊容量、Ｉ２・・
・プロセッサ、 １２ａ−・・排他的ノアゲート、１２
ｂ・・・アンドゲート、１２ｃ・・・オアゲート、１１
、Ｉ２・・・インバータ、 Ｓｌ、Ｓ２．Ｔ１．Ｔ２．Ｖｌ、Ｖ２．ＴＯｌ、ＴＯ２
，ＴＯ３，ＴＯ４・・・トランジスタ。 特許出願人 サンドル・ナシジナル・ドウ・う・ルシエ
ルシュ・シャ ンティフィク 代理人 弁理士 青白 葆 外１名 第３図 第４図
Claims (6)
- （１）基板上に形成されるセルの配列を含む集積化され
た光電センサーであって、 各セルが光電センサー上に形成された画像の１個の画素
の値を表わす信号を供給するための光電素子と、上記光
電素子と接続され上記信号を２値情報に変換するための
変換手段と、上記変換手段に接続され上記２値情報を記
憶するための記憶手段と、上記基板上に形成されセルの
上記記憶手段に接続される基本プロセッサとを備え、 上記記憶手段が２値情報を１個のセルから任意の隣接す
るセルへ転送するためにシフトレジスタの２次元配列で
設けられ、 上記シフトレジスタと基本プロセッサが、上記画像の画
素の値を表わす２値情報を同時に記憶することによって
画像の取り込み、上記記憶された２値情報についての同
時かつ並行処理の画像認識、並びに記憶手段における結
果の書き込みを制御するために制御入力に並列に接続さ
れることを特徴とする集積化された光電センサー。 - （２）１個のセルの上記記憶手段が、同一の行及び同一
の列上で隣接するセルの上記記憶手段に接続されること
を特徴とする特許請求の範囲第１項記載の集積化された
光電センサー。 - （３）上記各基本プロセッサが、少なくとも第１のデー
タ入力、第２のデータ入力、データ出力及び少なくとも
１個の制御入力を有し、上記基本プロセッサの第１のデ
ータ入力が同一のデータがプロセッサに並列にかつ同時
に伝送されるように設けられ、上記第２のデータ入力が
対応する記憶手段に接続され、上記データ出力が制御可
能なスイッチング素子を介して対応する記憶手段に接続
され、上記プロセッサの制御入力が、制御信号が並列に
かつ同時にプロセッサに印加されるように設けられるこ
とを特徴とする特許請求の範囲第１項記載の集積化され
た光電センサー。 - （４）各セルの上記光電素子が、対応する画素の値を表
わす信号を構成し関係する浮遊容量の電荷レベルを有す
るフォトダイオードによって形成されることを特徴とす
る特許請求の範囲第１項記載の集積化された光電センサ
ー。 - （５）上記光電センサーの露出以前に、上記浮遊容量を
所定のレベルに予め充電するための手段を備えたことを
特徴とする特許請求の範囲第４項記載の集積化された光
電センサー。 - （６）上記変換手段がしきい値素子であることを特徴と
する特許請求の範囲第１項記載の集積化された光電セン
サー。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8509256 | 1985-06-18 | ||
| FR8509256A FR2583602B1 (fr) | 1985-06-18 | 1985-06-18 | Retine integree a reseau de processeurs |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS626384A true JPS626384A (ja) | 1987-01-13 |
| JPH0795342B2 JPH0795342B2 (ja) | 1995-10-11 |
Family
ID=9320387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61143977A Expired - Lifetime JPH0795342B2 (ja) | 1985-06-18 | 1986-06-18 | 集積化された光電センサ− |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4792982A (ja) |
| EP (1) | EP0211702B1 (ja) |
| JP (1) | JPH0795342B2 (ja) |
| DE (1) | DE3671594D1 (ja) |
| FR (1) | FR2583602B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0652321A (ja) * | 1992-05-29 | 1994-02-25 | Internatl Business Mach Corp <Ibm> | 情報処理装置 |
| JPH0652319A (ja) * | 1992-05-29 | 1994-02-25 | Internatl Business Mach Corp <Ibm> | イメージ分析装置 |
| JP2011528884A (ja) * | 2008-07-23 | 2011-11-24 | コミサリア タ レネルジー アトミック エトー エネルジーズ オルタナティブズ | 要素プロセッサを備えたデータ処理回路、その回路のアレイを含むデータ処理装置、およびその装置を含むマトリックスセンサ |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07117380B2 (ja) * | 1986-07-18 | 1995-12-18 | アンリツ株式会社 | 受光変換装置 |
| US4921770A (en) * | 1988-08-04 | 1990-05-01 | Tetsuo Murayama | Photoreceptor for electrophotography |
| FR2641432B1 (fr) * | 1988-12-30 | 1995-07-21 | Thomson Csf | Dispositif integre d'acquisition et de traitement d'images |
| FR2656700B1 (fr) * | 1989-12-28 | 1992-08-07 | Aerospatiale | Procede de restitution du mouvement d'un mobile par observation d'un symbole forme sur ce dernier et dispositifs pour la mise en óoeuvre du procede. |
| US5086477A (en) * | 1990-08-07 | 1992-02-04 | Northwest Technology Corp. | Automated system for extracting design and layout information from an integrated circuit |
| US5754705A (en) * | 1990-11-02 | 1998-05-19 | Canon Kabushiki Kaisha | Image data compressing apparatus having a sensor size matching compression processing block size |
| FR2683348B1 (fr) * | 1991-11-06 | 1994-01-14 | Etat Francais Delegue Armement | Reseau bidimensionnel periodique de memorisation et de traitement booleen d'images. |
| WO1993025005A1 (en) * | 1992-05-22 | 1993-12-09 | Indiana University Foundation | Area-efficient implication circuits for very dense lukasiewicz logic arrays |
| US5809322A (en) * | 1993-12-12 | 1998-09-15 | Associative Computing Ltd. | Apparatus and method for signal processing |
| US6067368A (en) * | 1996-01-26 | 2000-05-23 | Authentec, Inc. | Fingerprint sensor having filtering and power conserving features and related methods |
| JP2980063B2 (ja) * | 1997-06-10 | 1999-11-22 | 三菱電機株式会社 | 画像処理装置 |
| WO1999033018A1 (de) * | 1997-12-18 | 1999-07-01 | Infineon Technologies Ag | Vorrichtung zur bilderfassung |
| JP4458678B2 (ja) | 1998-10-07 | 2010-04-28 | 浜松ホトニクス株式会社 | 高速視覚センサ装置 |
| US6461562B1 (en) | 1999-02-17 | 2002-10-08 | American Scientific Materials Technologies, Lp | Methods of making sintered metal oxide articles |
| GB2398446B (en) * | 2003-02-12 | 2006-06-07 | Snell & Wilcox Ltd | Image processing |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3683193A (en) * | 1970-10-26 | 1972-08-08 | Rca Corp | Bucket brigade scanning of sensor array |
| JPS5856363A (ja) * | 1981-09-30 | 1983-04-04 | Hitachi Ltd | 受光素子 |
| JPS5932250A (ja) * | 1982-08-16 | 1984-02-21 | Fuji Xerox Co Ltd | 原稿読取装置 |
| DE3236073A1 (de) * | 1982-09-29 | 1984-03-29 | Siemens AG, 1000 Berlin und 8000 München | Zweidimensionaler halbleiter-bildsensor mit einer anordnung zur reduzierung des ueberstrahlens |
| FR2539529B1 (fr) * | 1983-01-17 | 1987-08-21 | Dassault Electronique | Procede pour le traitement d'informations binaires et processeur pour la mise en oeuvre de ce procede |
-
1985
- 1985-06-18 FR FR8509256A patent/FR2583602B1/fr not_active Expired
-
1986
- 1986-06-17 US US06/875,078 patent/US4792982A/en not_active Expired - Fee Related
- 1986-06-17 EP EP86401311A patent/EP0211702B1/fr not_active Expired - Lifetime
- 1986-06-17 DE DE8686401311T patent/DE3671594D1/de not_active Expired - Lifetime
- 1986-06-18 JP JP61143977A patent/JPH0795342B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0652321A (ja) * | 1992-05-29 | 1994-02-25 | Internatl Business Mach Corp <Ibm> | 情報処理装置 |
| JPH0652319A (ja) * | 1992-05-29 | 1994-02-25 | Internatl Business Mach Corp <Ibm> | イメージ分析装置 |
| JP2011528884A (ja) * | 2008-07-23 | 2011-11-24 | コミサリア タ レネルジー アトミック エトー エネルジーズ オルタナティブズ | 要素プロセッサを備えたデータ処理回路、その回路のアレイを含むデータ処理装置、およびその装置を含むマトリックスセンサ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0795342B2 (ja) | 1995-10-11 |
| EP0211702A1 (fr) | 1987-02-25 |
| US4792982A (en) | 1988-12-20 |
| EP0211702B1 (fr) | 1990-05-23 |
| FR2583602A1 (fr) | 1986-12-19 |
| DE3671594D1 (de) | 1990-06-28 |
| FR2583602B1 (fr) | 1988-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS626384A (ja) | 集積化された光電センサ− | |
| US3904818A (en) | Removal of dark current spikes from image sensor output signals | |
| JP4489305B2 (ja) | 高速視覚センサ装置 | |
| US8942481B2 (en) | Three dimensional CMOS image processor for feature detection | |
| US6608296B1 (en) | High-speed vision sensor having a parallel processing system | |
| WO1995001048A1 (en) | Focal plane array imaging device with random access architecture | |
| CN112399048B (zh) | 用于进行模拟域区域特征提取的成像系统和方法 | |
| US7593049B2 (en) | CMOS image sensor | |
| US6081825A (en) | Semiconductor device, semiconductor circuit using the device, and correlation calculation device, signal converter, and signal processing system using the circuit | |
| GB2210228A (en) | Imaging apparatus | |
| US11190722B2 (en) | Image sensor, signal acquisition method and circuit of image sensor, storage medium and terminal | |
| CN102150153A (zh) | 具有基本处理器的数据处理电路,包括该电路的阵列的数据处理组件以及包括该组件的矩阵传感器 | |
| CN217470115U (zh) | 像素阵列及图像传感器 | |
| Takahashi et al. | A row-parallel cyclic-line-access edge detection CMOS image sensor employing global thresholding operation | |
| Tremblay et al. | Focal plane VLSI processing for multiresolution edge extraction | |
| Suarez et al. | A CMOS-3D reconfigurable architecture with in-pixel processing for feature detectors | |
| JPH09274133A (ja) | 相関器と画像相関器、信号加算器、画像処理回路及びこれらを用いた自動焦点カメラ | |
| US4446485A (en) | Semiconductor circuit with clock-controlled charge displacement devices | |
| Keast | An integrated image acquisition, smoothing and segmentation focal plane processor. | |
| US6404938B1 (en) | Dummy clock control method and apparatus for a sequential I/O device | |
| Nakashita et al. | An analog visual pre-processing processor employing cyclic line access in only-nearest-neighbor-interconnects architecture | |
| US7379106B2 (en) | Methods and apparatus for reading a CCD architecture in a sampling mode and a non-sampling mode | |
| US11272118B2 (en) | Method for processing signals from an imaging device, and associated device | |
| Yin et al. | An information sensor with in-pixel-processing for geriatric nursing | |
| Schulte et al. | Intelligent image sensor for on-chip contour extraction |