JPS6264121A - 電界効果トランジスタ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明はガリウム・ヒ素（ＧａＡＳ）１積回路に係り
、ノーマリ゛−オン（デプレッション）型の電界効果ト
ランジスタを用いて構成された論理回路において低消費
電力性、高速性を同時に実現する電界効果トランジスタ
回路に関する。

［発明の技術的背景とその問題点］ ガリウム・ヒ素（ＧａＡＳ）集積回路は現在、はとんど
のものがノーマリ−オン（デプレッション）型の接合型
電界効果トランジスタのみで構成されている。

第３図はこのようなノーマリ−オン型の接合型電界効果
トランジスタ（以下、単にトランジスタと称する）を用
いて構成された従来の論理回路の回路図である。この論
理回路において、トランジスタ１１はスイッチングトラ
ンジスタ、トランジスタ１２はこのトランジスタ１１の
負荷トランジスタであり、この両トランジスタ１１．１
２で入力端子１３の信号ｉｎを反転するインバータ１４
を構成している。

トランジスタ１５と１６は、上記インバータ１４の出力
信号および上記入力端子１３の信号でそれぞれスイッチ
制御されるプッシュプル方式の出力バッフ？１７を構成
している。また、この出力バッフ７１１の出力端と出力
端子１８との間にはレベルシフト回路１９が挿入されて
いる。そしてこのレベルシフト回路１９でレベルシフト
された出力バッファ１１の出力信号が出力端子１８から
信号□ｕｔとして出力され、この出力端子１８には次段
のトランジスタ２０のゲート電極が一接続されている。

従来、ノーマリ−オン型のトランジスタのみで回路を構
成した場合、入力信号ｉｎの高電位と低電位の極性が異
なっているため、適当な直流成分だけ出力バッファ１７
の出力電位をレベルシフトする必要がある。上記レベル
シフト回路１９はこの目的のために設けられているもの
である。

この回路において入力信号Ｉｎが低電位になると、トラ
ンジスタ１１と１６はカットオフになる。このとき、ト
ランジスタ１１のドレイン電流は流れなくなり、トラン
ジスタ１２のドレイン電流はトランジスタ１５およびレ
ベルシフト回路１９を介して次段トランジスタ２０のゲ
ートに流れ込む。これにより、トランジスタ２０のゲー
ト電極とソース電極との間に存在している図示しないゲ
ート入力容量に電荷が蓄積され、出力端子１８に接続さ
れているトランジスタ２０のゲート電位は高電位になる
。この電位はトランジスタ２０のゲート、ソース間のク
ランプ電圧で決り、アース電圧ＧＮＤから約０．７■な
いし０．８Ｖ上がった値となる。

しかしながら、出力端子啄を低電位に放電する場合、ト
ランジスタ１５のゲート電位とソース電位が同電位にさ
れているので、このトランジスタ１５は完全なオフ状態
とはならない。従って、次段のトランジスタ２０のゲー
ト入力容量に予め蓄積された電荷をトランジスタ１６を
介して放電するとき、トランジスタ１５による充電電流
の存在により、トランジスタ１６の最大電流能力で放電
を行なうことができないという欠点がある。

第４図の回路は第３図の回路が持つ上記のような欠点を
解決する従来回路の回路図である。この回路では上記イ
ンバータ１４の出力をレベレシフト用ダイオード２１を
介してトランジスタ１５のゲート電極に供給するように
したものである。この回路ではさらに、上記ダイオード
２１に電流を流すために、このダイオード２１のカソー
ド電極とＶｓｓとの間に定電流源用のトランジスタ２２
が挿入されている。

この回路では、入力信号Ｉｎが高電位になり、トランジ
スタ１１と１６がオンすると、ダイオード２１の存在に
よりトランジスタ１５のゲート電位がソース電位よりも
ダイオード２１の順方向電圧だけ下がった値になる。こ
れによりトランジスタ１５は完全にカットオフ状態にな
る。従って、トランジスタ１６でトランジスタ２０のゲ
ート入力容量に蓄積されている電荷を放１１１７る際に
、トランジスタ１Ｇの最大電流能力で行なうことができ
る。

しかしながら、この回路では、入力信号Ｉｎが低電位か
らＮ電位に変化する際に、ダイオード２１が逆バイアス
状態になる。このため、トランジスタ１５のゲート、ソ
ース電極間に挿入された図示しないゲート入力容量に予
め蓄積された電荷を放電するのは定電流源用のトランジ
スタ２２のみになる。

この回路を高速に動作させるためには、このときの放電
速度をできるだけ速くする必要がある。そのためにはト
ランジスタ２２の面積を大きくし、ここに流れる電流を
できるだけ多くしなければならない。この結果、第３図
の回路の場合よりも定電流用のトランジスタ２２による
ところの消費電力の増大は避けられない。

［発明の目的］ この発明は上記のような事情を考慮してなされたもので
ありその目的は、高速動作が可能でありしかも消費電力
も少ない電界効果トランジスタ回路を提供することにあ
る。

［発明の概要］ 上記目的を達成するためこの発明にあっては、第１の電
界効果トランジスタのゲート電極とソー゛　スミ極を結
合し、このドレイン電極を正極性の第１の電源に接続し
、第２の電界効果トランジスタのドレイン電極を上記第
１の電界効果トランジスタのソース電極に、ソース電極
を基準の第２の電源に、ゲート電極を入力端子にそれぞ
れ接続し、第３の電界効果トランジスタのドレイン電極
を上記第１の電源に接続し、第４の電界効果トランジス
タのドレイン電極を上記第３の電界効果トランジスタの
ソース電極に、ソースＮ極を上記第２の電源に、ゲート
電極を上記入力端子にそれぞれ接続し、ダイオードのア
ノード電極を上記第１の電界効果トランジスタのソース
電極に、カソード電極を上２第３の電界効果１−ランジ
スタのゲート電極にそれぞれ接続し、容量を上記ダイオ
ードに並列に接続し、レベルシフト回路を上記第３の電
界効果トランジスタのソース電極と出力端子との間に挿
入し、第４の電界効果トランジスタのゲート電極とソー
ス電極を兵糧性の第３の電源に接続し、ドレイン電極を
上記ダイオードのカソード電極に接続するようにしてい
る。

すなわち、上記第３の電界効果トランジスタのカットオ
フ時にそのゲート電位をソース電位よりも低く設定する
ためのダイオードに対し並列に容量を接続して、この容
量により上記第３の電界効果トランジスタのゲート電極
からの放電経路を構成するようにしている。

［発明の実施例］ 以下、図面を参照してこの発明の一実施例を説明する。

第１図はこの発明に係る電界効果トランジスタ回路の構
成を示す回路図である。なおこの実施例回路において、
前記第３図および第４図の従来回路と対応する箇所には
同じ符号を付して説明する。

第１図において、トランジスタ１２のドレイン電極が正
極性の電源電圧ＶＤＤに接続され、このトランジスタ１
２のゲート電橋とソース電極とが結合され、このトラン
ジスタ１２のソース電極にトランジスタ１１のドレイン
電極が接続され、さらにトランジスタ１１のソース電極
がアース電圧ＧＮＤに接続されることによってインバー
タ１４が構成される。

そして上記トランジスタ１１のゲート電極は入力端子１
３に接続されている。さらにトランジスタ１５のドレイ
ン電極がｖＤＤに接続され、このトランジスタ１５のソ
ース電極がトランジスタ１６のドレイン電極に接続され
、さらにトランジスタ１６のソース電極がＧＮＤに接続
されることによって出力バッファ１７が構成される。そ
して上記トランジスタ１２のソース電極にはダイオード
２１のアノード電極が接続され、このダイオード２１の
カソード電極は上記トランジスタ１５のゲート電極に接
続されている。

上記出力バッファ１７の出力端にはレベルシフト回路１
９の一端が接続されており、このレベルシフト回路１９
の他端は出力端子１８に接続されている。

上記ダイオード２１のカソード電極には定電流源用のト
ランジスタ２２のドレイン電極が接続されており、この
トランジスタ２２のゲート電極およびソース電極はＶｓ
ｓに接続されている。

そしてこの実施例回路ではざらに、上記ダイオード２１
のアノード電極にもう一つのダイオード２３のカソード
電極が接続され、このダイオード２３のアノード電極は
上記ダイオード２１のカソード電極に接続されている。

すなわち、上記ダイオード２１に対してダイオード２３
が逆並列に接続されている。

そしてこのダイオード２３の接合面積は上記ダイオード
２１よりも十分大きくなるように設定されている。

このような構成において、入力信号ｉｎが低電位になる
と、トランジスタ１１．１６がカットオフする。トラン
ジスタ１１がカットオフするとインバータ１４の出力が
高電位になり、これによりトランジスタ１５がオン状態
になる。従って、出力バッファ１７の出力で次段のトラ
ンジスタ２０のゲート入力容量が充電される。

このとき、出力端子１８の電位は上昇するが、ダイオー
ド２３は逆バイアス状態にされるので、このダイオード
２３はカットオフし、等価的に容量として作用する。し
かもこのダイオード２３の接合面積は大きくされている
ので、このときの等価容量の値は極めて大きくなる。こ
のダイオード２３の等価容量は入力端子１３からみてト
ランジスタ１５および２１それぞれのゲート容量と直列
接続関係にあるので、入力端子１３からみた容量の値は
ほぼトランジスタ１５および２０それぞれのゲート容量
のものとなる。従って、入力信号Ｉｎで駆動すべき容量
は従来とほとんど変わらない。さらにトランジスタ１５
がオン状態にされるとき、そのゲート電極に供給される
電荷は大容量のダイオード２３を通ることができるため
、トランジスタ１１のドレイン電位変化はそのままトラ
ンジスタ１５のゲート電極に伝えられる。従って、従来
のように、単にダイオード２１を設けた場合よりもトラ
ンジスタ１５のスイッチング速度を速めることができる
。

次に、−入力信号ｉｎが高電位になると、前記のように
次段のトランジスタ２０のゲート入力容量が出力バッフ
７１７内のトランジスタ１６により放電される。このと
き、トランジスタ１５のゲート入力容量に蓄積されてい
た電荷がダイオード２３およびオン状態にあるトランジ
スタ１１からなる放電経路により放電される。このため
、定電流用のトランジスタ２２は従来のように大電流を
流す必要がなぐ、ダイオード２１に順方向電圧を生じさ
せるための最低電流を流せばよい。このため、消費電力
は従来よりも大幅に軽減される。しかも、トランジスタ
１５のスイッチング速度が速められており、高速動作が
実現できる。

第２図は上記第１図の実施例回路におけるレベルシフト
回路１９を具体化した回路図である。この第２図回路に
よれば、上記レベルシフト回路１９はカソード電極をそ
れぞれ前記出力端子１８側に向けて縦続接続された複数
個のダイオード２４で構成されている。ここでレベルシ
フト回路１９を複数個のダイオード２４で構成する際に
は、このレベルシフト回路１９に逆並列的に大面積のダ
イオード２５が接続される。このダイオード２５は等価
的に容量として作用する。この場合、上記各ダイオード
２４に順方向電圧を生じさせるため、前記トランジスタ
２２と同様な定電流源用のトランジスタ２６が追加され
る。なお、当然のことながらこのトランジスタ２６は、
上記各ダイオード２４に順方向電圧を生じさせるために
必要な最少限の′Ｒ流が流されればよいので、小面積の
もので十分である。

この回路では、レベルシフト用ダイオード２４を設けた
ことにより、トランジスタ２０のゲート入力ｇｌに予め
蓄積された電荷を、各ダイオード２４の逆バイアス時に
ダイオード２５を介して出力バッファ１７の出力端に流
すことができる。また、この電荷はトランジスタ１６を
介してＧＮＤに放電される。

ざらに入力信号Ｉｎが高電位にされて出力端子１８が低
電位に設定されるとき、このレベルシフト回路１９では
ＧＮＤから各ダイオード２４の順方向電圧の総和分だけ
出力信号ＯＵｔの電位を下げることができる。従って、
ダイオード２５の個数を調節することによって、望み通
りのレベルシフトが可能である。

［発明の効果］ 以上説明したようにこの発明によれば、高速動作が可能
でありしかも消費電力も少ない電界効果トランジスタ回
路を提供することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示す回路図、第２
図は上記実施例回路の一部を具体化して示す回路図、第
３図および第４図はそれぞれ従来回路の回路図である。 １１、１２．１５．１６．１８．２０．２２．２６・・
・電界効果トランジスタ、１３・・・入力端子、１４・
・・インバータ、１７・・・出力バッファ、１９・・・
レベルシフト回路、２１．２３゜２４、２５・・・ダイ
オード。 出願人代理人　弁理士　鈴江武彦 第２図 第３図 届η ｓｓ 第４図

Claims (2)

【特許請求の範囲】
1. （１）ゲート電極とソース電極が結合され、ドレイン電
   極が正極性の第１の電源に接続された第１の電界効果ト
   ランジスタと、ドレイン電極が上記第１の電界効果トラ
   ンジスタのソース電極に接続され、ソース電極が基準の
   第２の電源に接続され、ゲート電極が入力端子に接続さ
   れた第２の電界効果トランジスタと、ドレイン電極が上
   記第１の電源に接続された第３の電界効果トランジスタ
   と、ドレイン電極が上記第３の電界効果トランジスタの
   ソース電極に接続され、ソース電極が上記第２の電源に
   接続され、ゲート電極が上記入力端子に接続された第４
   の電界効果トランジスタと、アノード電極が上記第１の
   電界効果トランジスタのソース電極に接続され、カソー
   ド電極が上記第３の電界効果トランジスタのゲート電極
   に接続されたダイオードと、上記ダイオードに並列接続
   された容量と、上記第３の電界効果トランジスタのソー
   ス電極と出力端子との間に挿入されるレベルシフト回路
   と、ゲート電極とソース電極が負極性の第３の電源に接
   続され、ドレイン電極が上記ダイオードのカソード電極
   に接続された第４の電界効果トランジスタとを具備した
   ことを特徴とする電界効果トランジスタ回路。
2. （２）前記容量はアノード電極が前記第３の電界効果ト
   ランジスタのゲート電極に接続され、カソード電極が前
   記第１の電界効果トランジスタのソース電極に接続され
   ているダイオードで構成されている特許請求の範囲第１
   項に記載の電界効果トランジスタ回路。