JPS6264143A - 信号絶縁装置 - Google Patents
信号絶縁装置Info
- Publication number
- JPS6264143A JPS6264143A JP20199985A JP20199985A JPS6264143A JP S6264143 A JPS6264143 A JP S6264143A JP 20199985 A JP20199985 A JP 20199985A JP 20199985 A JP20199985 A JP 20199985A JP S6264143 A JPS6264143 A JP S6264143A
- Authority
- JP
- Japan
- Prior art keywords
- terminals
- circuit
- pulse transformer
- status signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bidirectional Digital Transmission (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、2つの電気装置を電気的に絶縁して結合する
信号絶縁装置に関する。更に詳しくは、本発明は、ステ
ータス信号を絶縁するものであって、1つのパルストラ
ンスを用いて、ステータス信号の入力回路と、ステータ
ス(fi号の出力回路の双方の機能を選択可能とした信
号絶縁装置に関するものである。
信号絶縁装置に関する。更に詳しくは、本発明は、ステ
ータス信号を絶縁するものであって、1つのパルストラ
ンスを用いて、ステータス信号の入力回路と、ステータ
ス(fi号の出力回路の双方の機能を選択可能とした信
号絶縁装置に関するものである。
(従来の技術)
第4図は、従来のステータス信号入力回路の接続図であ
り、第5図は、従来のステータス信号出力回路の接続図
で、いずれも811河技報Vo1.25゜No、2(1
981)、 P22に記載されている。
り、第5図は、従来のステータス信号出力回路の接続図
で、いずれも811河技報Vo1.25゜No、2(1
981)、 P22に記載されている。
第4図に示す入力1路は、無電圧接点S1あるいは電圧
信号の状態を、センタタップにクロック信号が印加され
ているパルストランスFTを介して、インピーダンスの
変化として読み込み、フィールドと絶縁するものである
。
信号の状態を、センタタップにクロック信号が印加され
ているパルストランスFTを介して、インピーダンスの
変化として読み込み、フィールドと絶縁するものである
。
第5図に示す出力回路は、出力すべきステータス信号は
、パルストランスPTを介して回路側と絶縁し、オープ
ンコレクタ形式のトランジスタQ。
、パルストランスPTを介して回路側と絶縁し、オープ
ンコレクタ形式のトランジスタQ。
によって出力するものである。ダイオードD0は、外部
電源の逆接続に対する回路保護用である。
電源の逆接続に対する回路保護用である。
(発明が解決しようとする問題点)
このような構成の信号絶縁回路においては、入力回路と
出力回路とを実現するためには、第4図と第5図の各回
路を予じめ設けておかなければならず、2つのパルスト
ランスが必要で、構成が複雑になるという問題点があっ
た。
出力回路とを実現するためには、第4図と第5図の各回
路を予じめ設けておかなければならず、2つのパルスト
ランスが必要で、構成が複雑になるという問題点があっ
た。
本発明は、このような問題点に鑑みてなされたもので、
その目的は、1つのパルストランスを用い、入力回路と
出力回路の双方の機能を選択可能とした、構成の簡単な
イδ号絶縁装dを実現しようとするものである。
その目的は、1つのパルストランスを用い、入力回路と
出力回路の双方の機能を選択可能とした、構成の簡単な
イδ号絶縁装dを実現しようとするものである。
(問題点を解決するための手段)
前記した問題点を解決する本発明は、−次側コイルとセ
ンタタップを持った二次側コイルとを有したパルストラ
ンスと、このパルストランスの一次側に設けられ当該パ
ルストランスをクロックによってドライブする回路手段
と、前記パルストランスの二次側コイルに接続されるス
イッチとダイオードとの直列回路と、前記パルストラン
スの二次側コイルのセンタタップに接続される共通ライ
ンと、この共通ラインを基準にして一方の二次コイルに
生ずる信号を整流して得られた電圧によってオン、オフ
するエミッタが前記共通ラインに接続されたオープンコ
レクタ形式のトランジスタと、このトランジスタのエミ
ッタ・コレクタにそれぞれ接続された一対の端子と、前
記共通ラインを基準にして他方の二次コイルに生ずる信
号を整流。
ンタタップを持った二次側コイルとを有したパルストラ
ンスと、このパルストランスの一次側に設けられ当該パ
ルストランスをクロックによってドライブする回路手段
と、前記パルストランスの二次側コイルに接続されるス
イッチとダイオードとの直列回路と、前記パルストラン
スの二次側コイルのセンタタップに接続される共通ライ
ンと、この共通ラインを基準にして一方の二次コイルに
生ずる信号を整流して得られた電圧によってオン、オフ
するエミッタが前記共通ラインに接続されたオープンコ
レクタ形式のトランジスタと、このトランジスタのエミ
ッタ・コレクタにそれぞれ接続された一対の端子と、前
記共通ラインを基準にして他方の二次コイルに生ずる信
号を整流。
平滑してmI記一対の端子の一方に与える回路とを備え
、入力回路モードにおいて前記スイッチをオンとすると
ともに二次側コイルにクロックを与え。
、入力回路モードにおいて前記スイッチをオンとすると
ともに二次側コイルにクロックを与え。
前記一対の端子に与えられるステータス信号を二次側コ
イルの一端で読み込み、出力回路モードにおいて前記ス
イッチをオフとし二次側コイルに与えられるステータス
信号を前記一対の端子から得るようにしたものである。
イルの一端で読み込み、出力回路モードにおいて前記ス
イッチをオフとし二次側コイルに与えられるステータス
信号を前記一対の端子から得るようにしたものである。
(実施例)
第1図は、本発明に係る装置の一例を示す接続図である
0図において、PTはパルストランスで、−次側コイル
nl +センタタップ10とその両側に巻回された二次
コイルn2 * 13を有している。なお、ここでは便
宜上、パルストランスI’Tの左側を二次コイル、右側
を二次コイルとするm QIはスイッチとして機能す
るトランジスタ、D、はトランジスタQ、を介して一次
コイルn、の両端に接続されるダイオードで、バックラ
ッシュを吸収するための役目をする。 OR+は抵抗R
1を介してトランジスタQ+のベースに接続されたドラ
イバで、その入力端には入力回路として機能させる時(
入力回路モード)にはハイ(”H” )レベルの信号が
印加され、出ノ1回路として機能させる時(出力回路モ
ード)には、出力ステータス信号が印加される。 OR
2は二次側コイルn1の一端に抵抗R2を介して接続さ
れたドライバで、その入力端にはパルストランスをドラ
イブするためのクロックCLにが印加されている。
FFは入力回路モードにおいて、−次側コイルn1の一
端に生ずるステータス信号を読み込み保持するフリップ
フロップである。
0図において、PTはパルストランスで、−次側コイル
nl +センタタップ10とその両側に巻回された二次
コイルn2 * 13を有している。なお、ここでは便
宜上、パルストランスI’Tの左側を二次コイル、右側
を二次コイルとするm QIはスイッチとして機能す
るトランジスタ、D、はトランジスタQ、を介して一次
コイルn、の両端に接続されるダイオードで、バックラ
ッシュを吸収するための役目をする。 OR+は抵抗R
1を介してトランジスタQ+のベースに接続されたドラ
イバで、その入力端には入力回路として機能させる時(
入力回路モード)にはハイ(”H” )レベルの信号が
印加され、出ノ1回路として機能させる時(出力回路モ
ード)には、出力ステータス信号が印加される。 OR
2は二次側コイルn1の一端に抵抗R2を介して接続さ
れたドライバで、その入力端にはパルストランスをドラ
イブするためのクロックCLにが印加されている。
FFは入力回路モードにおいて、−次側コイルn1の一
端に生ずるステータス信号を読み込み保持するフリップ
フロップである。
パルストランスPTの二次側において、Qはセンタタッ
プ10に接続された共通ライン、D2. Dsはダイオ
ード、C,、C,はコンデンサである。ダイオードDよ
とコンデンサC1とは共通ラインlを介して二次コイル
n2の両端に互いに直列に接続され、また、ダイオード
D、とコンデンサC2とは、共通ラインgを介して二次
コイルn)の両端に互いに直列に接続されている。R,
、R,はコンデンサC2の両端に得られる電圧を分圧す
る抵抗、Q、はこの分圧電圧によってオン、オフするオ
ープンコレクタ形式のトランジスタで、エミッタが共通
ラインQに接続されている。I!、 +2はトランジス
タQ2のコレクタ・エミッタにそれぞれ接続された一対
の端子、R3は一対の端子11とダイオード03 +コ
ンデンサC2の共通接続点との間に接続された抵抗であ
る。
プ10に接続された共通ライン、D2. Dsはダイオ
ード、C,、C,はコンデンサである。ダイオードDよ
とコンデンサC1とは共通ラインlを介して二次コイル
n2の両端に互いに直列に接続され、また、ダイオード
D、とコンデンサC2とは、共通ラインgを介して二次
コイルn)の両端に互いに直列に接続されている。R,
、R,はコンデンサC2の両端に得られる電圧を分圧す
る抵抗、Q、はこの分圧電圧によってオン、オフするオ
ープンコレクタ形式のトランジスタで、エミッタが共通
ラインQに接続されている。I!、 +2はトランジス
タQ2のコレクタ・エミッタにそれぞれ接続された一対
の端子、R3は一対の端子11とダイオード03 +コ
ンデンサC2の共通接続点との間に接続された抵抗であ
る。
このように構成した装はの動作を、次に入力回路モード
と出力回路モードとに分けて説明する。
と出力回路モードとに分けて説明する。
(入力回路モード)
ドライバOR+の入力端にハイ(“H”)レベルの信号
を与え、トランジスタQ+をオンとする。
を与え、トランジスタQ+をオンとする。
また、ドライバDR2の入力端にクロックCLKを印加
する。
する。
第2図は、この状態における第1図の等価回路である。
ここでは、端子I+、 +2は入力端子となっており、
ここに例えば接点信号等の入力ステータス信号が印加さ
れる。このステータス信号の状態は、抵抗R5+ダイオ
ードD、及びパルストランスPTを介して、インピーダ
ンスの変化として一次コイルn1の一端で読み込むこと
ができ、フリップフロップFFから、端子11.12側
とは絶縁されたステータス信号を得ることができる。
ここに例えば接点信号等の入力ステータス信号が印加さ
れる。このステータス信号の状態は、抵抗R5+ダイオ
ードD、及びパルストランスPTを介して、インピーダ
ンスの変化として一次コイルn1の一端で読み込むこと
ができ、フリップフロップFFから、端子11.12側
とは絶縁されたステータス信号を得ることができる。
なお、クロックパルスCLKによるパルストランスPT
のドライブ電流は、第2図の実線及び破線に示すように
流れる。従って、パルストランスPTに蓄えられたエネ
ルギーは、ダイオードD、を介して放出され、2次側に
影響を与えることはない。
のドライブ電流は、第2図の実線及び破線に示すように
流れる。従って、パルストランスPTに蓄えられたエネ
ルギーは、ダイオードD、を介して放出され、2次側に
影響を与えることはない。
(出力回路モード)
ドライバOR+の入力端に、出力すべきステータス信号
を印加するとともに、ドライバOR2の入力端にクロッ
クCLKを印加する。
を印加するとともに、ドライバOR2の入力端にクロッ
クCLKを印加する。
この状態では、一対の端子!1゜12が出力端子となっ
ている。
ている。
ドライバD旧に印加されたステータス信号が”H“レベ
ルの時、トランジスタQ1はオンで、第2図等価回路と
同様となり、ダイオードD1、コンデンサC1へのエネ
ルギー放出は無く、二次側トランジスタQ2はオフとな
る。これに対して、ステータス信号が′L”レベルの時
は、トランジスタQ1はオフで、第3図等価回路の通り
となる。
ルの時、トランジスタQ1はオンで、第2図等価回路と
同様となり、ダイオードD1、コンデンサC1へのエネ
ルギー放出は無く、二次側トランジスタQ2はオフとな
る。これに対して、ステータス信号が′L”レベルの時
は、トランジスタQ1はオフで、第3図等価回路の通り
となる。
このため、パルストランスPTに慕えられたエネルギー
は、破線に示すように、ダイオードD2 +トランジス
タQ2の経路で、二次側に放出され、これによってトラ
ンジスタQ、はオンとなる。従って、端子I+、 12
から、ステータス信号を、パルストランスPTの一次側
とは絶縁して得ることができる。
は、破線に示すように、ダイオードD2 +トランジス
タQ2の経路で、二次側に放出され、これによってトラ
ンジスタQ、はオンとなる。従って、端子I+、 12
から、ステータス信号を、パルストランスPTの一次側
とは絶縁して得ることができる。
なお、この出力回路モードにおいては、フリップフロッ
プFFを介して、出力すべきステータス信号を読み返す
ことができる。
プFFを介して、出力すべきステータス信号を読み返す
ことができる。
(J!明の効果)
以上説明したように、本発明は1つのパルストランスに
よって、入力回路と出力回路との双方の機能を選択可能
な、簡単な構成の信号絶縁装置が実現できる。
よって、入力回路と出力回路との双方の機能を選択可能
な、簡単な構成の信号絶縁装置が実現できる。
第1図は本発明装置の一例を示す接続図、第2図は入力
回路モードの等価回路、第3図は出力すべきステータス
信号が′H“レベルの時の等価回路図、第4図及び第5
図は従来の入力回路と出力回路の接続図である。 PT・・・パルストランス、nl・・・−吹コイル、n
2+ n)・・・二次コイル、ll・・・共通ライン、
ORI 、 DR2・・・ドライバ、Q、(h・・・ト
ランジスタ、C,、C2・・・コンデンサ、DIl 0
2. Ds・・・ダイオード、I+、 +2・・・端子
。 第1図 FF 第2図 第3図
回路モードの等価回路、第3図は出力すべきステータス
信号が′H“レベルの時の等価回路図、第4図及び第5
図は従来の入力回路と出力回路の接続図である。 PT・・・パルストランス、nl・・・−吹コイル、n
2+ n)・・・二次コイル、ll・・・共通ライン、
ORI 、 DR2・・・ドライバ、Q、(h・・・ト
ランジスタ、C,、C2・・・コンデンサ、DIl 0
2. Ds・・・ダイオード、I+、 +2・・・端子
。 第1図 FF 第2図 第3図
Claims (1)
- 【特許請求の範囲】 一次側コイルとセンタタップを持った二次側コイルとを
有したパルストランスと、このパルストランスの一次側
に設けられ当該パルストランスをクロックによってドラ
イブする回路手段と、前記パルストランスの一次側コイ
ルに接続されるスイッチとダイオードとの直列回路と、
前記パルストランスの二次側コイルのセンタタップに接
続される共通ラインと、この共通ラインを基準にして一
方の二次コイルに生ずる信号を整流して得られた電圧に
よってオン、オフするエミッタが前記共通ラインに接続
されたオープンコレクタ形式のトランジスタと、このト
ランジスタのエミッタ・コレクタにそれぞれ接続された
一対の端子と、前記共通ラインを基準にして他方の二次
コイルに生ずる信号を整流、平滑して前記一対の端子の
一方に与える回路とを備え、 入力回路モードにおいて前記スイッチをオンとするとと
もに一次側コイルにクロックを与え、前記一対の端子に
与えられるステータス信号を一次側コイルの一端で読み
込み、出力回路モードにおいて前記スイッチをオフとし
一次側コイルに与えられるステータス信号を前記一対の
端子から得るようにした信号絶縁装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20199985A JPS6264143A (ja) | 1985-09-12 | 1985-09-12 | 信号絶縁装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20199985A JPS6264143A (ja) | 1985-09-12 | 1985-09-12 | 信号絶縁装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6264143A true JPS6264143A (ja) | 1987-03-23 |
| JPH0431450B2 JPH0431450B2 (ja) | 1992-05-26 |
Family
ID=16450256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20199985A Granted JPS6264143A (ja) | 1985-09-12 | 1985-09-12 | 信号絶縁装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6264143A (ja) |
-
1985
- 1985-09-12 JP JP20199985A patent/JPS6264143A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0431450B2 (ja) | 1992-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0419868Y2 (ja) | ||
| JPH0419867Y2 (ja) | ||
| JPH0431450B2 (ja) | ||
| JPH0584969B2 (ja) | ||
| JPH04503449A (ja) | 複数の誘導コイルを有する電気コンバータ | |
| JPH0419866Y2 (ja) | ||
| JPS5917894B2 (ja) | パルス幅信号変換器 | |
| SU1107269A1 (ru) | Преобразователь частоты | |
| SU1363434A1 (ru) | Усилитель | |
| JPS639237Y2 (ja) | ||
| JPH0142438B2 (ja) | ||
| JPH037915Y2 (ja) | ||
| JPS58190721U (ja) | 電圧調整装置 | |
| JPH06351253A (ja) | スイッチング電源回路 | |
| JPS603677Y2 (ja) | 高耐圧形dc/dcコンバ−タ | |
| SU1480069A1 (ru) | Двухтактный самовозбуждающийс инвертор | |
| JPH03245768A (ja) | リンギング・チョーク・コンバータ | |
| JPS6034614U (ja) | 電気機器検査用電源装置 | |
| JPS5892835U (ja) | 交流電源回路 | |
| JPS60183977A (ja) | 高精度整流回路 | |
| JPS6454425U (ja) | ||
| JPS6150342U (ja) | ||
| JPS63107419A (ja) | 電源装置 | |
| PL102031B1 (pl) | Separator of current signals | |
| JPS6047020U (ja) | 交流電圧調整装置 |