JPS6265566A - 同期信号分離回路 - Google Patents
同期信号分離回路Info
- Publication number
- JPS6265566A JPS6265566A JP20604885A JP20604885A JPS6265566A JP S6265566 A JPS6265566 A JP S6265566A JP 20604885 A JP20604885 A JP 20604885A JP 20604885 A JP20604885 A JP 20604885A JP S6265566 A JPS6265566 A JP S6265566A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal
- circuit
- level
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は複合映像信号より同期信号を分離する同期信号
分離回路に関し、映像内容により分離性能が劣化するの
を防止したものである。
分離回路に関し、映像内容により分離性能が劣化するの
を防止したものである。
一般に、同期信号分離回路は複合映像信号中に含まれる
映像信号と同期信号との振幅の差を利用し、トランジス
タの非直線性により同期信号を分離（振幅分離）してい
る。
映像信号と同期信号との振幅の差を利用し、トランジス
タの非直線性により同期信号を分離（振幅分離）してい
る。
従来の同期信号分離回路の一例を第６図に示す。
この回路で、入力端子ＩＮには負極性の複合映像信号が
印加されるようになっている。この入力端子ＩＮは電流
制限抵抗几０、コンデンサＣ１１を介して分離用のＮＰ
Ｎ形トランジスタＱｓｔのベースに接続され、このベー
ス点は感度調整用抵抗Ｒ３，を介して直流電源ＶＣＣに
よりバイアスされている。
印加されるようになっている。この入力端子ＩＮは電流
制限抵抗几０、コンデンサＣ１１を介して分離用のＮＰ
Ｎ形トランジスタＱｓｔのベースに接続され、このベー
ス点は感度調整用抵抗Ｒ３，を介して直流電源ＶＣＣに
よりバイアスされている。
トランジスタＱｓ１のエミッタは例えばアース点に接続
され、コレクタは負荷抵抗Ｒｍａを介して直流電源ＶＣ
Ｃに接続される一方出力端子ＯＵＴに接続される。なお
、一点鎖線の枠内に示す部分はＩＣ（集積回路）化され
る部分で、Ｐはその信号入力ビンを示している。
され、コレクタは負荷抵抗Ｒｍａを介して直流電源ＶＣ
Ｃに接続される一方出力端子ＯＵＴに接続される。なお
、一点鎖線の枠内に示す部分はＩＣ（集積回路）化され
る部分で、Ｐはその信号入力ビンを示している。
このような回路では、上記のトランジスタＱｓｓのベー
スに負極性の複合映像信号が加えられたとき、同期信号
の期間のみトランジスタＱｓｓがオンしてコレゲタ電流
が流れ、映像信号の期間はＱｓｓがオフするので、コレ
ゲタ側には負極性の同期信号がとり出せるのである。
スに負極性の複合映像信号が加えられたとき、同期信号
の期間のみトランジスタＱｓｓがオンしてコレゲタ電流
が流れ、映像信号の期間はＱｓｓがオフするので、コレ
ゲタ側には負極性の同期信号がとり出せるのである。
ところで、上記の従来回路には、次のような問題点があ
る。即ち、第７図は、入力端子ＩＮに入力する映像信号
波形を示し、周期Ｔは一水平走査期間ＩＨであり、Ｔｓ
は水平同期信号の幅（０，０７５Ｈ）、ＶＡは同期信号
の先端レベル、 Ｖｌｌ、 ＶＢ２ は映像信号の先
端レベル（代表値をＶｌｌ とする）を示している。こ
の場合、ＶＢＩは絵柄が白の場合の映像信号の先端レベ
ルであり、Ｖｌｌ２は黒の場合の先端レベルである。
る。即ち、第７図は、入力端子ＩＮに入力する映像信号
波形を示し、周期Ｔは一水平走査期間ＩＨであり、Ｔｓ
は水平同期信号の幅（０，０７５Ｈ）、ＶＡは同期信号
の先端レベル、 Ｖｌｌ、 ＶＢ２ は映像信号の先
端レベル（代表値をＶｌｌ とする）を示している。こ
の場合、ＶＢＩは絵柄が白の場合の映像信号の先端レベ
ルであり、Ｖｌｌ２は黒の場合の先端レベルである。
このように映像信号の先端レベルＶＢがＶｌｌｌ〜Ｖ１
２の範囲で変化すると、同期信号の先端レベル■ム と
映像信号の先端レベルＶｌｌ との間のレベル差ＡＦ
Ｌが変化する。ＡＰＬが変化すると、後述する理由によ
り同期信号の分離レベルＶｔＡはＡＰＬに依存するため
、ＶｔＡも変化するという不都合を生じるものである。
２の範囲で変化すると、同期信号の先端レベル■ム と
映像信号の先端レベルＶｌｌ との間のレベル差ＡＦ
Ｌが変化する。ＡＰＬが変化すると、後述する理由によ
り同期信号の分離レベルＶｔＡはＡＰＬに依存するため
、ＶｔＡも変化するという不都合を生じるものである。
更に、同期信号部分は実際には第８図に示すようにその
立上がり、立下りに傾斜があるために１分離レベルＶｔ
Ａの変化によって分離された同期信号の位相がずれ’ｌ
’ｏ１．’ｌ’０２を生じ正規の位相とはずれて分離さ
れるという問題がある。
立上がり、立下りに傾斜があるために１分離レベルＶｔ
Ａの変化によって分離された同期信号の位相がずれ’ｌ
’ｏ１．’ｌ’０２を生じ正規の位相とはずれて分離さ
れるという問題がある。
次に、上記の事柄を詳しく説明する。
仮りに、複合映像信号の波形を等測的に第９図に示すよ
うに近似して考える。この場合１分離レベルＶｔルは、 ＶｔＡ ＝ Ｖａ−Ｖｌｌ ＋ ＶＯ−ＶＦ
−（１）この式でｖＯはトランジスタＱ３□のベースで
の映像信号の先端レベルで、ＶＦ はトランジスタＱ□
のベース−エミッタ間の順方向電圧降下である。
うに近似して考える。この場合１分離レベルＶｔルは、 ＶｔＡ ＝ Ｖａ−Ｖｌｌ ＋ ＶＯ−ＶＦ
−（１）この式でｖＯはトランジスタＱ３□のベースで
の映像信号の先端レベルで、ＶＦ はトランジスタＱ□
のベース−エミッタ間の順方向電圧降下である。
又、上記ＶＯは次のように表わせる。
但し％Ｖｃｃは直流電源ＶＣＣの電圧、Ｒ□、Ｒ３，は
夫々抵抗Ｒｍ１． Ｒ工の抵抗値とし、 ＭＣＩはコン
デンサＣ□に両端電圧としている。
夫々抵抗Ｒｍ１． Ｒ工の抵抗値とし、 ＭＣＩはコン
デンサＣ□に両端電圧としている。
また、コンデンサＣＳＸに充電電荷と放電電荷が等しい
ことにより、コンデンサＣ３□の両端電圧ｖＣ１は次の
ように表わされる。
ことにより、コンデンサＣ３□の両端電圧ｖＣ１は次の
ように表わされる。
（’ｒ−’ｒｓ） ・・・・
・・（３）ここで、Ｔは１水平走査期間、Ｔｓ は水平
同期信号の幅である。式（３）より （ＶＡ −ＶＦ ）−（Ｔ−Ｔｓ ）ＸＲｓｔ ＋（Ｖ
ｃｃ −ＶＢ ） ］・−・−・（４）となる。式（４
）を式（２）に代入し、Ｔ＝ＩＨ１’Ｊ’ｓ ＝ ０．
０７５Ｈとおくと、となる。式（５）を式（１）に代入
すると、ｖｔルは、・・・・・・（６） と表わせる。この式（６）より、分離レベルｖｔｈはレ
ベル差ＡＦＬ（＝ＶムーＶＢ）に依存することが分かる
。
・・（３）ここで、Ｔは１水平走査期間、Ｔｓ は水平
同期信号の幅である。式（３）より （ＶＡ −ＶＦ ）−（Ｔ−Ｔｓ ）ＸＲｓｔ ＋（Ｖ
ｃｃ −ＶＢ ） ］・−・−・（４）となる。式（４
）を式（２）に代入し、Ｔ＝ＩＨ１’Ｊ’ｓ ＝ ０．
０７５Ｈとおくと、となる。式（５）を式（１）に代入
すると、ｖｔルは、・・・・・・（６） と表わせる。この式（６）より、分離レベルｖｔｈはレ
ベル差ＡＦＬ（＝ＶムーＶＢ）に依存することが分かる
。
従って、同期信号と映像信号の先端レベル間のレベル差
ＡＰＬが変化した場合、同期信号の立上り、立下りに遅
れ（傾斜）が存在するために、分離される同期信号の位
相が正規の位相とはずれたものになる。その結果、例え
ば時刻等の文字表示がなされている画面では、文字が位
置的にずれて表示される等の不具合が生じていた。
ＡＰＬが変化した場合、同期信号の立上り、立下りに遅
れ（傾斜）が存在するために、分離される同期信号の位
相が正規の位相とはずれたものになる。その結果、例え
ば時刻等の文字表示がなされている画面では、文字が位
置的にずれて表示される等の不具合が生じていた。
以上の問題に加えて、従来の回路ではＩＣ化する上で次
のような問題点がある。即ち、実際の同期信号分離回路
では、弱電界地域での水平画面位相変動対策のために第
６図に示したトランジスタＱ□のベースとアース点間の
数百１）Ｆのコンデンサを付加し、このコンデンサと数
百Ω程度の抵抗Ｒ３１とにより、高域のノイズ成分を落
して安定した水平同期信号を得るようにしている。又、
ＩＣ内に構成できるコンデンサ容量は大きくて数十ｐＦ
であり、従って上記コンデンサ及び抵抗Ｒ３１の回路を
ＩＣに内蔵することが困難である。このため。
のような問題点がある。即ち、実際の同期信号分離回路
では、弱電界地域での水平画面位相変動対策のために第
６図に示したトランジスタＱ□のベースとアース点間の
数百１）Ｆのコンデンサを付加し、このコンデンサと数
百Ω程度の抵抗Ｒ３１とにより、高域のノイズ成分を落
して安定した水平同期信号を得るようにしている。又、
ＩＣ内に構成できるコンデンサ容量は大きくて数十ｐＦ
であり、従って上記コンデンサ及び抵抗Ｒ３１の回路を
ＩＣに内蔵することが困難である。このため。
ＩＣに外付けされる部品の数を削減することが出来にく
いという問題があった。
いという問題があった。
本発明の目的は、上述した点にかんがみ、同期信号の先
端レベルと映像信号の先端レベル間のレベル差ＡＰＬが
変化しても分離レベルに変化を生じることがなく、また
、ＩＣ化に適していて外付は部品を大幅に削減すること
が可能な同期信号分離回路を提供することにある。
端レベルと映像信号の先端レベル間のレベル差ＡＰＬが
変化しても分離レベルに変化を生じることがなく、また
、ＩＣ化に適していて外付は部品を大幅に削減すること
が可能な同期信号分離回路を提供することにある。
上記目的を達成するため、本発明は同期信号を含む複合
映像信号を結合コンデンサを介して高域除去手段に入力
し、この高域除去手段の出力端と同期分離用の第１のト
ランジスタのエミッタとの間に抵抗を接続する一方、こ
のトランジスタのベースに固定バイアスを与え、このト
ランジスタと直列に第２のトランジスタを接続し、かつ
この第２のトランジスタとともにカレントミラーを成す
第３のトランジスタを設け、この第３のトランジスタを
流れる電流で前記コンデンサを充電し、定電流源を介し
て放電せしめ、前記抵抗と定電流源の電流によって同期
信号の分離レベル（■ｔＡ ）を設定できるようにした
ものである。
映像信号を結合コンデンサを介して高域除去手段に入力
し、この高域除去手段の出力端と同期分離用の第１のト
ランジスタのエミッタとの間に抵抗を接続する一方、こ
のトランジスタのベースに固定バイアスを与え、このト
ランジスタと直列に第２のトランジスタを接続し、かつ
この第２のトランジスタとともにカレントミラーを成す
第３のトランジスタを設け、この第３のトランジスタを
流れる電流で前記コンデンサを充電し、定電流源を介し
て放電せしめ、前記抵抗と定電流源の電流によって同期
信号の分離レベル（■ｔＡ ）を設定できるようにした
ものである。
以下、本発明を図示の実施例について説明する。
第１図は本発明にかかる同期信号分離回路の一実施例を
示す回路図であり、第２図は第１図の回路に入力される
複合映像信号波形を示す波形図、第３図は複合映像信号
をパルス波形とした場合の本発明の動作説明図である。
示す回路図であり、第２図は第１図の回路に入力される
複合映像信号波形を示す波形図、第３図は複合映像信号
をパルス波形とした場合の本発明の動作説明図である。
第１図において、入力端子ＩＮには、正極性の複合映像
信号が入力され、この信号は、結合コンデンサＣ１ｌを
介してトランジスタＱ■のベースに供給される。このト
ランジスタＱｓ１のベース点は、対基準電位点間に電流
源Ｉｌｌが介装されると共に、対電圧源端Ｖｃｃとの間
に、トランジスタＱｓａの主電流路と抵抗Ｒ０とを直列
に接続した回路が介装されている。
信号が入力され、この信号は、結合コンデンサＣ１ｌを
介してトランジスタＱ■のベースに供給される。このト
ランジスタＱｓ１のベース点は、対基準電位点間に電流
源Ｉｌｌが介装されると共に、対電圧源端Ｖｃｃとの間
に、トランジスタＱｓａの主電流路と抵抗Ｒ０とを直列
に接続した回路が介装されている。
一方、前記トランジスタＱｓ１は、コレクタが電圧源端
ＶＣＣに接続され、エミッタは電流源Ｘｔｔを介して基
準電位点に接続されるとともに、抵抗Ｒ１１とコンデン
サＣＯとから成る積分回路を介してトランジスタＱ□の
ベースに接続されている。この積分回路は高域ノイズを
除去するためのものである。トランジスタＱ□は、コレ
ゲタが基準電位点に接続され、エミッタは電流源１１３
を介して電圧原端ＶＣＣに接続されるとともに次段トラ
ンジスタＱ□のベースに接続されている。このトランジ
スタＱ□はコレクタが基準電位点に接続されるとともに
エミッタは電流源１１４を介して電圧源端Ｖｃｃに接続
され、更に、エミッタは、抵抗Ｒ□を介して、ベースに
固定電圧源Ｅ、が接続されたトランジスタＱ１４のエミ
ッタに接続されている。そして。
ＶＣＣに接続され、エミッタは電流源Ｘｔｔを介して基
準電位点に接続されるとともに、抵抗Ｒ１１とコンデン
サＣＯとから成る積分回路を介してトランジスタＱ□の
ベースに接続されている。この積分回路は高域ノイズを
除去するためのものである。トランジスタＱ□は、コレ
ゲタが基準電位点に接続され、エミッタは電流源１１３
を介して電圧原端ＶＣＣに接続されるとともに次段トラ
ンジスタＱ□のベースに接続されている。このトランジ
スタＱ□はコレクタが基準電位点に接続されるとともに
エミッタは電流源１１４を介して電圧源端Ｖｃｃに接続
され、更に、エミッタは、抵抗Ｒ□を介して、ベースに
固定電圧源Ｅ、が接続されたトランジスタＱ１４のエミ
ッタに接続されている。そして。
このトランジスタＱ１４のコレクターエミツタ路は。
トランジスタＱｓｓのコレクタ・エミッタ路および抵抗
Ｒ１４を介して電圧源端ＶＣＣに接続され、トランジス
タＱ１ｍからの電流がトランジスタＱ１４を通して抵抗
Ｒ１ｆｆ１に供給されるようになっている。
Ｒ１４を介して電圧源端ＶＣＣに接続され、トランジス
タＱ１ｍからの電流がトランジスタＱ１４を通して抵抗
Ｒ１ｆｆ１に供給されるようになっている。
ここで、トランジスタＱ１１とトランジスタＱＣｓとは
ベース同志が接続され、更にトランジスタｑ。
ベース同志が接続され、更にトランジスタｑ。
のコレクタ・ベース間にトランジスタＱｒａのベース・
エミッタ間が並列接続されている。且つ、トランジスタ
Ｑｓｓのエミッタは抵抗Ｒ１゜を介して電圧源端Ｖｃｃ
に接続され、コレクタが基準電位点に接続されている。
エミッタ間が並列接続されている。且つ、トランジスタ
Ｑｓｓのエミッタは抵抗Ｒ１゜を介して電圧源端Ｖｃｃ
に接続され、コレクタが基準電位点に接続されている。
そしてトランジスタＱｓｓ ＃ Ｑｕ ＋Ｑ１１Ｉと抵
抗ＲＨｐ Ｒ１４、Ｒｌｅよりカレントミラー回路を構
成している。
抗ＲＨｐ Ｒ１４、Ｒｌｅよりカレントミラー回路を構
成している。
また、トランジスタＱ４のベースにはトランジスタＱ０
のベースが接綺され、このトランジスタＱｔｖのエミッ
タは抵抗Ｒ１１ｌを介して電圧源端Ｖｃｃに接続され、
コレゲタは、抵抗ＲＨを介して基準電位点に接続され、
出力端子ＯＵＴへ出力信号が得られるようになっている
。
のベースが接綺され、このトランジスタＱｔｖのエミッ
タは抵抗Ｒ１１ｌを介して電圧源端Ｖｃｃに接続され、
コレゲタは、抵抗ＲＨを介して基準電位点に接続され、
出力端子ＯＵＴへ出力信号が得られるようになっている
。
本発明は以上のように構成され、次にその動作を第２図
、第３図を参照して説明する。なお、第２図において■
ムは同期信号の先端レベル、ＶＢｌは絵柄が白の場合の
映像信号の先端レベルであり、ＶＢ２は黒の場合の先端
レベルであって１通常の映像信号のレベルはＶ！＋１、
ＶＢ２間にある。又、Ｔは１水平走査期間（＝ＩＨ）で
あり、Ｔ８ は水平同期信号の幅（＝ ０．０７５Ｈ）
である。
、第３図を参照して説明する。なお、第２図において■
ムは同期信号の先端レベル、ＶＢｌは絵柄が白の場合の
映像信号の先端レベルであり、ＶＢ２は黒の場合の先端
レベルであって１通常の映像信号のレベルはＶ！＋１、
ＶＢ２間にある。又、Ｔは１水平走査期間（＝ＩＨ）で
あり、Ｔ８ は水平同期信号の幅（＝ ０．０７５Ｈ）
である。
入力端子ＩＮに入力する信号が、第２図に示すような複
合映像信号であると、結合コンデンサＣＯは、同期信号
期間ＴＢ にトランジスタＱｔａからの電流で充電され
、映像信号期間に電流源Ｉ１１を通して放電電流が流れ
る。結合コンデンサＣ１ｌが放電状態になると、トラン
ジスタＱｔ＋は、ベース点に電流が流れこむことでオン
し、これによりトランジスタＱ□、Ｑ４ がオフして
トランジスタＱＩ４がオフされる。
合映像信号であると、結合コンデンサＣＯは、同期信号
期間ＴＢ にトランジスタＱｔａからの電流で充電され
、映像信号期間に電流源Ｉ１１を通して放電電流が流れ
る。結合コンデンサＣ１ｌが放電状態になると、トラン
ジスタＱｔ＋は、ベース点に電流が流れこむことでオン
し、これによりトランジスタＱ□、Ｑ４ がオフして
トランジスタＱＩ４がオフされる。
一方、同期信号期間において、結合コンデンサＣ１ｌが
充電されると、放電時とは逆にトランジスタＱｌｌがオ
フ、トランジスタＱ□、Ｑ１．が共にオンしてトランジ
スタＱ１４がオンされ％ １−ランジスタＱＣｓからの
電流がトランジスタＱ１４のコレクターエミツタ路を介
して抵抗Ｒ１！に供給される。勿論この電流はトランジ
スタＱ、の主電流路を経て基準電位点に導かれる。この
抵抗Ｒ１！に流れる電流は、トランジスタＱｌｓとＱｔ
ａかカレン１−ミラーの関係にあることで、結合コンデ
ンサＣ１ｍの充電電流と略等しいことが分かる。また、
上記電流により、抵抗Ｒ１！の両端に生じる電圧は、ト
ランジスタＱｓ４のオン・オフ動作の閾値、即ち、本発
明回路の分離レベル■ｔＡを与えることも理解される。
充電されると、放電時とは逆にトランジスタＱｌｌがオ
フ、トランジスタＱ□、Ｑ１．が共にオンしてトランジ
スタＱ１４がオンされ％ １−ランジスタＱＣｓからの
電流がトランジスタＱ１４のコレクターエミツタ路を介
して抵抗Ｒ１！に供給される。勿論この電流はトランジ
スタＱ、の主電流路を経て基準電位点に導かれる。この
抵抗Ｒ１！に流れる電流は、トランジスタＱｌｓとＱｔ
ａかカレン１−ミラーの関係にあることで、結合コンデ
ンサＣ１ｍの充電電流と略等しいことが分かる。また、
上記電流により、抵抗Ｒ１！の両端に生じる電圧は、ト
ランジスタＱｓ４のオン・オフ動作の閾値、即ち、本発
明回路の分離レベル■ｔＡを与えることも理解される。
ここで、第２図の正極性複合映像信号は、第９図と逆極
性の第３図に示すパルス波形と等価である。
性の第３図に示すパルス波形と等価である。
上記パルス波形は、周期がＴでＴＩＩ なるタイムスロ
ットを有した振幅ＡＰＬ（ＶＢ−ＶＡ ）の信号である
。
ットを有した振幅ＡＰＬ（ＶＢ−ＶＡ ）の信号である
。
このような波形の信号が入力端子ＩＮに印加されたとす
ると、結合コンデンサＣ１ｌに充電される電荷量と同コ
ンデンサＣ１ｌから放電される電荷量とが等しいことに
より、 が成立する。
ると、結合コンデンサＣ１ｌに充電される電荷量と同コ
ンデンサＣ１ｌから放電される電荷量とが等しいことに
より、 が成立する。
ここに、ＩＯは電流源Ｉｌｌの電流値、Ｒ□は抵抗Ｒｕ
の抵抗値を表わす。
の抵抗値を表わす。
したがって％ｙｔんは、
となる。この式（８）より分離レベルＶｔＡはレベル差
ＡＰＬ（映像信号の先端レベルＶｌ と同期信号の先
端レベルＶＡ との差Ｖム−ＶＢ）に依存しないことが
分かる。つまり、第１図に示した回路では、レベル差Ａ
ＰＬが変化しても１分離レベル■ｔｋが変化しないこと
になり、レベル差ＡＦＬの変化による同期信号の位相変
動を無くすことが可能となる。
ＡＰＬ（映像信号の先端レベルＶｌ と同期信号の先
端レベルＶＡ との差Ｖム−ＶＢ）に依存しないことが
分かる。つまり、第１図に示した回路では、レベル差Ａ
ＰＬが変化しても１分離レベル■ｔｋが変化しないこと
になり、レベル差ＡＦＬの変化による同期信号の位相変
動を無くすことが可能となる。
尚、結合コンデンサＣ１ｍと抵抗Ｒ□による時定数Ｒ，
，Ｘ Ｃ，、は、複合映像信号の周期Ｔより大きく設定
しである。
，Ｘ Ｃ，、は、複合映像信号の周期Ｔより大きく設定
しである。
また、分離レベルＶｔＡが、ＲｏとＩＯの積で決まるこ
とより、ＩＣ化した場合、抵抗の絶対値は±２０係程度
ばらつく力ζ相対比は±５係以内に押えることが可能な
ため１分離レベルのばらつきも少なくなる。
とより、ＩＣ化した場合、抵抗の絶対値は±２０係程度
ばらつく力ζ相対比は±５係以内に押えることが可能な
ため１分離レベルのばらつきも少なくなる。
さらに、抵抗Ｒ，，，コンデンサＣ１ｔによる積分回路
の時定数は、０．３〜０．５μ（６）程度であるので、
抵抗Ｒ１１を例えば２０にΩ とした時、コンデンサＣ
□は％１５〜２５ ｐｐ程度となりＩＣ化が可能となる
。
の時定数は、０．３〜０．５μ（６）程度であるので、
抵抗Ｒ１１を例えば２０にΩ とした時、コンデンサＣ
□は％１５〜２５ ｐｐ程度となりＩＣ化が可能となる
。
この結果、第１図の回路構成によれば、充放電用の結合
コンデンサＣ□、を除いてはＩＣ化できるので、外付部
品は結合コンデンサＣ１ｌだけとなり、従来の水平画面
位相乱れ対策を施した回路構成に比べ、外付は部品点数
が４個から１個へと大幅に減少する。またＰ、端子の波
形は入力波形と同一で、同期先端値が一定電圧となるよ
うに帰還がかかるため、このＰ、端子を１例えばビデオ
回路やクロマ回路の入力端子としても用いることもでき
るなど多くの利点を有する。
コンデンサＣ□、を除いてはＩＣ化できるので、外付部
品は結合コンデンサＣ１ｌだけとなり、従来の水平画面
位相乱れ対策を施した回路構成に比べ、外付は部品点数
が４個から１個へと大幅に減少する。またＰ、端子の波
形は入力波形と同一で、同期先端値が一定電圧となるよ
うに帰還がかかるため、このＰ、端子を１例えばビデオ
回路やクロマ回路の入力端子としても用いることもでき
るなど多くの利点を有する。
第４図は本発明の他の実施例を示す回路図であって、第
１図に示した回路での各トランジスタと互に逆極性のト
ランジスタを使用し、負極性の複合映像信号を同期分離
する場合の回路構成を示している。
１図に示した回路での各トランジスタと互に逆極性のト
ランジスタを使用し、負極性の複合映像信号を同期分離
する場合の回路構成を示している。
第４図の回路においても第１図の回路と同様の利点を有
することは言うまでもない。尚、第４図において、ｃｗ
ｔはｃｔｓに、１１１はＩｌｌに、ＱｔａはＱｔｓに、
Ｒ１３はＲ１，に、Ｑ８．はＱｌｌに、Ｒ１１はＲ１１
に。
することは言うまでもない。尚、第４図において、ｃｗ
ｔはｃｔｓに、１１１はＩｌｌに、ＱｔａはＱｔｓに、
Ｒ１３はＲ１，に、Ｑ８．はＱｌｌに、Ｒ１１はＲ１１
に。
Ｅ、はＥ、に、ＣＩ！はｃｌｔに、ＱｔｔはＱｘｔに、
Ｑ、３はＱＢに、ｘｔｓはＩｏに、Ｉ、４はＩ１４に、
Ｒ２□はＲ１１こ、ＱｔｍはＱ１４に、Ｒ１４はＲ１，
に、Ｑ、６はＱｔａ心こ、Ｒ１６ＧまＲ３，に、Ｑｔｙ
はＱｔｙに、Ｒ−まＲ８，に、ＬｔはＲ１，＆こ、それ
ぞれ対応している。
Ｑ、３はＱＢに、ｘｔｓはＩｏに、Ｉ、４はＩ１４に、
Ｒ２□はＲ１１こ、ＱｔｍはＱ１４に、Ｒ１４はＲ１，
に、Ｑ、６はＱｔａ心こ、Ｒ１６ＧまＲ３，に、Ｑｔｙ
はＱｔｙに、Ｒ−まＲ８，に、ＬｔはＲ１，＆こ、それ
ぞれ対応している。
第５図は本発明の更に他の実施例を示す回路図であって
、第１図に示した高域除去回路にトランジスタＱ０を加
えて増幅機能を持たせたものである。
、第１図に示した高域除去回路にトランジスタＱ０を加
えて増幅機能を持たせたものである。
即ち、トランジスタＱｕｔのエミッタは、抵抗Ｒ０を介
して、ベースに固定電圧源Ｅｓが接続されたトランジス
タＱ１゜のエミッタに接続され、このトランジスタＱ、
。のコレクタと電圧源■ＣＣとの間に、抵抗Ｒ８□′と
コンデンサｃｔｔ’から成る積分回路が接続されている
。なお、トランジスタＱ、。は対基準電位点間に電流源
ＩＩＩを有している。前記積分回路の出力は、トランジ
スタＱ１．′のベースに供給される。トランジスタＱ、
ｔ′は、コレクタか電圧源端Ｖｃｃに接続され、エミッ
タは電流源工１．′を介して基準電位点に接続されると
ともにトランジスタＱ１３′のベースに接続されている
。トランジスタＱ１．′は、コレクタが電圧源端Ｖｃｃ
に接続され、エミッタは、電流源１１４′を介して基準
電位点に接続される。また、トランジスタＱ１．′のエ
ミッタには、抵抗Ｒ１，か接続されている。そのほかの
構成は第１図と同様である。
して、ベースに固定電圧源Ｅｓが接続されたトランジス
タＱ１゜のエミッタに接続され、このトランジスタＱ、
。のコレクタと電圧源■ＣＣとの間に、抵抗Ｒ８□′と
コンデンサｃｔｔ’から成る積分回路が接続されている
。なお、トランジスタＱ、。は対基準電位点間に電流源
ＩＩＩを有している。前記積分回路の出力は、トランジ
スタＱ１．′のベースに供給される。トランジスタＱ、
ｔ′は、コレクタか電圧源端Ｖｃｃに接続され、エミッ
タは電流源工１．′を介して基準電位点に接続されると
ともにトランジスタＱ１３′のベースに接続されている
。トランジスタＱ１．′は、コレクタが電圧源端Ｖｃｃ
に接続され、エミッタは、電流源１１４′を介して基準
電位点に接続される。また、トランジスタＱ１．′のエ
ミッタには、抵抗Ｒ１，か接続されている。そのほかの
構成は第１図と同様である。
この方式では、第１図の回路の利点の他に、入力複合映
像信号の振幅が小さい場合でも、高域除去回路の利得を
選ぶことにより、同期分離用トランジスタに供給する振
幅値を自由に設定できるため、所望とする同期性能を簡
単に得ることができる利点を有する。
像信号の振幅が小さい場合でも、高域除去回路の利得を
選ぶことにより、同期分離用トランジスタに供給する振
幅値を自由に設定できるため、所望とする同期性能を簡
単に得ることができる利点を有する。
以上述べたように本発明によれば同期信号分離回路にお
いて入力される複合映像信号の上下先端レベルの差ＡＦ
Ｌが変化しても同期信号の分離レベルに変動を生じるこ
とが無くなり、分離される同期信号の位相変動を防止で
きる。この結果、表示される文字等の位置がずれるとい
った不具合が解消されるものである。
いて入力される複合映像信号の上下先端レベルの差ＡＦ
Ｌが変化しても同期信号の分離レベルに変動を生じるこ
とが無くなり、分離される同期信号の位相変動を防止で
きる。この結果、表示される文字等の位置がずれるとい
った不具合が解消されるものである。
又、ＩＣ化に際して外付けされる部品数を大幅に削減す
ることができる。さらに、同期分離レベルも精度高く得
られると共に、増幅回路を挿入することにより、入力さ
れる複合映倫振幅が小さい場合でも所望とする同期性能
を簡単に得ることができるなど多くの利点を有する。
ることができる。さらに、同期分離レベルも精度高く得
られると共に、増幅回路を挿入することにより、入力さ
れる複合映倫振幅が小さい場合でも所望とする同期性能
を簡単に得ることができるなど多くの利点を有する。
第１図は本発明にかかる同期信号分離回路の一実施例を
示す回路図、第２図および紀３図は本発明の詳細な説明
するための説明図、第４図は本発明の他の実施例を示す
回路図、第５図は本発明のさらに他の実施例を示す回路
図、第６図は従来の同期信号分離回路を示す回路図、第
７図ないし第９図は第６図の回路の動作および問題点を
説明するための説明図である。 ０１１ ＃ ＣＨ−・・結合コンデンサ、Ｐｌ ・・・
信号入力端、 （Ｒｏ、Ｃｘｔ） 、（Ｒｌｔ−Ｃ□）・・・高域除去
回路、Ｒ１，、Ｒ，、−・抵抗、 Ｑ１４ ｅ Ｑ１０・・・第１のトランジスタ、Ｅｌ、
Ｅ、 ・・・固定電圧源、 ＱＢ ＋ Ｑｔｓ−・・第２のトランジスタ。 Ｑ＠＠ ｅ Ｑｔｓ・・・第３のトランジスタ、Ｉ、、
、Ｉ□・・・定電流回路、 （Ｑｓｙ ＝ Ｒｔｙ ） −（Ｑｔｔ −Ｒｔｙ ）
・・・出力回路。 代理人 弁□士 伊 藤 進αヤ小第５図 廠 ρ Ｍ 第７図 第８図 ｓ
示す回路図、第２図および紀３図は本発明の詳細な説明
するための説明図、第４図は本発明の他の実施例を示す
回路図、第５図は本発明のさらに他の実施例を示す回路
図、第６図は従来の同期信号分離回路を示す回路図、第
７図ないし第９図は第６図の回路の動作および問題点を
説明するための説明図である。 ０１１ ＃ ＣＨ−・・結合コンデンサ、Ｐｌ ・・・
信号入力端、 （Ｒｏ、Ｃｘｔ） 、（Ｒｌｔ−Ｃ□）・・・高域除去
回路、Ｒ１，、Ｒ，、−・抵抗、 Ｑ１４ ｅ Ｑ１０・・・第１のトランジスタ、Ｅｌ、
Ｅ、 ・・・固定電圧源、 ＱＢ ＋ Ｑｔｓ−・・第２のトランジスタ。 Ｑ＠＠ ｅ Ｑｔｓ・・・第３のトランジスタ、Ｉ、、
、Ｉ□・・・定電流回路、 （Ｑｓｙ ＝ Ｒｔｙ ） −（Ｑｔｔ −Ｒｔｙ ）
・・・出力回路。 代理人 弁□士 伊 藤 進αヤ小第５図 廠 ρ Ｍ 第７図 第８図 ｓ
Claims (1)
- 【特許請求の範囲】 同期信号を含む複合映像信号が結合コンデンサを介して
供給される信号入力端と、 この信号入力端に供給された信号から高域成分を除去し
て後段へ出力するための高域除去回路と、この高域除去
回路を通した信号出力が抵抗を介してエミッタに与えら
れ、かつベースが固定電位点に接続され、コレクタ・エ
ミッタ路を通して流れる電流が前記高域除去回路の出力
レベルに依存して変化するように接続された同期分離用
の第１のトランジスタと、 上記第１のトランジスタのコレクタと所定電位点間にコ
レクタ・エミッタ路が接続された第２のトランジスタと
、 この第２のトランジスタとともにカレントミラーを構成
し所定電位点と前記信号入力端間にコレクタ・エミッタ
路が接続された第３のトランジスタと、 前記信号入力端と基準電位間に接続された定電流回路と
、 前記カレントミラーを流れる電流を利用して同期信号を
取出すようにした出力回路とを具備して成る同期信号分
離回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20604885A JPS6265566A (ja) | 1985-09-17 | 1985-09-17 | 同期信号分離回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20604885A JPS6265566A (ja) | 1985-09-17 | 1985-09-17 | 同期信号分離回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6265566A true JPS6265566A (ja) | 1987-03-24 |
Family
ID=16517014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20604885A Pending JPS6265566A (ja) | 1985-09-17 | 1985-09-17 | 同期信号分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6265566A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01309470A (ja) * | 1988-06-07 | 1989-12-13 | Toshiba Corp | 同期信号分離回路 |
| JPH04114263U (ja) * | 1991-03-26 | 1992-10-07 | 三洋電機株式会社 | 同期分離回路 |
| JPH0575893A (ja) * | 1991-09-13 | 1993-03-26 | Nec Ic Microcomput Syst Ltd | 同期分離回路 |
| JP2001309203A (ja) * | 2000-04-24 | 2001-11-02 | New Japan Radio Co Ltd | 同期分離回路 |
-
1985
- 1985-09-17 JP JP20604885A patent/JPS6265566A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01309470A (ja) * | 1988-06-07 | 1989-12-13 | Toshiba Corp | 同期信号分離回路 |
| JPH04114263U (ja) * | 1991-03-26 | 1992-10-07 | 三洋電機株式会社 | 同期分離回路 |
| JPH0575893A (ja) * | 1991-09-13 | 1993-03-26 | Nec Ic Microcomput Syst Ltd | 同期分離回路 |
| JP2001309203A (ja) * | 2000-04-24 | 2001-11-02 | New Japan Radio Co Ltd | 同期分離回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03259611A (ja) | アクティブ・フィルタ | |
| GB2056798A (en) | Protective circuit for output transformerless circuit | |
| JPS6053924B2 (ja) | リミツタ回路 | |
| US3688209A (en) | Difference amplifier | |
| JPS6265566A (ja) | 同期信号分離回路 | |
| JPS59185419A (ja) | 周波数―位相変換器 | |
| KR0155615B1 (ko) | 영상출력장치의 동기신호분리회로 | |
| US4356410A (en) | Pulse transmission and repetition circuit | |
| KR900000103B1 (ko) | 차동 증폭기 | |
| US5038116A (en) | Oscillator synchronizing circuit stabilized against loss of sync signals | |
| US3983417A (en) | RF level sensing circuit | |
| EP0484921B1 (en) | Differential circuit for converting a single phase signal into complementary signals | |
| JPS645419Y2 (ja) | ||
| JP3034275B2 (ja) | 積分回路 | |
| JP2815865B2 (ja) | 同期信号分離回路 | |
| JP2597548B2 (ja) | 素子変動値検出回路 | |
| JPS6384379A (ja) | 同期信号分離回路 | |
| JP2994173B2 (ja) | 映像レベル出力回路 | |
| JPS601779B2 (ja) | パルス回路 | |
| US3456204A (en) | Transistor amplification circuitry | |
| US3539935A (en) | Operational unit | |
| JPS626367B2 (ja) | ||
| CA2055858C (en) | Holding circuit | |
| JP2902741B2 (ja) | 積分回路 | |
| JPH0568154B2 (ja) |