JPS6266499A - 固定値メモリのプログラミング装置 - Google Patents
固定値メモリのプログラミング装置Info
- Publication number
- JPS6266499A JPS6266499A JP61214216A JP21421686A JPS6266499A JP S6266499 A JPS6266499 A JP S6266499A JP 61214216 A JP61214216 A JP 61214216A JP 21421686 A JP21421686 A JP 21421686A JP S6266499 A JPS6266499 A JP S6266499A
- Authority
- JP
- Japan
- Prior art keywords
- value memory
- fixed value
- programming
- programming device
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/24—Loading of the microprogram
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、固定値メモリのプログラミング装置に関する
。
。
従来技術
マイクロコンピュータを備えた装置においては、マイク
ロコンピュータを駆動するのに必要なプログラムは固定
値メモリもしくは記憶装置(読出し専用メモリあるいは
ROMとも称される)内に格納されている。例えば、ポ
ケット計算器の場合のように大量生産される装置におい
ては、プログラムは既に、固定値メモリを構成する集積
回路の製造時に対応のマスクにより固定的に格納される
。ところで、事後的にプログラミングを行なうための種
々な固定値メモリ(PROM、EPROM、EEPRO
M)が知らhている。この場合、マイクロコンピュータ
が装備される装置の製造業者にとって、マイクロコンピ
ュータの製造業者から固定値メモリならびにマイクロコ
ンピュータの他の構成要素を取寄せ、固定値メモリに特
定の使用目的に適したプログラムを格納することは可能
である。
ロコンピュータを駆動するのに必要なプログラムは固定
値メモリもしくは記憶装置(読出し専用メモリあるいは
ROMとも称される)内に格納されている。例えば、ポ
ケット計算器の場合のように大量生産される装置におい
ては、プログラムは既に、固定値メモリを構成する集積
回路の製造時に対応のマスクにより固定的に格納される
。ところで、事後的にプログラミングを行なうための種
々な固定値メモリ(PROM、EPROM、EEPRO
M)が知らhている。この場合、マイクロコンピュータ
が装備される装置の製造業者にとって、マイクロコンピ
ュータの製造業者から固定値メモリならびにマイクロコ
ンピュータの他の構成要素を取寄せ、固定値メモリに特
定の使用目的に適したプログラムを格納することは可能
である。
数量が小さい場合には、この方法の方が、製造業者によ
るマスクを用いてのプログラミングよりも有利である。
るマスクを用いてのプログラミングよりも有利である。
この方法を実施するために、固定値メモリはプログラミ
ング装置と接続されて対応のパルスによりプログラムを
付与される。
ング装置と接続されて対応のパルスによりプログラムを
付与される。
公知の装置においては、このようにプログラミングされ
た固定値メモリは装置の差込みソケットに差込まれてい
る。プログラムの拡張成るいは装置の使用目的の変更に
よりプログラムの変更が要求される場合には、固定値メ
モリは装置から再び取外すことができる。
た固定値メモリは装置の差込みソケットに差込まれてい
る。プログラムの拡張成るいは装置の使用目的の変更に
よりプログラムの変更が要求される場合には、固定値メ
モリは装置から再び取外すことができる。
しかしながら、差込みソケットの使用には種々な欠点が
ある。例えば、差込みソケットは付船釣な技術費用した
がって付加的なコスト面での費用を意味する。さらに、
この種のソケットはエラー源となり得る。さらに、例え
ば、ハイブリット(混成)技術で実現される超小型化装
置の場合には、差込ソケットの使用上大きな困難が伴な
う。
ある。例えば、差込みソケットは付船釣な技術費用した
がって付加的なコスト面での費用を意味する。さらに、
この種のソケットはエラー源となり得る。さらに、例え
ば、ハイブリット(混成)技術で実現される超小型化装
置の場合には、差込ソケットの使用上大きな困難が伴な
う。
発明の目的
したがって、本発明の課題は、差込みソケット式固定値
メモリの上に述べたような欠点をなくした固定値メモリ
のプログラミング装置を提供することにある。
メモリの上に述べたような欠点をなくした固定値メモリ
のプログラミング装置を提供することにある。
発明の構成
上の課題は、本発明によれば、固定値メモリをマイクロ
コンピュータの内蔵されている回路に固定的に接続し、
該固定値メモリの端子をプログラミング装置と接続する
ための手段を設け、上記回路に、固定値メモリをマイク
ロコンピュータから減結合するための電気的手段を設け
ることにより解決される。
コンピュータの内蔵されている回路に固定的に接続し、
該固定値メモリの端子をプログラミング装置と接続する
ための手段を設け、上記回路に、固定値メモリをマイク
ロコンピュータから減結合するための電気的手段を設け
ることにより解決される。
作用
本発明の構成によれば、装置に固定的に組込まれている
固定値メモリを繰返しプログラミングすることが可能と
なる。プログラミングに先立って実施される消去は、容
易に行なうことができる。例えば、従来のEPROMに
おいてはU■(紫外線)照射によりE E F ROM
においては対応の電気パルスで消去を行なうことができ
る。
固定値メモリを繰返しプログラミングすることが可能と
なる。プログラミングに先立って実施される消去は、容
易に行なうことができる。例えば、従来のEPROMに
おいてはU■(紫外線)照射によりE E F ROM
においては対応の電気パルスで消去を行なうことができ
る。
本発明の発展実施態様においては、固定値メモリをマイ
クロコンピュータから減結合するために、マイクロコン
ピュータの出力側は例えばリセット命令により高オーム
状態に切換され、固定値メモリに関連のアrレスレジス
タ(ラッチ)は出力を高オーム状態に切換するごとによ
り阻止もしくは禁止され、そして高オーム状態に切換す
ることができない出力端には減結合もしくは分離抵抗を
設けることができる。すなわの ち本発明の固定値メモリのプログラミング装置〆実施例
によれば固定値メモリに接続されて出力が高オーム状態
に切換可能ではない他の回路要素が、減結合ないし分離
抵抗器を介して、該固定値メモリ(2)に接続されてい
る。
クロコンピュータから減結合するために、マイクロコン
ピュータの出力側は例えばリセット命令により高オーム
状態に切換され、固定値メモリに関連のアrレスレジス
タ(ラッチ)は出力を高オーム状態に切換するごとによ
り阻止もしくは禁止され、そして高オーム状態に切換す
ることができない出力端には減結合もしくは分離抵抗を
設けることができる。すなわの ち本発明の固定値メモリのプログラミング装置〆実施例
によれば固定値メモリに接続されて出力が高オーム状態
に切換可能ではない他の回路要素が、減結合ないし分離
抵抗器を介して、該固定値メモリ(2)に接続されてい
る。
本発明の別の実施態様においては、固定値メモリのプロ
グラミング電圧端子は抵抗器を介して駆動電圧に結合さ
れ、接触装置を介してプログラミング装置からプログラ
ミング電圧を供給される。
グラミング電圧端子は抵抗器を介して駆動電圧に結合さ
れ、接触装置を介してプログラミング装置からプログラ
ミング電圧を供給される。
本発明の別の実施態様においては、固定値メモリのプロ
グラミングパルス入力端は抵抗器を介して駆動電源に接
続され且つ接触装置の接点を介してプログラミング装置
のプログラミングパルス出力端に接続される。本発明に
よる構成によれば、関連の装置を完全な状態で製作する
ことができ、その後、繰返してプログラムを書込むこと
ができると言う利点が得られる。
グラミングパルス入力端は抵抗器を介して駆動電源に接
続され且つ接触装置の接点を介してプログラミング装置
のプログラミングパルス出力端に接続される。本発明に
よる構成によれば、関連の装置を完全な状態で製作する
ことができ、その後、繰返してプログラムを書込むこと
ができると言う利点が得られる。
例えば成る装置の製作後、先ず試験プログラムをロー1
2シて装置の試験を容易に実施することができる。次い
で、用いられるプログラムが書込まれる。
2シて装置の試験を容易に実施することができる。次い
で、用いられるプログラムが書込まれる。
さらに、装置の耐用寿命中、機械的変更、例えば集積回
路の取外し等を必要とすることなくプログラムの所望の
改善もしくは修飾を行うことができる。
路の取外し等を必要とすることなくプログラムの所望の
改善もしくは修飾を行うことができる。
さらに、本発明を適用し、特別のプログラムを製作して
保存して置く必要なく、個々の装置の使用目的が判明し
た時に始めて特別にプログラミングするようにして、種
々なプログラムにより多様な用途に適用できる装置を実
現することができる。
保存して置く必要なく、個々の装置の使用目的が判明し
た時に始めて特別にプログラミングするようにして、種
々なプログラムにより多様な用途に適用できる装置を実
現することができる。
本発明の別の実施態様によれば、接触装置が、アドレス
、データ、プログラミング電圧、プログラミングパルス
、リセット電圧および必要に応じ他の電圧および/また
はパルスのための接点を備え、該接点は、回路の導体路
の所属の個所と接点対を形成するように配設されている
。
、データ、プログラミング電圧、プログラミングパルス
、リセット電圧および必要に応じ他の電圧および/また
はパルスのための接点を備え、該接点は、回路の導体路
の所属の個所と接点対を形成するように配設されている
。
ば使用されているものである。
導体路には、接触片を設けても良いしあるいは単に絶縁
被覆を部分的に除去する(設けないようにする)だけで
良い。接触片は、貴金属層が設けられている導体路の一
部とすることもできるし、或いは例えば接続技術分野で
知られているように導体路に埋設された接点とすること
もできる。
被覆を部分的に除去する(設けないようにする)だけで
良い。接触片は、貴金属層が設けられている導体路の一
部とすることもできるし、或いは例えば接続技術分野で
知られているように導体路に埋設された接点とすること
もできる。
さらに、プログラミングに用いられる接点を導体板の1
つの個所に纒めておき、必要に応じ多重ソケットを設け
ることもできよう。これは、高頻度のプログラム変更が
予想される場合に有利である。
つの個所に纒めておき、必要に応じ多重ソケットを設け
ることもできよう。これは、高頻度のプログラム変更が
予想される場合に有利である。
本発明による構成の上述の利点は、特に、差込みソケッ
トを使用することなく固定値メモリが例えばチップ素子
としてろう付けされるようなハイブリッド構成の回路に
おいて特に顕著となる。
トを使用することなく固定値メモリが例えばチップ素子
としてろう付けされるようなハイブリッド構成の回路に
おいて特に顕著となる。
また、本発明によれば、プログラミング装置の出力端を
固定値メモリの端子と接続することができる接触装置が
設けられている回路に組込まれた固定値メモリをプログ
ラミング装置でプログラミングするための装置が提案さ
れる・。
固定値メモリの端子と接続することができる接触装置が
設けられている回路に組込まれた固定値メモリをプログ
ラミング装置でプログラミングするための装置が提案さ
れる・。
この装置の1つの実施態様において、固定値メモリに接
続されて出力が高オーム状態に切換可能ではない他の回
路要素は、デカッゾリング抵抗器を介して、該固定値メ
モリに接続される。
続されて出力が高オーム状態に切換可能ではない他の回
路要素は、デカッゾリング抵抗器を介して、該固定値メ
モリに接続される。
実施例
以下、添付図面を参照し本発明の一実施例について詳細
に説明する。
に説明する。
図面は、マイクロプロセッサ1と、プログラムの記憶に
用いられる固定値メモリ(記憶装置)2とを含む装置の
一部分をブロックダイヤグラムで部分的に示す図である
。この装置において、マイクロプロセッサ1と固定値メ
モリ2とは、アドレス母線3を介してマイクロプロセッ
サ1が固定値メモリ2にアドレスを供給し、それに応答
して該固定値メモリは次のプログラムステップに必要と
されるデータをデータ母線4を介してマイクロプロセッ
サ1に供給すると言う仕方で協働する。
用いられる固定値メモリ(記憶装置)2とを含む装置の
一部分をブロックダイヤグラムで部分的に示す図である
。この装置において、マイクロプロセッサ1と固定値メ
モリ2とは、アドレス母線3を介してマイクロプロセッ
サ1が固定値メモリ2にアドレスを供給し、それに応答
して該固定値メモリは次のプログラムステップに必要と
されるデータをデータ母線4を介してマイクロプロセッ
サ1に供給すると言う仕方で協働する。
図面に示した構成には、マイクロプロセッサ1の代りに
、例えばモデル番号r7811Jのようなマイクロコン
ピュータが用いられておって、16ビツトのアドレスが
対応のEPROMに与えられると言う点で特殊性が存在
する。この場合、アドレスの16ビツトの内の8ビツト
はアドレス母線3を介して供給さ、れ、他方、残りの8
ビツトは多重方式に従がい、データ母線牛およびアドレ
スレジスタ5を介しEFROM2のアドレス入力端に供
給される。EPROM2の他の端子は、プログラミング
電圧およびプログラミングパルスのための入力端vpp
およびPGMである。
、例えばモデル番号r7811Jのようなマイクロコン
ピュータが用いられておって、16ビツトのアドレスが
対応のEPROMに与えられると言う点で特殊性が存在
する。この場合、アドレスの16ビツトの内の8ビツト
はアドレス母線3を介して供給さ、れ、他方、残りの8
ビツトは多重方式に従がい、データ母線牛およびアドレ
スレジスタ5を介しEFROM2のアドレス入力端に供
給される。EPROM2の他の端子は、プログラミング
電圧およびプログラミングパルスのための入力端vpp
およびPGMである。
通常の動作、即ち格納されているプログラムをEFRO
Mから段階的にもしくはステップ毎に読出す場合には、
入力端6および7はそれぞれ抵抗器8および9を介して
駆動電圧(Vcc)の電源端子10に接続される。
Mから段階的にもしくはステップ毎に読出す場合には、
入力端6および7はそれぞれ抵抗器8および9を介して
駆動電圧(Vcc)の電源端子10に接続される。
プログラミングに際し、プログラミング装置11は適当
な接触装置を介して回路点6,7゜12.13.1+お
よび15に接続される。この場合、回路点12’、13
および14に対する接続はそれぞれ8重に行わ1れる。
な接触装置を介して回路点6,7゜12.13.1+お
よび15に接続される。この場合、回路点12’、13
および14に対する接続はそれぞれ8重に行わ1れる。
同時に、回路点16および17は、付加的に設けられて
いる回路18に接続される。その結果、マイクロプロセ
ッサlのリセット入力端はアース電位を受け、それに応
答してマイクロコンピュータのアドレスおよびデータ出
力は高オーム状態に切換えられる。回路点17を介し、
電圧Vcc が7ルスレジスタ5のOUT/EN入力
端に印加され、それに応答して該アドレスレジスタ5の
出力は高オーム状態になる。
いる回路18に接続される。その結果、マイクロプロセ
ッサlのリセット入力端はアース電位を受け、それに応
答してマイクロコンピュータのアドレスおよびデータ出
力は高オーム状態に切換えられる。回路点17を介し、
電圧Vcc が7ルスレジスタ5のOUT/EN入力
端に印加され、それに応答して該アドレスレジスタ5の
出力は高オーム状態になる。
プログラミングの開始に当っては、EFROMの製造業
者により予め定められているプログラミング電圧、例え
ば12Vの値を有するプログラミング電圧が回路点6に
印加される。それに応答し回路点12および14を介し
第1のアドレスが、そして回路点13を介しこのアドレ
スに属するデータが書込まれる。この書込みステップの
完了として、それ自体公知の仕方で、EPROMの入力
端PGMには回路点7を介してゾ・ログラミングパルス
が印加される。それに応答して、次のアドレスおよびそ
れに関連のデータを書込むことができる。以下同様のプ
ロセスを繰返/すことができる。
者により予め定められているプログラミング電圧、例え
ば12Vの値を有するプログラミング電圧が回路点6に
印加される。それに応答し回路点12および14を介し
第1のアドレスが、そして回路点13を介しこのアドレ
スに属するデータが書込まれる。この書込みステップの
完了として、それ自体公知の仕方で、EPROMの入力
端PGMには回路点7を介してゾ・ログラミングパルス
が印加される。それに応答して、次のアドレスおよびそ
れに関連のデータを書込むことができる。以下同様のプ
ロセスを繰返/すことができる。
全プログラムが書込まれたならば、接触装置を回路から
取外す7゜その場合、入力端vppおよびPGMには、
再び駆動電圧Vccが印加され、プログラムメモリは通
常の読取りモードに設定される。
取外す7゜その場合、入力端vppおよびPGMには、
再び駆動電圧Vccが印加され、プログラムメモリは通
常の読取りモードに設定される。
図面に示した実施例においては、マイクロコンピュータ
1およびアドレスレジスタ5の出力は、高オーム状態に
切換可能である。しかしながら、母線には出力を高オー
ム状態に変えることができない他の回路要素、例えばボ
ート回路を接続することができる。その場合には、EP
ROMの端子VppおよびPGMと関連して図に示しで
あるように、適当な抵抗器により予め減結合(分離)を
行なうことができょう。
1およびアドレスレジスタ5の出力は、高オーム状態に
切換可能である。しかしながら、母線には出力を高オー
ム状態に変えることができない他の回路要素、例えばボ
ート回路を接続することができる。その場合には、EP
ROMの端子VppおよびPGMと関連して図に示しで
あるように、適当な抵抗器により予め減結合(分離)を
行なうことができょう。
発明の効果
本発明によれば、従来技術の欠点を回避し、装置に固定
的に組込まれた固定値メモリを繰返しプログラミングす
ることが簡単な仕方で実現され、それにより固定値メモ
リが用いられる装置を始めから完全な状態に製造してお
くことができると言う効果が得られる。
的に組込まれた固定値メモリを繰返しプログラミングす
ることが簡単な仕方で実現され、それにより固定値メモ
リが用いられる装置を始めから完全な状態に製造してお
くことができると言う効果が得られる。
図面は、本発明による固定値メモリのプログラミング装
置の一実施例を示すブロックダイヤグラムである。
置の一実施例を示すブロックダイヤグラムである。
Claims (1)
- 【特許請求の範囲】 1、固定値メモリ(2)をマイクロコンピュータ(1)
の内蔵されている回路に固定的に接続し、該固定値メモ
リ(2)の端子をプログラミング装置(11)と接続す
るための手段(接触装置)を設け、前記回路は固定値メ
モリ(2)をマイクロコンピュータ(1)から減結合す
るための電気的手段を備えていることを特徴とする固定
値メモリのプログラミング装置。 2、固定値メモリ(2)が1つまたは複数の消去可能で
プログラミング可能な読出し専用メモリ(EPROM)
から構成されている特許請求の範囲第1項記載の固定値
メモリのプログラミング装置。 3、固定値メモリ(2)が1つまたは複数の電気的に消
去可能でプログラミング可能な続出し専用メモリ(EE
PROM)から構成されている特許請求の範囲第1項記
載の固定値メモリのプログラミング装置。 4、固定値メモリ(2)をマイクロコンピュータ(1)
から減結合するために、マイクロコンピュータ(1)の
出力が、例えばリセット命令で高オーム状態に切換えら
れる特許請求の範囲第1項ないし第3項のいずれかに記
載の固定値メモリのプログラミング装置。 5、コンピュータの内蔵されている回路に供給される信
号が、固定値メモリ(2)に配属されているアドレスレ
ジスタ(ラッチ)(5)を阻止する特許請求の範囲第1
項ないし第4項のいずれかに記載の固定値メモリのプロ
グラミング装置。 6、コンピュータの内蔵されている回路に供給される電
圧により、アドレスレジスタ(5)の出力が高オームに
切換えられる特許請求の範囲第5項記載の固定値メモリ
のプログラミング装置。 7、固定値メモリ(2)のプログラミング電圧端子(V
_P_P)が抵抗器(8)を介し駆動電源(10)に接
続されると共に接触装置の接点(6)を介しプログラミ
ング装置(11)のプログラミング出力端に接続されて
いる特許請求の範囲第1項記載の固定値メモリのプログ
ラミング装置。 8、固定値メモリ(2)のプログラミングパルス入力端
(PGM)が抵抗器(9)を介して駆動電源(10)と
接続され、そして接触装置の接点(7)を介しプログラ
ミング装置(11)のプログラミングパルス出力端に接
続されている特許請求の範囲第1項記載の固定値メモリ
のプログラミング装置。 9、接触装置が、アドレス、データ、プログラミング電
圧、プログラミングパルス、リセット電圧および必要に
応じ他の電圧および/またはパルスのための接点を備え
、該接点は、回路の導体路の所属の個所と接点対を形成
するように配設されている特許請求の範囲第1項記載の
固定値メモリのプログラミング装置。 10、導体路に接触片が設けられている特許請求の範囲
第9項記載の固定値メモリのプログラミング装置。 11、導体路が、接点対が形成される個所において絶縁
被覆を有しない特許請求の範囲第9項記載の固定値メモ
リのプログラミング装置。 12、マイクロコンピュータの内蔵されている回路がハ
イブリッド技術で構成され、固定値メモリ(2)が挿込
みソケットを使用することなく、例えばチップ要素とし
てろう付け接続されている特許請求の範囲第1項記載の
固定値メモリのプログラミング装置。 13、回路に組込まれた固定値メモリ(2)をプログラ
ミング装置(11)でプログラミングするための装置に
おいて、プログラミング装置(11)の出力端を固定値
メモリ(2)の端子と接続することができる接触装置が
設けられていることを特徴とする固定値メモリのプログ
ラミング装置。 14、接触装置が、固定値メモリ(2)を回路の残余の
部分(1、5)から分離する切換信号もしくは電圧を供
給する別の接点を備えている特許請求の範囲第13項記
載の固定値メモリのプログラミング装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19853532744 DE3532744A1 (de) | 1985-09-13 | 1985-09-13 | Anordnung zum programmieren eines festwertspeichers |
| DE3532744.8 | 1985-09-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6266499A true JPS6266499A (ja) | 1987-03-25 |
Family
ID=6280907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61214216A Pending JPS6266499A (ja) | 1985-09-13 | 1986-09-12 | 固定値メモリのプログラミング装置 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0214451A3 (ja) |
| JP (1) | JPS6266499A (ja) |
| BR (1) | BR8604392A (ja) |
| DE (1) | DE3532744A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02130799A (ja) * | 1988-11-09 | 1990-05-18 | Hitachi Elevator Eng & Service Co Ltd | Eepromのデータ書込装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW231343B (ja) | 1992-03-17 | 1994-10-01 | Hitachi Seisakusyo Kk | |
| US6414878B2 (en) | 1992-03-17 | 2002-07-02 | Hitachi, Ltd. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein |
| DE4233822A1 (de) * | 1992-10-08 | 1994-04-14 | Bosch Gmbh Robert | Verfahren und Vorrichtung zur Programmierung eines nichtflüchtigen Speichers |
| DE69627318T2 (de) * | 1996-08-22 | 2004-02-12 | Stmicroelectronics S.R.L., Agrate Brianza | Mehrpegelige nichtflüchtige Speicheranordnung |
| JP2000207194A (ja) | 1999-01-08 | 2000-07-28 | Harness Syst Tech Res Ltd | 車載電子ユニット内の不揮発性メモリへのデ―タ書き込み方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57153358A (en) * | 1981-03-19 | 1982-09-21 | Mitsubishi Electric Corp | Information processor |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4093998A (en) * | 1976-09-29 | 1978-06-06 | Gulf & Western Industries, Inc. | Programming module for programmable controller using a microprocessor |
-
1985
- 1985-09-13 DE DE19853532744 patent/DE3532744A1/de not_active Withdrawn
-
1986
- 1986-07-31 EP EP86110616A patent/EP0214451A3/de not_active Withdrawn
- 1986-09-12 BR BR8604392A patent/BR8604392A/pt unknown
- 1986-09-12 JP JP61214216A patent/JPS6266499A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57153358A (en) * | 1981-03-19 | 1982-09-21 | Mitsubishi Electric Corp | Information processor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02130799A (ja) * | 1988-11-09 | 1990-05-18 | Hitachi Elevator Eng & Service Co Ltd | Eepromのデータ書込装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0214451A2 (de) | 1987-03-18 |
| DE3532744A1 (de) | 1987-03-26 |
| EP0214451A3 (de) | 1989-01-18 |
| BR8604392A (pt) | 1987-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6519172B2 (en) | Apparatus for on-board programming of serial EEPROMS | |
| US5995405A (en) | Memory module with flexible serial presence detect configuration | |
| US6384626B2 (en) | Programmable apparatus and method for programming a programmable device | |
| US6433569B1 (en) | Apparatus for testing an integrated circuit in an oven during burn-in | |
| JPS59140700A (ja) | 集積回路メモリ用のデコード装置 | |
| KR960001358B1 (ko) | 회로 구성 조립 방법 및 그 장치 | |
| US5694611A (en) | Microcomputer including internal and direct external control of EEPROM and method of making the microcomputer | |
| CN111179996B (zh) | 数据校准装置及其校准数据存写方法 | |
| US6947303B2 (en) | Memory chip, memory component and corresponding memory module and method | |
| US5323341A (en) | Method of interchangeably using dip memory devices in a single socket | |
| US20060109705A1 (en) | Integrated semiconductor memory device | |
| TW497243B (en) | Integrated circuit with a test driver and test facility for testing an integrated circuit | |
| JP2001135072A (ja) | 集積メモリ | |
| JPH05307616A (ja) | 半導体装置 | |
| US5521833A (en) | Method for programming programmable integrated circuits | |
| JPH0758172A (ja) | 半導体装置試験用ユニバーサルバーンインボード | |
| JP2523570B2 (ja) | Icカ−ド | |
| JP2618032B2 (ja) | 入出力回路 | |
| KR890006301Y1 (ko) | 디스크 드라이브 장치 | |
| JP2659043B2 (ja) | 電気部品試験機のチャネル制御装置 | |
| JPH0467645A (ja) | バーンイン装置 | |
| CN100433178C (zh) | 存储器电路元件应用装置 | |
| JPH044486A (ja) | Icメモリカード処理装置 | |
| JPS6058559B2 (ja) | Romの書込装置 | |
| JP2000057786A (ja) | Romのデータ書込方法、メモリボードおよびromライタ用アダプタ |