JPS626655Y2 - - Google Patents
Info
- Publication number
- JPS626655Y2 JPS626655Y2 JP770882U JP770882U JPS626655Y2 JP S626655 Y2 JPS626655 Y2 JP S626655Y2 JP 770882 U JP770882 U JP 770882U JP 770882 U JP770882 U JP 770882U JP S626655 Y2 JPS626655 Y2 JP S626655Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- plunger
- mode
- transistor
- plungers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 description 6
- 238000004804 winding Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
本考案は，テープレコーダ等の録音・再生ある
いは早巻取りといつたモード切換えにおけるプラ
ンジヤの駆動回路に関する。
いは早巻取りといつたモード切換えにおけるプラ
ンジヤの駆動回路に関する。
従来，テープレコーダ等におけるプランジヤの
駆動回路として第１図に示すものがある。
駆動回路として第１図に示すものがある。
第１図において，１，２，３は，例えば再生，
早巻取り，停止用のモード信号が入力される入力
端子，４，５，６はインバータ，A1，A2，A3は
各モードに対応するプランジヤP1，P2，P3にトラ
ンジスタQ1，Q2，Q3を介して，間欠使用時にお
ける初期電圧を一定時間印加する時間設定回路，
B1，B2，B3は各モードに対応するプランジヤ
P1，P2，P3を選択的に制御する選択回路である。
早巻取り，停止用のモード信号が入力される入力
端子，４，５，６はインバータ，A1，A2，A3は
各モードに対応するプランジヤP1，P2，P3にトラ
ンジスタQ1，Q2，Q3を介して，間欠使用時にお
ける初期電圧を一定時間印加する時間設定回路，
B1，B2，B3は各モードに対応するプランジヤ
P1，P2，P3を選択的に制御する選択回路である。
上記において、例えば端子１から再生モード信
号Ｌレベルが供給されると，インバータ４の出力
ＨレベルがコンデンサC1に加えられ、抵抗R1，
R2と該コンデンサC1で定まる一定時間これを充
電する。この充電動作中トランジスタQ4のベー
ス電位がスレシホールドレベルを越えると該トラ
ンジスタQ4はオン，これに伴ないトランジスタ
Q1がオンとなり，トランジスタQ4のオン期間，
間欠使用における初期電圧（＋27V）がトランジ
スタQ1を介してプランジヤP1に印加される。こ
のときスイツチングトランジスタQ5，Q6はイン
バータ４の出力Ｈレベルによりオンとなり、プラ
ンジヤP1が付勢される。上記コンデンサC1の充
電動作中トランジスタQ4のベース電位がスレシ
ホールドレベル以下になるとトランジスタQ4は
オフとなつて，トランジスタQ1もオフとなり，
初期電圧（＋27V）の印加が停止される。その後
においては電源電圧（＋12V）によりプランジヤ
P1の付勢が継続される。
号Ｌレベルが供給されると，インバータ４の出力
ＨレベルがコンデンサC1に加えられ、抵抗R1，
R2と該コンデンサC1で定まる一定時間これを充
電する。この充電動作中トランジスタQ4のベー
ス電位がスレシホールドレベルを越えると該トラ
ンジスタQ4はオン，これに伴ないトランジスタ
Q1がオンとなり，トランジスタQ4のオン期間，
間欠使用における初期電圧（＋27V）がトランジ
スタQ1を介してプランジヤP1に印加される。こ
のときスイツチングトランジスタQ5，Q6はイン
バータ４の出力Ｈレベルによりオンとなり、プラ
ンジヤP1が付勢される。上記コンデンサC1の充
電動作中トランジスタQ4のベース電位がスレシ
ホールドレベル以下になるとトランジスタQ4は
オフとなつて，トランジスタQ1もオフとなり，
初期電圧（＋27V）の印加が停止される。その後
においては電源電圧（＋12V）によりプランジヤ
P1の付勢が継続される。
上記プランジヤP2，P3は上記と同様に各モード
信号により選択的に作動される。
信号により選択的に作動される。
以上で説明したように、従来のプランジヤ駆動
回路では，プランジヤP1，P2，P3の駆動回路にそ
れぞれ時間設定回路A1，A2，A3を設けているの
で，使用部品点数が多くその駆動回路が複雑にな
つている。
回路では，プランジヤP1，P2，P3の駆動回路にそ
れぞれ時間設定回路A1，A2，A3を設けているの
で，使用部品点数が多くその駆動回路が複雑にな
つている。
本考案は上記の欠点を除去し，時間設定回路を
共用することにより，プランジヤの駆動回路を簡
略化することを目的とする。
共用することにより，プランジヤの駆動回路を簡
略化することを目的とする。
以下に，本考案のプランジヤ駆動回路の一実施
例を第２図により説明する。第１図と同一部分に
は同一符号を付し説明する。
例を第２図により説明する。第１図と同一部分に
は同一符号を付し説明する。
第２図において、１，２，３は入力端子子，
４，５，６はインバータ，B1，B2，B3はプラン
ジヤP1，P2，P3を選択的に制御する選択回路，７
は各モード信号のオアをとるゲート回路，A4は
各モードに対応するプランジヤP1，P2，P3にトラ
ンジスタQ7を介して，間欠使用時における初期
電圧を一定時間印加する時間設定回路である。
４，５，６はインバータ，B1，B2，B3はプラン
ジヤP1，P2，P3を選択的に制御する選択回路，７
は各モード信号のオアをとるゲート回路，A4は
各モードに対応するプランジヤP1，P2，P3にトラ
ンジスタQ7を介して，間欠使用時における初期
電圧を一定時間印加する時間設定回路である。
次に動作を説明する。例えば再生モード時，端
子１より再生モード信号Ｌレベル，端子２，３よ
り早巻取りモード信号Ｈレベル及び停止用モード
信号Ｈレベルが入力され、インバータ４よりＨレ
ベルが出力され，インバータ５，６よりＬレベル
が出力される。インバータ４，５，６の出力がダ
イオードD1，D2，D3にそれぞれ入力され、オア
回路７よりＨレベルが出力される。このＨレベル
がコンデンサC2に加えられ，抵抗R3，R4と該コ
ンデンサC2とで定まる一定時間これを充電す
る。この充電動作中トランジスタQ8のベース電
位がスレシホールドレベルを越えると該トランジ
スタQ8はオンとなり，これに伴ないトランジス
タQ7がオンとなり，トランジスタQ8のオン期
間，間欠使用における初期電圧（＋27V）がトラ
ンジスタQ7を介してプランジヤP1，P2，P3に一
定時間（通常は300msec）印加される。このとき
トランジスタQ5，Q6はインバータ４からの出力
Ｈレベルによりオンとなり，トランジスタQ9，
Q10はインバータ５からの出力Ｌレベルによりオ
フとなり，トランジスタQ11，Q12はインバータ
６の出力Ｌレベルによりオフとなつている。した
がつて、プランジヤP1のみが付勢され、他のプラ
ンジヤP2，P3は作動しない。上記コンデンサC2
の充電動作中トランジスタQ8のベース電位がス
レシホールドレベル以下になるとトランジスタ
Q8はオフとなりトランジスタQ7もオフとなるか
ら，初期電圧の印加が停止され，その後は常時印
加されている電源電圧（＋12V）によりプランジ
ヤP1の付勢が継続される。
子１より再生モード信号Ｌレベル，端子２，３よ
り早巻取りモード信号Ｈレベル及び停止用モード
信号Ｈレベルが入力され、インバータ４よりＨレ
ベルが出力され，インバータ５，６よりＬレベル
が出力される。インバータ４，５，６の出力がダ
イオードD1，D2，D3にそれぞれ入力され、オア
回路７よりＨレベルが出力される。このＨレベル
がコンデンサC2に加えられ，抵抗R3，R4と該コ
ンデンサC2とで定まる一定時間これを充電す
る。この充電動作中トランジスタQ8のベース電
位がスレシホールドレベルを越えると該トランジ
スタQ8はオンとなり，これに伴ないトランジス
タQ7がオンとなり，トランジスタQ8のオン期
間，間欠使用における初期電圧（＋27V）がトラ
ンジスタQ7を介してプランジヤP1，P2，P3に一
定時間（通常は300msec）印加される。このとき
トランジスタQ5，Q6はインバータ４からの出力
Ｈレベルによりオンとなり，トランジスタQ9，
Q10はインバータ５からの出力Ｌレベルによりオ
フとなり，トランジスタQ11，Q12はインバータ
６の出力Ｌレベルによりオフとなつている。した
がつて、プランジヤP1のみが付勢され、他のプラ
ンジヤP2，P3は作動しない。上記コンデンサC2
の充電動作中トランジスタQ8のベース電位がス
レシホールドレベル以下になるとトランジスタ
Q8はオフとなりトランジスタQ7もオフとなるか
ら，初期電圧の印加が停止され，その後は常時印
加されている電源電圧（＋12V）によりプランジ
ヤP1の付勢が継続される。
また，たとえば早巻取りモード時には，時間設
定回路A4が前記した如く同様に動作し，選択回
路B2で選択されたプランジヤP2が付勢され，停
止モード時には，時間設定回路Ａが前記の如く同
様に動作し，選択回路B3で選択されたプランジ
ヤP3が付勢される。
定回路A4が前記した如く同様に動作し，選択回
路B2で選択されたプランジヤP2が付勢され，停
止モード時には，時間設定回路Ａが前記の如く同
様に動作し，選択回路B3で選択されたプランジ
ヤP3が付勢される。
以上で説明したように本考案は，複数のモード
に対し，これらに対応したモード回路のプランジ
ヤを選択的に作動させるプランジヤ駆動回路にお
いて，上記モード回路に入力されるモード信号の
論理和をとるゲート回路７を設け，このゲート回
路からの出力信号により間欠使用における初期電
圧を上記プランジヤP1，P2，P3に一定時間印加す
るように制御する時間設定回路A4を設け，上記
モード信号に応じて上記プランジヤP1，P2，P3を
選択的に制御する選択回路A1，A2，A3を設け，
この制御回路により選択されたプランジヤを作動
するようにしたから，時間設定回路を共用させる
ことができるため，プランジヤ駆動回路を簡略化
することができる。
に対し，これらに対応したモード回路のプランジ
ヤを選択的に作動させるプランジヤ駆動回路にお
いて，上記モード回路に入力されるモード信号の
論理和をとるゲート回路７を設け，このゲート回
路からの出力信号により間欠使用における初期電
圧を上記プランジヤP1，P2，P3に一定時間印加す
るように制御する時間設定回路A4を設け，上記
モード信号に応じて上記プランジヤP1，P2，P3を
選択的に制御する選択回路A1，A2，A3を設け，
この制御回路により選択されたプランジヤを作動
するようにしたから，時間設定回路を共用させる
ことができるため，プランジヤ駆動回路を簡略化
することができる。
第１図は従来のプランジヤ駆動回路の回路図，
第２図は本考案のプランジヤ駆動回路の回路図で
ある。 ７……ゲート回路，P1，P2，P3……プランジ
ヤ，A1，A2，A3……選択回路，B1，B2，B3……
時間設定回路。
第２図は本考案のプランジヤ駆動回路の回路図で
ある。 ７……ゲート回路，P1，P2，P3……プランジ
ヤ，A1，A2，A3……選択回路，B1，B2，B3……
時間設定回路。
Claims (1)
- 複数のモードに対し，これらに対応したモード
回路のプランジヤを選択的に作動させるプランジ
ヤ駆動回路において，上記モード回路に入力され
るモード信号の論理和をとるゲート回路を設け，
このゲート回路からの出力信号により間欠使用に
おける初期電圧を上記各プランジヤに一定時間印
加するように制御する時間設定回路を設け，上記
モード信号に応じて上記プランジヤを選択的に制
御する選択回路を設け，この選択回路により選択
されたプランジヤを作動するようにしたプランジ
ヤ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP770882U JPS58111906U (ja) | 1982-01-23 | 1982-01-23 | プランジヤ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP770882U JPS58111906U (ja) | 1982-01-23 | 1982-01-23 | プランジヤ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58111906U JPS58111906U (ja) | 1983-07-30 |
| JPS626655Y2 true JPS626655Y2 (ja) | 1987-02-16 |
Family
ID=30020445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP770882U Granted JPS58111906U (ja) | 1982-01-23 | 1982-01-23 | プランジヤ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58111906U (ja) |
-
1982
- 1982-01-23 JP JP770882U patent/JPS58111906U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58111906U (ja) | 1983-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS626655Y2 (ja) | ||
| US4792867A (en) | Synchronizing circuit for dubbing apparatus | |
| JPS6017956Y2 (ja) | スイッチング回路 | |
| JPS633005Y2 (ja) | ||
| JPS6213253Y2 (ja) | ||
| JPH0127400Y2 (ja) | ||
| JPS5818478Y2 (ja) | モ−タの制御回路 | |
| JPS6020182Y2 (ja) | テ−プレコ−ダのポ−ズ装置 | |
| JPS6023773Y2 (ja) | 電源制御回路 | |
| JPH0351783Y2 (ja) | ||
| JPS5910820Y2 (ja) | タイマ−信号入出力回路 | |
| JPS6030833Y2 (ja) | 記録装置 | |
| JPH039140Y2 (ja) | ||
| JPS5830939U (ja) | テ−プ再生装置の頭出し装置 | |
| JPS5819566Y2 (ja) | 磁気録音再生装置 | |
| KR870001159Y1 (ko) | 전자식 구동더블 카세트 데크에서의 자동복사구동회로 | |
| JPH073497Y2 (ja) | 記録又は再生装置の信号伝送制御回路 | |
| JPS6131372Y2 (ja) | ||
| JPS6040026U (ja) | テ−プレコ−ダ | |
| JPS60754U (ja) | 頭出し信号記録回路 | |
| JPS6068772U (ja) | 自動消磁装置 | |
| JPH0642628B2 (ja) | 電源オフ検知回路 | |
| JPS6218804U (ja) | ||
| JPS58151943U (ja) | テ−プレコ−ダ−の操作回路 | |
| JPS607696U (ja) | テ−プレコ−ダのリ−ルモ−タ駆動制御回路 |