JPS6268314A - タイミング信号同期方式 - Google Patents
タイミング信号同期方式Info
- Publication number
- JPS6268314A JPS6268314A JP60208332A JP20833285A JPS6268314A JP S6268314 A JPS6268314 A JP S6268314A JP 60208332 A JP60208332 A JP 60208332A JP 20833285 A JP20833285 A JP 20833285A JP S6268314 A JPS6268314 A JP S6268314A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- timing
- reset
- reset signal
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は二重化されたタイミングクロック系の各系間の
タイミング同期をとるタイミング信号同期方式に関する
。
タイミング同期をとるタイミング信号同期方式に関する
。
（従来技術）
二重化されたタイミングクロック系ｙ（おいては各基の
タイミング信号間の同期がとれていることが必要であり
、現用系、予備系の区別がされているタイミングクロッ
ク系でＶｉ、予備系のクロック発生部は、現用系に従属
することによりタイミング信号の同期をとっている。従
って、片系がシステムダウンとなり再立上げを行う場合
には、再立上げを行う系は必ず予備系として動作を開始
し、現用系に従属して動作するためタイミング信号の位
相ヒツト等の問題は発生しない。
タイミング信号間の同期がとれていることが必要であり
、現用系、予備系の区別がされているタイミングクロッ
ク系でＶｉ、予備系のクロック発生部は、現用系に従属
することによりタイミング信号の同期をとっている。従
って、片系がシステムダウンとなり再立上げを行う場合
には、再立上げを行う系は必ず予備系として動作を開始
し、現用系に従属して動作するためタイミング信号の位
相ヒツト等の問題は発生しない。
（発明が解決しようとする問題点）
しかし現用、予備の重み付けを行わず交互に他系のリセ
ットを行う相互同期のタイミングクロック系においては
、片系のシステムダウン後の再立上げ時に、再立上げを
行う系は他系のタイミング位相に無関係にリセット信号
を送出することになり、再立ち上げを行う系からのリセ
ット信号が先に送出された場合ては、他系のタイミング
信号はこれに同期するためタイミングクロック系とじて
位相ヒツト’を生じる欠点があった。
ットを行う相互同期のタイミングクロック系においては
、片系のシステムダウン後の再立上げ時に、再立上げを
行う系は他系のタイミング位相に無関係にリセット信号
を送出することになり、再立ち上げを行う系からのリセ
ット信号が先に送出された場合ては、他系のタイミング
信号はこれに同期するためタイミングクロック系とじて
位相ヒツト’を生じる欠点があった。
（問題点を解決するための手段）
本発明に係るタイミング信号同期方式は、他系のタイミ
ング信号の断の監視により他系のシステムダウンを検出
し、再立上げ後の他系からのリセット信号が自系のリセ
ット信号より先にきた場合にはこれを無視する制御を行
うことによって、タイミングクロック系として位相ヒツ
トの発生を防ぐよってしたものである。
ング信号の断の監視により他系のシステムダウンを検出
し、再立上げ後の他系からのリセット信号が自系のリセ
ット信号より先にきた場合にはこれを無視する制御を行
うことによって、タイミングクロック系として位相ヒツ
トの発生を防ぐよってしたものである。
（実施例）
次に、本発明について図面を参照して実施例を説明する
。
。
第１図は本発明の１実施例の？Ｊ［ｆｆｌを示したタイ
ミング信号同期システムのブロック図である。ここで二
重化された系を夫々０系、１系とする。第１図において
、１及び７は０系及び１系の発振器、２及び８は発振器
１，７からの信号を分周し所定のタイミング信号を作成
するカウンタであり、０系発振器１．カウンタ２及び１
系発振器７．カウンタ８で夫々の系のクロック発生部を
構成している。３及び９はそれぞれ前記クロック発生部
からの信号を分周しリセット信号を送出するカウンタ。
ミング信号同期システムのブロック図である。ここで二
重化された系を夫々０系、１系とする。第１図において
、１及び７は０系及び１系の発振器、２及び８は発振器
１，７からの信号を分周し所定のタイミング信号を作成
するカウンタであり、０系発振器１．カウンタ２及び１
系発振器７．カウンタ８で夫々の系のクロック発生部を
構成している。３及び９はそれぞれ前記クロック発生部
からの信号を分周しリセット信号を送出するカウンタ。
４及び１０は自系及び他系のリセット信号を受け、その
相互関係から０系及び１系が交互にリセットされるよう
カウンタ３及び９の状態を制御する制御部で、カウンタ
３．制御部４及びカウンタ９゜制御部１０で夫々の系の
位相制御部を構成している。５及び１１は他系からのタ
イミング信号の断を監視することにより他系のシステム
ダウンを検出する検出部、６及び１２は前記検出部５及
び１１の検出部からの信号と自系及び他系のリセット信
号を受け、他系のシステムダウンからの復旧時に自系の
リセット信号を受ける迄他系からのリセット信号により
クロック発生部がリセットされることを禁止するための
制御部である。
相互関係から０系及び１系が交互にリセットされるよう
カウンタ３及び９の状態を制御する制御部で、カウンタ
３．制御部４及びカウンタ９゜制御部１０で夫々の系の
位相制御部を構成している。５及び１１は他系からのタ
イミング信号の断を監視することにより他系のシステム
ダウンを検出する検出部、６及び１２は前記検出部５及
び１１の検出部からの信号と自系及び他系のリセット信
号を受け、他系のシステムダウンからの復旧時に自系の
リセット信号を受ける迄他系からのリセット信号により
クロック発生部がリセットされることを禁止するための
制御部である。
第２図は、従来の構成で片系にシステムダウンが生じそ
の後復旧した場合の状態のタイムチャートを示したもの
である。尚、従来のシステムの構成は、第１図の構成か
ら５及び１１の検出部５及び１１および制御部６．１２
を削除した構成となっている。第２図においてａ、ｂ、
及びＣは夫々通常の状態でのカウンタ２の出力、カウン
タ３の状態、及び０系から送出されるリセット信号を示
している。尚ここではカウンタ３は４分周として表現し
である。またｄ、ｅ、及びｆはシステムダウンが発生し
その後復旧した場合のカウンタ８の出力、カウンタ９の
状態及び１系のリセット信号を夫々示している。尚ここ
でＴで示した区間はシステムダウン状態を表わしている
。ｇは前記ｄ 、 ｅ。
の後復旧した場合の状態のタイムチャートを示したもの
である。尚、従来のシステムの構成は、第１図の構成か
ら５及び１１の検出部５及び１１および制御部６．１２
を削除した構成となっている。第２図においてａ、ｂ、
及びＣは夫々通常の状態でのカウンタ２の出力、カウン
タ３の状態、及び０系から送出されるリセット信号を示
している。尚ここではカウンタ３は４分周として表現し
である。またｄ、ｅ、及びｆはシステムダウンが発生し
その後復旧した場合のカウンタ８の出力、カウンタ９の
状態及び１系のリセット信号を夫々示している。尚ここ
でＴで示した区間はシステムダウン状態を表わしている
。ｇは前記ｄ 、 ｅ。
ｆ信号に対応する０系のタイミング信号であるカウンタ
２の出力で−１系のシステムダウン復旧後のリセット信
号位置で位相ヒツトが発生している。
２の出力で−１系のシステムダウン復旧後のリセット信
号位置で位相ヒツトが発生している。
また出力ｄについてもシステムダウンの前後で位相が異
っており、タイミングクロック系として位相ヒツトが生
じていることが判る。
っており、タイミングクロック系として位相ヒツトが生
じていることが判る。
第３図は第２図にて説明した場合と同様のシステムダウ
ンが発生した場合の本発明の構成におけるタイムチャー
トを示した図でろる。第３図においてａ、ｂ、及びＣは
０系のタイミング信号であるカウンタ２の出力で、カウ
ンタ３の状態及び０系から送出されるリセット信号を示
している。またｄ、ｅ、及びｆは１系のタイミング信号
であるカウンタ８の出力、カウンタ９の状態、及び１系
から送出されるリセットを表わす信号であり、Ｔの区間
で１系がシステムダウンを起した場合を示しである。ま
たｈは０系の検出部５の出力で、図中、ローのレベルＤ
で１系のクロック断ヲ検出したことを示している。
ンが発生した場合の本発明の構成におけるタイムチャー
トを示した図でろる。第３図においてａ、ｂ、及びＣは
０系のタイミング信号であるカウンタ２の出力で、カウ
ンタ３の状態及び０系から送出されるリセット信号を示
している。またｄ、ｅ、及びｆは１系のタイミング信号
であるカウンタ８の出力、カウンタ９の状態、及び１系
から送出されるリセットを表わす信号であり、Ｔの区間
で１系がシステムダウンを起した場合を示しである。ま
たｈは０系の検出部５の出力で、図中、ローのレベルＤ
で１系のクロック断ヲ検出したことを示している。
ここで１系のシステムダウン、復旧後の最初のリセット
信号は、図中Ａで示した位置で送出されるが、０系は検
出部からの信号りの立上り後、自系のリセット信号（図
中Ｂで示した）がきていないことから、この１系からの
リセット信号を無視する。またＢで示した０系のリセッ
ト信号は、１系に送出され、１系ではこ−ｎｖｃよりク
ロック発生部がリセットされ、０系のタイミング信号に
同期することになる。従って１系のシステムダウン、復
旧に対しても０系のタイミング信号ｖｃｉｄ位相ヒツト
は生じない。また１系についてもシステムダウン、復旧
直後のタイミング信号はシステムダウン以前のタイミン
グ信号と位相が異っているが。
信号は、図中Ａで示した位置で送出されるが、０系は検
出部からの信号りの立上り後、自系のリセット信号（図
中Ｂで示した）がきていないことから、この１系からの
リセット信号を無視する。またＢで示した０系のリセッ
ト信号は、１系に送出され、１系ではこ−ｎｖｃよりク
ロック発生部がリセットされ、０系のタイミング信号に
同期することになる。従って１系のシステムダウン、復
旧に対しても０系のタイミング信号ｖｃｉｄ位相ヒツト
は生じない。また１系についてもシステムダウン、復旧
直後のタイミング信号はシステムダウン以前のタイミン
グ信号と位相が異っているが。
Ｂで示した０系からのリセット信号によりリセットされ
た後はシステムダウン以前のタイミング位相と同じにな
る。尚、自系のタイミング信号はシステムダウン、復旧
後にＢの位置で位相ヒツトを生じることになるが、シス
テムダウン、復旧直後であるためこのタイミング位相号
にエリ動作する装置で考えても装置の舟立上げの過渡的
な状態であり、装置１Ｉｌｌｌに及ぼす影響は殆んど無
視できる。
た後はシステムダウン以前のタイミング位相と同じにな
る。尚、自系のタイミング信号はシステムダウン、復旧
後にＢの位置で位相ヒツトを生じることになるが、シス
テムダウン、復旧直後であるためこのタイミング位相号
にエリ動作する装置で考えても装置の舟立上げの過渡的
な状態であり、装置１Ｉｌｌｌに及ぼす影響は殆んど無
視できる。
（発明の効果）
以上脱明したように本発明は、他系のタイミング信号の
断検出により他系のシステムダウンを検出し、他系復旧
時には自系のリセット信号により他糸の１）″Ｌ相同期
がとられるまで他系からのリセット信号を無視する制御
を行うことにより、二重化さｎた相互同期方式のタイミ
ングクロック系において片系のシステムダウン、復旧後
に生じ得るタイミング信号の位相ヒツトの光生を除去で
さる効果がある。
断検出により他系のシステムダウンを検出し、他系復旧
時には自系のリセット信号により他糸の１）″Ｌ相同期
がとられるまで他系からのリセット信号を無視する制御
を行うことにより、二重化さｎた相互同期方式のタイミ
ングクロック系において片系のシステムダウン、復旧後
に生じ得るタイミング信号の位相ヒツトの光生を除去で
さる効果がある。
＝Ｌ因簡の簡単な２明
第１図は本発明の１実施例の構成を示すブロック図、第
２図は従来構成でのタイムチャートを示す図、第３図は
第２図に示した場合と同じ条件設定での本発明による構
成のタイムチャートを示す図である。
２図は従来構成でのタイムチャートを示す図、第３図は
第２図に示した場合と同じ条件設定での本発明による構
成のタイムチャートを示す図である。
１．７・・・発振器、 ２，８，３．９・・・カウン
タ、４．１０，６．１２・・・制御部、 ５．１１・・・検出部。
タ、４．１０，６．１２・・・制御部、 ５．１１・・・検出部。
Claims (1)
- 二重化された相互同期のタイミングクロック系のタイミ
ング信号同期方式において、個々の系にクロック発生部
及び該クロック発生部からの信号を分周し一定周期毎に
リセット信号を送出する位相制御部を設け、また他系の
クロック信号の断検出を行う検出部と、該検出部からの
信号及び前記位相制御部からのリセット信号により自系
のクロック発生部へのリセット信号を制御する制御部と
を設けたことを特徴とするタイミング信号同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60208332A JPS6268314A (ja) | 1985-09-20 | 1985-09-20 | タイミング信号同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60208332A JPS6268314A (ja) | 1985-09-20 | 1985-09-20 | タイミング信号同期方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6268314A true JPS6268314A (ja) | 1987-03-28 |
| JPH0452962B2 JPH0452962B2 (ja) | 1992-08-25 |
Family
ID=16554514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60208332A Granted JPS6268314A (ja) | 1985-09-20 | 1985-09-20 | タイミング信号同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6268314A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9280143B2 (en) | 2011-03-25 | 2016-03-08 | Casio Computer Co., Ltd | Sensitivity adjustment device and radio wave communication device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5990125A (ja) * | 1982-10-11 | 1984-05-24 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | マルチプル冗長クロツクシステム |
-
1985
- 1985-09-20 JP JP60208332A patent/JPS6268314A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5990125A (ja) * | 1982-10-11 | 1984-05-24 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | マルチプル冗長クロツクシステム |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9280143B2 (en) | 2011-03-25 | 2016-03-08 | Casio Computer Co., Ltd | Sensitivity adjustment device and radio wave communication device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0452962B2 (ja) | 1992-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112583512B (zh) | 一种时间同步装置和方法 | |
| CN115208743A (zh) | 基于etcd的跨站点集群的部署方法和装置 | |
| JPH0452962B2 (ja) | ||
| US6587957B1 (en) | Disk drive controller for controlling data flow therethrough by switching to secondary bus to receive clock pulses when a failure on master bus is detected | |
| US6999546B2 (en) | System and method for timing references for line interfaces | |
| JP2588290B2 (ja) | データ入出力システム | |
| JPS59179B2 (ja) | クロック監視方式 | |
| JP2500761B2 (ja) | リファレンスクロック切替回路 | |
| KR19990003118A (ko) | 이동통신 교환기의 망동기용 기준클럭 절체 및 복구방법 | |
| JP3000466B2 (ja) | リングネットワークのクロック同期方式 | |
| JP2002209127A (ja) | 自動復帰機能内蔵カメラシステム | |
| JP2019110410A (ja) | ネットワーク機器 | |
| JPH05175955A (ja) | 同期装置 | |
| KR100285951B1 (ko) | 사설교환망에서마스터노드변경방법 | |
| JP3368691B2 (ja) | データサンプリング同期方式 | |
| CN120066202A (zh) | 一种三余度飞控计算机的时间同步实现方法 | |
| CN113917999A (zh) | 一种控制板冗余切换和恢复的方法及装置 | |
| JPH0380797A (ja) | 時刻同期方式 | |
| JPH04247531A (ja) | 障害検出方式 | |
| JPH07200334A (ja) | 二重化同期運転方式 | |
| JPH0744557B2 (ja) | ループ障害処理方式 | |
| JPH01116862A (ja) | マルチプロセッサシステムにおけるクロック同期方式 | |
| JPH10303898A (ja) | 警報発生装置及び位相同期クロック故障時における警報マスク方法 | |
| JPH0282833A (ja) | 網同期クロック選択回路 | |
| JP2000341363A (ja) | データ通信システム |