JPS6269532A - 半導体集積回路装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、素子間分離を溝によって行・う半導体集積
回路装置およびその製造方法に関する。

〔従来の技術〕

第２図は、従来の半導体集積回路装置を示す断面図であ
り、図において、（１）はシリコン基板、（２）はシリ
コン基板（１）の選択酸化によって形成されたシリコン
酸化膜、（３）は上記シリコン基板（１）と逆導電型の
不純物層、（４）は上記シリコン基板（１）と同導電型
の不純物層、（５）はキャパシタ絶縁膜、（６）はキャ
パシタ電極、（７）はＭＯ３Ｉ−ランジスタのゲート、
（８）はＭＯ３Ｉ・ランジスタのソース・ドレイン拡散
層である。

次に動作について説明する。従来の半導体集積回路装置
では、素子間分離はシリコン基板（１）の選択酸化によ
って形成されたシリコン酸化膜（２）によって行われて
きた。この場合、電気的に素子間を確実に分離し、例え
ばキャパシタ電極（６）の電位が高くなった場合に発生
する寄生トランジスタの動作を避けるために、分離用シ
リコン酸化膜（２）の下側にシリコン基板ｆｌｌと同導
電型（Ｐ型シリコン基板の場合にはボロン等）の不純物
を高濃度（Ｐ型シリコン基板の場合にはＰ゛）に有する
不純物層（４）を形成し、寄生トランジスタの閾値ＶＴ
Ｈを高くすることが一般に行われている。

従来の半導体集積回路装置では、シリコン酸化膜（２）
はその端が０．３〜１．０７１ｍの長さに鳥の嘴状にな
っており（一般にバーズビーク旧ｒｄ’ｓ　ｈｅａｋと
呼ばれている）、その分だけ活性領域の面積が減少し、
素子の微細化や種々の電気的特性上好ましくないという
不具合があった。

このような不具合の対策の１つとして、第３図に示すよ
うな溝型分離法が提案されてきた。この方法は、シリコ
ン基板（１１中に深さ０．５〜数７１　ｍの１（ｌａ）
をイオンエソヂング等の手段を用いて形成し、酸化物等
の絶縁物（２゛）で溝を埋め平坦化する方法である。こ
の方法の場合には、溝（１ａ）の幅は１μｍ以下も可能
であり、第１図に示した選択酸化法にみられるようなバ
ーズビークも発生セす、素子の微細化に有利である。

〔発明が解決しようとする問題点〕

しかし、この溝型分離法の場合には、電気的に素子間を
完全に分離するためには、高濃度不純物層（４）を溝（
１ａ）の周囲に形成する必要がある。高濃度不純物層（
４）をイオン注入法で形成しようとする場合、開口部が
狭く深い溝（１ａ）の側壁は注入角度を変えても均一に
注入されない。第４図は溝（１ａ）の−Ｆからある角度
でイオン注入した場合の要部斜視図を示す。図中のａで
示した斜線領域は注入された部分を、ｂで示す領域は注
入されない部分を示す。

また、イオン注入をシリコン基板（１，１に垂直に行っ
た場合は、溝（１ａ）の底面には注入されるが側壁には
注入されない。この対策として、イオン注入の代わりに
溝（１ａ）から不純物を拡散させる方法もあるが、不純
物層（４）の濃度および深さの制御が難しいという問題
点があった。

この発明は」−記のような問題点を解消するためになさ
れたもので、シリコン基板と同導電型の不純物層を形成
し、この不純物層に比較的浅い溝を穿設して絶縁物を埋
め込むことによって素子間の分離を行う半導体集積回路
装置を得ることを目的とする。

また、この発明の別の発明は、シリコン基板と同導電型
の不純物層を形成し、この不純物層の下面の近傍に達す
る溝を穿設し、この溝の底部の近傍にイオン注入によっ
てシリコン基板と同導電型の不純物層を形成した後にこ
の溝に絶縁物を埋め込むことによって素子間の分離を行
う半導体集積回路装置を得ることを目的とする。

さらに、この発明のさらに別の発明は、シリコン基板と
同導電型の不純物層を形成し、この不純物層に比較的浅
い溝を穿設して絶縁物を埋め込むことによって素子間の
分離を行う半導体集積回路装置の製造方法を得ることを
目的とする。

さらにまた、この発明のさらに別の発明は、シリコン基
板と同導電型の不純物層を形成し、この不純物層の下面
の近傍に達する溝を穿設し、この溝の底部の近傍にイオ
ン注入によってシリコン基板と同導電型の不純物層を形
成した後にこの溝に絶縁物を埋め込むことによって素子
間の分離を行う半導体集積回路装置の製造方法を得るご
とを目的とする。

〔問題点を解決するための手段〕

この発明に係る半導体集積回路装置は、シリコン基板の
表面がわに形成された同シリコン基板と同導電型で高濃
度の第１の不純物層と、この第１の不純物層に穿設され
た溝と、この溝に埋め込まれた絶縁物とを組み合わせた
ものである。

また、この発明の別の発明に係る半導体集積回路装置は
、シリコン基板の表面がわに形成された同シリコン基板
と同導電型でより高濃度の第１の不純物層と、この第１
の不純物層の下面の近傍に達するように穿設された溝と
、イオン注入によって上記溝の底部の近傍に形成された
上記シリコン基板と同導電型でより高濃度の第２の不純
物層と、上記溝に埋め込まれた絶縁物とを組み合わせた
ものである。

さらに、この発明のさらに別の発明に係る半導体集積回
路装置の製造方法は、シリコン基板の表面がわに同シリ
コン基板と同導電型でより高濃度の第１の不純物層を形
成する工程と、この第１の不純物層に溝を穿設する工程
と、この溝に絶縁物を埋め込む工程とを含むものである
。

さらにまた、この発明のさらに別の発明に係る半導体集
積回路装置の製造方法は、シリコン基板の表面がわに同
シリコン基板と同導電型でより高濃度の第１の不純物層
を形成する工程と、この第１の不純物層の下面の近傍に
達するように溝を穿設する工程と、イオン注入によって
上記溝の底部がわの近傍に上記シリコン基板と同導電型
でより高濃度の第２の不純物層を形成する工程と、上記
溝に絶縁物を埋め込む工程とを含むものである。

〔作用〕

この発明における半導体集積回路装置は、シリコン基板
に形成した高濃度不純物層と、この不純物層に形成した
溝と、この溝に埋め込まれた絶縁物とを組み合わせるこ
とによって容易かつ確実に素子間の分離を行う。

また、この発明の別の発明における半導体集積回路装置
は、シリコン基板に形成した同導電型の高濃度不純物層
と、この高濃度不純物層の下面の近傍に達すように穿設
された溝と、この溝の底部の近傍に形成された高濃度不
純物層と、上記溝に埋め込まれた絶縁物とを組み合わせ
ることによって容易かつ確実に素子間の分離を行う。

さらに、この発明のさらに別の発明における半導体集積
回路装置の製造方法は、シリコン基板と同導電型でより
高濃度の不純物層を形成し、この不純物層に溝を穿設し
、この溝に絶縁物を埋め込む。

さらにまた、この発明のさらに別の発明における半導体
集積回路装置の製造方法は、シリコン基板と同導電型で
より高濃度の第１の不純物層を形成し、この不純物層に
溝を穿設し、この溝の底部にイオン注入によって高濃度
不純物層を形成し、上記溝に絶縁物を埋め込む。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図（ａ）〜（ｄ）において、（１１，（２’）、　＋４
１．　（７１および（８）は第１図および第２図に示し
た従来の半導体集積回路装置におけるものと同様のもの
である。

（４′）はイオン注入によって溝（１ａ）の底部の近傍
に形成された高濃度不純物層、（９）はマスクである。

次に、本実施例の半導体集積回路装置の製造方法につい
て説明する。まず、シリコン基板（１）中にシリコン基
板（１）と同導電型の不純物を公知のイオン注入法によ
って注入する。このときのイオン濃度は、Ｉ　ＸＩＯ”
〜１０”ａｔｏｍ／ｃｃ程度であり、エネ゛ルギーは所
望の深さに応じて変化させる。この後、高温で熱処理を
加え、不純物を活性化すると同時に拡散させる（第１図
ｆａ）参照）。次に、絶縁物等をマスク（９）にしてシ
リコン基板（１１中に反応性イオンエツチングによって
溝（１ａ）を形成する（第１図（ｂ）参照）。このとき
の溝（ｌａ）の深さは、不純物層（４）と同じかそれよ
りも浅くなるように設定する。

不純物層（４）と溝（１ａ）とが同程度の深さの場合に
は、さらに溝（１ａ）の垂直方向から不純物層（４）と
同導電型の不純物を同程度の濃度でイオン注入し、溝（
１ａ）の底部にも不純物層（４゛）を形成しく第１図（
ｂ）参照）、熱処理によって拡散させることによって溝
（１ａ）の周囲を不純物層（４）で覆う（第１図（Ｃ１
参照）。次いで、溝（１ａ）中に酸化物等の絶縁物（２
゛）を埋め込んで平坦化した後に、ＭＯＳ）ランジスタ
のゲート（７）およびソース・ドレイン拡散層（８）を
形成する（第１図（ｄ＋参照）。

以上の工程によって形成された半導体集積回路装置は、
素子間が−ａ（ｌａ）およびその周囲の高濃度不純物層
（４）で確実に分離され、寄生ＭＯ３）ランジスタの動
作や素子間のリークを回避できる。

また、溝型分離によってバーズビークも発生せず、素子
の微細化に対しても効果的である。

なお、上記実施例では、ＭＯ３集積回路の単一基板につ
いて説明したが、エピタキシャル層を有する基板、ウェ
ル構造を有する場合のウェル分離においても同様であり
、またＢｉｐ型集型開積回路子分離にも適用できること
はもちろんである。

〔発明の効果〕

以上のように、この発明によれば、高濃度不純物層と溝
とを結合するように構成したので、溝の底部の周囲を確
実かつ容易にシリコン基板と同導電型で高濃度な不純物
層で囲うことができ、素子間のリークおよび寄生トラン
ジスタの動作等を回避することができる半導体集積回路
装置が得られる効果がある。

また、この発明の別の発明によれば、高濃度不純物層と
溝とイオン拡散領域とを結合するように構成したので、
溝の底部の周囲を確実かつ容易にシリコン基板と同導電
型で高濃度な不純物層で囲うことができ、素子間のリー
クおよび寄生トランジスタの動作等を回避することがで
きる半導体集積回路装置が得られる効果がある。

さらに、この発明のさらに別の発明によれば、高濃度不
純物層を形成する工程と、この高濃度不純物層に溝を形
成する工程とを含むようにしたので、溝の底部の周囲を
確実かつ容易にシリコン基板と同導電型で高濃度な不純
物層で囲うことができ、素子間のリークおよび寄生ｌ・
ランジスタの動作等を回避することができる半導体集積
回路装置の製造方法が得られる効果がある。

さらにまた、この発明のざらに別の発明によれば、高濃
度不純物層を形成する工程と、この高濃度不純物層に溝
を形成する工程と、イオン拡散領域を形成する工程とを
含むようにしたので、溝の底部の周囲を確実かつ容易に
シリコン基板と同導電型で高濃度な不純物層で囲うこと
ができ、素子間のリークおよび寄生トランジスタの動作
等を回避することができる半導体集積回路装置の製造方
法が得られる効果がある。

【図面の簡単な説明】

第１図（ａｌ〜ｆｄ）はこの発明の一実施例による半導
体集積回路装置およびその製造方法を示す順次の断面工
程図、第２図は従来の半導体集積回路装置における素子
間分離方法の一例を示す断面図、第３図は従来の半導体
集積回路装置における素子間分離方法の他の例を示す断
面図、第４図は第３図中に示した溝の要部拡大斜視図で
ある。 （１）はシリコン基板、（１ａ）は溝、（２゛）は絶縁
物、（４）は第１の不純物層、（４′）は第２の不純物
層、（７）はゲート、（８）はソース・ドレイン拡散層
、（９）はマスク。 なお、図中、同一符号は同一または相当部分を示す。

Claims (4)

【特許請求の範囲】
1. （１）シリコン基板と、このシリコン基板の表面がわに
   形成された上記シリコン基板と同導電型でより高濃度の
   第１の不純物層と、この第１の不純物層に穿設された溝
   と、この溝に埋め込まれた絶縁物とを有することを特徴
   とする半導体集積回路装置。
2. （２）シリコン基板と、このシリコン基板の表面がわに
   形成された上記シリコン基板と同導電型でより高濃度の
   第１の不純物層と、この第１の不純物層の下面の近傍に
   達するように穿設された溝と、イオン注入によって上記
   溝の底部の近傍に形成された上記シリコン基板と同導電
   型でより高濃度の第２の不純物層と、上記溝に埋め込ま
   れた絶縁物とを有することを特徴とする半導体集積回路
   装置。
3. （３）半導体集積回路装置の素子間分離を行う半導体集
   積回路装置の製造方法において、シリコン基板の表面が
   わに同シリコン基板と同導電型でより高濃度の第１の不
   純物層を形成する工程と、この第１の不純物層に溝を穿
   設する工程と、上記溝に絶縁物を埋め込む工程とを含む
   ことを特徴とする半導体集積回路装置の製造方法。
4. （４）半導体集積回路装置の素子間分離を行う半導体集
   積回路装置の製造方法において、シリコン基板の表面が
   わに同シリコン基板と同導電型でより高濃度の第１の不
   純物層を形成する工程と、この第１の不純物層の下面の
   近傍に達するように溝を穿設する工程と、イオン注入に
   よって上記溝の底部がわの近傍に上記シリコン基板と同
   導電型でより高濃度の第２の不純物層を形成する工程と
   、上記溝に絶縁物を埋め込む工程とを含むことを特徴と
   する半導体集積回路装置の製造方法。