JPS6269630A - 集積回路のテスト方法及び装置 - Google Patents
集積回路のテスト方法及び装置Info
- Publication number
- JPS6269630A JPS6269630A JP61163941A JP16394186A JPS6269630A JP S6269630 A JPS6269630 A JP S6269630A JP 61163941 A JP61163941 A JP 61163941A JP 16394186 A JP16394186 A JP 16394186A JP S6269630 A JPS6269630 A JP S6269630A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- test
- testing
- voltage
- laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims description 108
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 238000002161 passivation Methods 0.000 description 25
- 230000003287 optical effect Effects 0.000 description 15
- 238000000034 method Methods 0.000 description 11
- 238000005259 measurement Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000001465 metallisation Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 238000010894 electron beam technology Methods 0.000 description 6
- 230000005641 tunneling Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012942 design verification Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/265—Contactless testing
- G01R31/2656—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Vision & Pattern Recognition (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
A、産業上の利用分野
本発明は動作中の集積回路を非接触でモニタし、テスト
する装置、より具体的に言えば、集積回路上の多数の7
−ドの瞬間的な動作電圧が、チップのクロックサイクル
の間の特定な時間で、レーザパルスで誘出されたホト放
射により測定されるような、チップ全体をテストするた
めのテスト装置に関する。
する装置、より具体的に言えば、集積回路上の多数の7
−ドの瞬間的な動作電圧が、チップのクロックサイクル
の間の特定な時間で、レーザパルスで誘出されたホト放
射により測定されるような、チップ全体をテストするた
めのテスト装置に関する。
B、従来技術
機械的な接触プローブによって遂行されるものであって
も、また非接触技術によって遂行されるものであっても
、集積回路の内部ノードをテストする従来の技術は、測
定点から測定点への移動が遅いという固有の弱点がある
。加えて、これらの殆んどの技術は、回路動作の状態を
実時間ベースの測定としての信頼性を与えるものではな
い。
も、また非接触技術によって遂行されるものであっても
、集積回路の内部ノードをテストする従来の技術は、測
定点から測定点への移動が遅いという固有の弱点がある
。加えて、これらの殆んどの技術は、回路動作の状態を
実時間ベースの測定としての信頼性を与えるものではな
い。
従来の技術及び科学的背景の代表例を以下に述ベる。
1984年11月1日に出願された米国特許出願第06
/667506号は、交番スイッチ波形(ピコ秒の時間
単位)によるオンチップの非接触測定と、高エネルギホ
トン(約5〜aeV’)を使う論理状態の測定(ナノ秒
の時間単位)とを含む、動作中の高速度大規模集積(V
LSI)回路のダイナミック状態とその性能を真空中で
テストするテスト装置を開示している。この技術は、固
体回路から真空中へ、ホトンで誘出される電子放射(ホ
ト電子放射)の現象に基礎を置いている。この技術にお
いては、ただ1個の回路メートの電圧がチップのクロッ
クサイクルの間で、時間の関数として測定される。
/667506号は、交番スイッチ波形(ピコ秒の時間
単位)によるオンチップの非接触測定と、高エネルギホ
トン(約5〜aeV’)を使う論理状態の測定(ナノ秒
の時間単位)とを含む、動作中の高速度大規模集積(V
LSI)回路のダイナミック状態とその性能を真空中で
テストするテスト装置を開示している。この技術は、固
体回路から真空中へ、ホトンで誘出される電子放射(ホ
ト電子放射)の現象に基礎を置いている。この技術にお
いては、ただ1個の回路メートの電圧がチップのクロッ
クサイクルの間で、時間の関数として測定される。
1985年3月29日に出願された米国特許出願第o
6/ 717409号は、動作中の高速VLSI回路の
ダイナミックな状態とその性能を、空気中においてテス
トするテスト装置を開示している。この技術は、ホトン
によって助成される金属から酸化物へのトンネル効果に
基づいて、モニタ信号を検出するために、回路の内部ノ
ード」二に多数存在する透明絶縁パッシベーション層と
、その絶縁層上の金属被覆とを使っている。この技術で
も、ただ1個の回路メートの電圧がチップクロックサイ
クルの間で、時間の関数として測定される。
6/ 717409号は、動作中の高速VLSI回路の
ダイナミックな状態とその性能を、空気中においてテス
トするテスト装置を開示している。この技術は、ホトン
によって助成される金属から酸化物へのトンネル効果に
基づいて、モニタ信号を検出するために、回路の内部ノ
ード」二に多数存在する透明絶縁パッシベーション層と
、その絶縁層上の金属被覆とを使っている。この技術で
も、ただ1個の回路メートの電圧がチップクロックサイ
クルの間で、時間の関数として測定される。
1985年3月29日に出願された米国特許出願第06
/ 717407号は、動作中の高速VLSI回路の
ダイナミックな状態とその性能を、真空中でテストする
テスト装置を開示している。入射レーザ光で線焦点を結
ばせることにより、そしてホト放射電子の高速度電子屈
折光学系(ス) IJ−ク (5treak )カメラ
で用いられているような)を用いることによって、この
技術は、]−次元アレーの回路中の内部ノードの電圧の
同時測定を達成している。
/ 717407号は、動作中の高速VLSI回路の
ダイナミックな状態とその性能を、真空中でテストする
テスト装置を開示している。入射レーザ光で線焦点を結
ばせることにより、そしてホト放射電子の高速度電子屈
折光学系(ス) IJ−ク (5treak )カメラ
で用いられているような)を用いることによって、この
技術は、]−次元アレーの回路中の内部ノードの電圧の
同時測定を達成している。
チップの内部/−ドの電圧の実時間測定は、回路ノード
の2次元アレーの同時的な測定によって、高いテスト速
度を達成する近道になり、これが本発明の目的である。
の2次元アレーの同時的な測定によって、高いテスト速
度を達成する近道になり、これが本発明の目的である。
米国特許第1957249号は電子ビーム励起による電
子放電を単に示している。電子ビームによるテスト方法
は内部回路ノードの非接触的な測定手段として知られて
いる。然しなから、この方法は幾つかの重大な弱点を持
っている。この方法の第一の弱点は、金属導体のテスト
ポイントをチップの表面に設けなければならないので、
パッシベートされた回路のテストには不向きである。第
2の弱点は、電子ビームが酸化膜などのパッシベート層
の材料を破損させるので、電子ビームがそのような領域
に差し向けられないよう慎重に配慮されねばならないこ
とである。第3で且つ最も決定的な弱点は、回路ノード
のアレーに対する同時測定が不可能なことである。
子放電を単に示している。電子ビームによるテスト方法
は内部回路ノードの非接触的な測定手段として知られて
いる。然しなから、この方法は幾つかの重大な弱点を持
っている。この方法の第一の弱点は、金属導体のテスト
ポイントをチップの表面に設けなければならないので、
パッシベートされた回路のテストには不向きである。第
2の弱点は、電子ビームが酸化膜などのパッシベート層
の材料を破損させるので、電子ビームがそのような領域
に差し向けられないよう慎重に配慮されねばならないこ
とである。第3で且つ最も決定的な弱点は、回路ノード
のアレーに対する同時測定が不可能なことである。
上述した米国特許出願はダイナミック動作のテストを行
う技術を開示し、そして高速VLSI回路の性能を記載
していることを述べた。ハードウェアの設計の検査の一
部として、交番スイッチ波形(ピコ秒の時間単位)の測
定に加えて、チップの論理動作が機能的に正しいことを
チェックすることはまた、重要であり且つ有意義なこと
である。
う技術を開示し、そして高速VLSI回路の性能を記載
していることを述べた。ハードウェアの設計の検査の一
部として、交番スイッチ波形(ピコ秒の時間単位)の測
定に加えて、チップの論理動作が機能的に正しいことを
チェックすることはまた、重要であり且つ有意義なこと
である。
論理状態をテストし且つ内部メートにおける交番スイッ
チ波形をテストする能力は、チップの複雑性が高まり且
つウェハスケールの集積度が高まるにつれて益々重要に
なっている。これは、米国特許出願第06 / 717
409号及び06/717407号に開示されたレーザ
テスト方法により達成することが出来、これらの技術は
、レーザビーム走査、チップ面上の金属テストポイント
、チップ上のプローブを走査することによる電子ビーム
方法を含んでいる。このような走査は、時間がかかり過
ぎ、オンラインの製品テストが不便であり、そしてチッ
プ内の回路の同時テストは不可能である0 0、発明が解決しようとする問題点 従来の技術は、大規模の2次元アレーの内部回路ノード
電圧をダイナミックに実時間でテストすること、換言す
れば、回路動作を迅速且つ正確に評価するために、論理
状態及び交番スイッチ波形の′チップ全体“(full
−chip )テストを行うことを可能とする本発明
の技術の教示、示唆がない。
チ波形をテストする能力は、チップの複雑性が高まり且
つウェハスケールの集積度が高まるにつれて益々重要に
なっている。これは、米国特許出願第06 / 717
409号及び06/717407号に開示されたレーザ
テスト方法により達成することが出来、これらの技術は
、レーザビーム走査、チップ面上の金属テストポイント
、チップ上のプローブを走査することによる電子ビーム
方法を含んでいる。このような走査は、時間がかかり過
ぎ、オンラインの製品テストが不便であり、そしてチッ
プ内の回路の同時テストは不可能である0 0、発明が解決しようとする問題点 従来の技術は、大規模の2次元アレーの内部回路ノード
電圧をダイナミックに実時間でテストすること、換言す
れば、回路動作を迅速且つ正確に評価するために、論理
状態及び交番スイッチ波形の′チップ全体“(full
−chip )テストを行うことを可能とする本発明
の技術の教示、示唆がない。
本発明の目的は集積回路の、敏感で非接触の実時間テス
トを提供することにある。後述される本発明の実施例は
そのようなテストを空気中でも、真空中でも可能とし、
また、テストされるべき回路ノード上に絶縁性パッシベ
ーション層を有するもの、又はそのような層を有しない
もののテストを可能とする。
トを提供することにある。後述される本発明の実施例は
そのようなテストを空気中でも、真空中でも可能とし、
また、テストされるべき回路ノード上に絶縁性パッシベ
ーション層を有するもの、又はそのような層を有しない
もののテストを可能とする。
本発明の他の目的は交番スイッチ波形及び論理状態の“
チップ全体“の実時間テスト、即ち、2次元アレーの内
部回路ノードの同時テストを遂行するため、上述したテ
ストを集積回路に拡張することにある。
チップ全体“の実時間テスト、即ち、2次元アレーの内
部回路ノードの同時テストを遂行するため、上述したテ
ストを集積回路に拡張することにある。
本発明の特定の目的は金属のテストポイント上にある酸
化物絶縁被覆、又はパッシベーション層を有する集積回
路にそのようなテストを可能とし、結果的に、テストの
環境が最終的な使用環境と同じような動作状態にするこ
とにある。
化物絶縁被覆、又はパッシベーション層を有する集積回
路にそのようなテストを可能とし、結果的に、テストの
環境が最終的な使用環境と同じような動作状態にするこ
とにある。
本発明の他の目的はそのようなテストを空気中及び真空
中で行わせることにある。
中で行わせることにある。
本発明の特徴はレーザで誘出されるホト放射の閾値を与
えることによって、テストするチップをバイアスして識
別電圧の増加を計ることにある。
えることによって、テストするチップをバイアスして識
別電圧の増加を計ることにある。
本発明の他の特徴は、チップのテストポイントの電圧状
態を表わす2次元アレーの情報に並列的な光学的処理を
行うことにある。従って、維持されたイメージはコンピ
ュータによって処理され、コンピュータで使用可能な形
式で必要なテスト結果を与える。
態を表わす2次元アレーの情報に並列的な光学的処理を
行うことにある。従って、維持されたイメージはコンピ
ュータによって処理され、コンピュータで使用可能な形
式で必要なテスト結果を与える。
本発明の2つの実施例の特徴はマイクロチャネルプレー
トと、けい光スクリーンを有する電子光学系を使うこと
であり、これにより、2次元の電子ビームパターンを発
生し、そしてその電子ビームパターンを対応する2次元
の光学的なパターンに変換する。
トと、けい光スクリーンを有する電子光学系を使うこと
であり、これにより、2次元の電子ビームパターンを発
生し、そしてその電子ビームパターンを対応する2次元
の光学的なパターンに変換する。
本発明の実施例の他の特徴は、2次元の電子信号パター
ンを対応する光学的信号パターンに変換するために、チ
ップのパッシベート絶縁1’fF中にけい光材料を使用
することである。
ンを対応する光学的信号パターンに変換するために、チ
ップのパッシベート絶縁1’fF中にけい光材料を使用
することである。
本発明の実施例の他の特徴は、結像させそして測定する
ためのテスト信号の電子を薄膜金属被覆(ワ) を通して真空中へ通り抜けさせるように、チップ上に、
透明なパッシベーション絶縁層表面に薄膜金属被覆を使
うことである。
ためのテスト信号の電子を薄膜金属被覆(ワ) を通して真空中へ通り抜けさせるように、チップ上に、
透明なパッシベーション絶縁層表面に薄膜金属被覆を使
うことである。
本発明の実施例の他の特徴は、テストを容易にするため
に、窓の中に置かれた発光スクリーンが設けられ、且つ
パッシベートされたテストポイントを持ったチップにあ
る。
に、窓の中に置かれた発光スクリーンが設けられ、且つ
パッシベートされたテストポイントを持ったチップにあ
る。
D0問題点を解決するための手段
本発明は、パルス型の紫外線レーザ光線で、集積回路の
表面を照射することによって、集積回路上の微小ポイン
トに、電圧の関数としてのホト電子放射を発生させ、こ
の2次元の電子パターンを、発光ターゲットによって、
相対的に長い持続時間を持つ対応する発光パターンに転
換し、そして、ヒテオ/コンピュータ走査によってテス
ト結果を観察することを含むテストプローブを使わない
非接触型の集積回路のテスト装置である。真空中又は空
気中の何れかでテストを行うこと、そして絶縁パッシベ
ーション層があるチップ、又はその層がないチップに対
するテストを行うことに関する実施例を示す。本発明の
装置は2次元のアレー中の多数の微小ポイントを同時に
テストするため、瞬間的な電圧(論理状態及び交番スイ
ッチ波形)をモニタする非接触のオシロスコープを含ん
でいる。テストを最適化するために、レーザを照射して
発光させるためのテストポイントに、適当な窓が設けら
れているチップを特別に設計することが出来る。
表面を照射することによって、集積回路上の微小ポイン
トに、電圧の関数としてのホト電子放射を発生させ、こ
の2次元の電子パターンを、発光ターゲットによって、
相対的に長い持続時間を持つ対応する発光パターンに転
換し、そして、ヒテオ/コンピュータ走査によってテス
ト結果を観察することを含むテストプローブを使わない
非接触型の集積回路のテスト装置である。真空中又は空
気中の何れかでテストを行うこと、そして絶縁パッシベ
ーション層があるチップ、又はその層がないチップに対
するテストを行うことに関する実施例を示す。本発明の
装置は2次元のアレー中の多数の微小ポイントを同時に
テストするため、瞬間的な電圧(論理状態及び交番スイ
ッチ波形)をモニタする非接触のオシロスコープを含ん
でいる。テストを最適化するために、レーザを照射して
発光させるためのテストポイントに、適当な窓が設けら
れているチップを特別に設計することが出来る。
E、実施例
第1図は、投射式のパルス型レーザビームと、テスト中
のチップと、2次元のオプチカルアレー用のプロセッサ
を示す本発明の装置の模式図である。
のチップと、2次元のオプチカルアレー用のプロセッサ
を示す本発明の装置の模式図である。
本発明の装置は、チップ全体を被った2次元のアレーに
おいて、論理状態と交番スイッチ波形とを同時に測定す
るものであり、これにより、テスト時間を顕著に減少す
る。チップのすべての電圧レベルはチップクロックの同
じサイクル間で同時に決定される。′チップ全体“テス
トを行うこの能力が著しい改良をもたらす。
おいて、論理状態と交番スイッチ波形とを同時に測定す
るものであり、これにより、テスト時間を顕著に減少す
る。チップのすべての電圧レベルはチップクロックの同
じサイクル間で同時に決定される。′チップ全体“テス
トを行うこの能力が著しい改良をもたらす。
“チップ全体“のテスト方法に共通し且つ主要な要素が
第1図に示されている。テスト中のチップ1は、チップ
の種々の内部ノード、即ちテストポイント3がテストの
ためアクセスしつるように、基体、即ちホルダ2上に装
着される。高レベルのチップ集積(代表的に言えば、1
個のチップ当り1万乃至10万個のトランジスタ又は回
路)に対して、テストされるべき沢山の内部ノードがあ
る。
第1図に示されている。テスト中のチップ1は、チップ
の種々の内部ノード、即ちテストポイント3がテストの
ためアクセスしつるように、基体、即ちホルダ2上に装
着される。高レベルのチップ集積(代表的に言えば、1
個のチップ当り1万乃至10万個のトランジスタ又は回
路)に対して、テストされるべき沢山の内部ノードがあ
る。
チップの回路系の動作は制御ユニット4の駆動回路によ
り行われるので、チップはテスト中、設計された通りの
最高速度で動作される。
り行われるので、チップはテスト中、設計された通りの
最高速度で動作される。
特定の瞬間的な時間において、チップのテストポイント
6からホト電子放射を誘出するのに充分なホトンエネル
ギを有する非常に高速度のレーザパルスがレーザシステ
ム5から発射される。レーザ光はチップ全体を照射する
ように光学システム6により拡大されて、すべてのテス
トポイントからホト電子放射信号を発生させ、ホト電子
放射信号は、その特定の瞬間的の時間において決定され
た電圧を表示する。レーザシステム5及び光学システム
6は“付勢手段“とじて特徴付けることが出来る。チッ
プ上の各テストポイントから放射するホト電子信号の量
はレーザパルスの間での電圧の表示量である。
6からホト電子放射を誘出するのに充分なホトンエネル
ギを有する非常に高速度のレーザパルスがレーザシステ
ム5から発射される。レーザ光はチップ全体を照射する
ように光学システム6により拡大されて、すべてのテス
トポイントからホト電子放射信号を発生させ、ホト電子
放射信号は、その特定の瞬間的の時間において決定され
た電圧を表示する。レーザシステム5及び光学システム
6は“付勢手段“とじて特徴付けることが出来る。チッ
プ上の各テストポイントから放射するホト電子信号の量
はレーザパルスの間での電圧の表示量である。
ホ)を子パターンは発光ターゲット7、評価手段、又は
処理システム8及び電圧識別手段9によって処理され、
テストポイントの電圧を表示する。
処理システム8及び電圧識別手段9によって処理され、
テストポイントの電圧を表示する。
従って、これらのパターンは2次元の電圧情報を運び、
この2次元の電圧情報は発光ターゲット7(りん光又は
けい光スクリーン)から、2次元の対応する光放射パタ
ーンに転化される。次に2次元の光放射パターンはビジ
コン(vidicon )システムに使われているよう
な並列光学的処理システム8によって測定される。はい
光体及びビデオシステムの応答速度は特に速くはないけ
れども、その情報は速いレーザパルスの間での、チップ
の上のテストポイントの電圧パターンにのみ対応する。
この2次元の電圧情報は発光ターゲット7(りん光又は
けい光スクリーン)から、2次元の対応する光放射パタ
ーンに転化される。次に2次元の光放射パターンはビジ
コン(vidicon )システムに使われているよう
な並列光学的処理システム8によって測定される。はい
光体及びビデオシステムの応答速度は特に速くはないけ
れども、その情報は速いレーザパルスの間での、チップ
の上のテストポイントの電圧パターンにのみ対応する。
5ピコ秒又はそれ以下のレーザパルス幅を使うことによ
って、′チップ全体“テストシステムの時間的解像度を
極めて高速度にすることが出来、交番波形テスト及び実
時間の論理状態テストの両方を両立させることが出来る
。
って、′チップ全体“テストシステムの時間的解像度を
極めて高速度にすることが出来、交番波形テスト及び実
時間の論理状態テストの両方を両立させることが出来る
。
チップから放射されたホト電子パターンが発光ターゲッ
ト7から、2方向の光放射パターンに転換されることに
よるメカニズムは、空気中でのアプリケーション、或は
真空中でのアプリケーションに適合し、そしてまた、チ
ップのテストポイント乙の上部に存在するパッシベーシ
ョン層を有するもの、或は有さないものにも適合するよ
う充分に変化することが出来る。
ト7から、2方向の光放射パターンに転換されることに
よるメカニズムは、空気中でのアプリケーション、或は
真空中でのアプリケーションに適合し、そしてまた、チ
ップのテストポイント乙の上部に存在するパッシベーシ
ョン層を有するもの、或は有さないものにも適合するよ
う充分に変化することが出来る。
(a) 第1実m例〔パッシベーション層がナイチッ
プの真空中でのテスト〕 第2図は、パッシベーション層がないチップを真空中で
テストすることを指向する本発明の第1の実施例を説明
する模式図である。制御ユニット4からのチップクロッ
クで同期してパルスされたレーザ5から、光学系6を介
した紫外線レーザビームは、チップ1全体上に投射する
。チップ1上の金属テストポイント3の仕事関数Wを越
えたレーザのホトンエネルギLによって、ホト電子が発
生される(1次電子及び2次電子)。次に、これらのホ
ト電子は電子レンズ10によって、1個又はそれ以上の
マイクロチャネル・プレート12上に結像される。チッ
プ1の前の加速グリッド11は、チップ1上の漂遊マイ
クロフィールドの影響を減少し、且つ信号パターン中の
電圧差を与えるために使われる。マイクロチャネル・プ
レート12は、電子密度に高利得(100万倍まで)を
生ずる電子増倍プレートの高密度アレーである。従って
、これらの大きい電子流は、光学処理システム8中の発
光(けい光)ターゲット7へ加速され、そして、チップ
1上のテスト電圧の発光表示を発生する。与えられたテ
ストポイントにおける像の輝度はチップ1上のテストポ
イント乙における電圧の直接の関数である。この発光像
は、ビジコン又は他のビデオ装置である光学処理システ
ム8によって処理される。像はレーザパルスの幅よりも
遥かに長い時間の間、発光ターゲット(けい光スクリー
ン)中に維持することが出来る。
プの真空中でのテスト〕 第2図は、パッシベーション層がないチップを真空中で
テストすることを指向する本発明の第1の実施例を説明
する模式図である。制御ユニット4からのチップクロッ
クで同期してパルスされたレーザ5から、光学系6を介
した紫外線レーザビームは、チップ1全体上に投射する
。チップ1上の金属テストポイント3の仕事関数Wを越
えたレーザのホトンエネルギLによって、ホト電子が発
生される(1次電子及び2次電子)。次に、これらのホ
ト電子は電子レンズ10によって、1個又はそれ以上の
マイクロチャネル・プレート12上に結像される。チッ
プ1の前の加速グリッド11は、チップ1上の漂遊マイ
クロフィールドの影響を減少し、且つ信号パターン中の
電圧差を与えるために使われる。マイクロチャネル・プ
レート12は、電子密度に高利得(100万倍まで)を
生ずる電子増倍プレートの高密度アレーである。従って
、これらの大きい電子流は、光学処理システム8中の発
光(けい光)ターゲット7へ加速され、そして、チップ
1上のテスト電圧の発光表示を発生する。与えられたテ
ストポイントにおける像の輝度はチップ1上のテストポ
イント乙における電圧の直接の関数である。この発光像
は、ビジコン又は他のビデオ装置である光学処理システ
ム8によって処理される。像はレーザパルスの幅よりも
遥かに長い時間の間、発光ターゲット(けい光スクリー
ン)中に維持することが出来る。
この装置はチップ上のすべてのポイントを同時に測定す
るので、充分な強さの信号を発生するために、高出力の
レーザパルスが必要である。これは市販されているパル
ス型の紫外線エキサイマ(θxcimer )レーザで
達成することが出来る。そのようなレーザは、チップの
クロックサイクル内で電圧レベルを分析するのに充分で
ある3ナノ秒乃至20ナノ秒の範囲のパルス幅を持って
いる。ルモニクス(Lumoni、aa ) Tl−8
61T−4エキサイマレーザはこの1例である。3種類
のガスについてそのようなレーザの特性を第1表に示す
。10ミIJ X I Oミリ角のチップ上にレーザビ
ームが照射されると仮定して、第1表で予測されている
ようなホトイールド(Photoyield )を用い
、且つパワー強度のピークを許容レベル(毎平方センチ
メートル当りl OmJ )に減少した場合、1ミクロ
ン×1ミクロンのテストポイントの各々は毎レーザパル
ス当り35000個乃至3’70000個の電子を与え
うろことが見出された。これは、1つのレーザパルスで
、チップ上のすべてのポイントを測るための妥当な電圧
を生ずるのに要する量を充分に上廻る量である。例えば
、Kr 01の場合(第1表中の3つのケース中で最も
悪いケース)を取っても上述のことが理解出来るであろ
う。ホト電子のエネルギ配分が同じ場合(1θ■)、信
号対雑音比2の1個のレーザパルスによって、10mV
の電圧変化がチップの1ミクロンのテストポイントのす
べてについて測定することが出来る。
るので、充分な強さの信号を発生するために、高出力の
レーザパルスが必要である。これは市販されているパル
ス型の紫外線エキサイマ(θxcimer )レーザで
達成することが出来る。そのようなレーザは、チップの
クロックサイクル内で電圧レベルを分析するのに充分で
ある3ナノ秒乃至20ナノ秒の範囲のパルス幅を持って
いる。ルモニクス(Lumoni、aa ) Tl−8
61T−4エキサイマレーザはこの1例である。3種類
のガスについてそのようなレーザの特性を第1表に示す
。10ミIJ X I Oミリ角のチップ上にレーザビ
ームが照射されると仮定して、第1表で予測されている
ようなホトイールド(Photoyield )を用い
、且つパワー強度のピークを許容レベル(毎平方センチ
メートル当りl OmJ )に減少した場合、1ミクロ
ン×1ミクロンのテストポイントの各々は毎レーザパル
ス当り35000個乃至3’70000個の電子を与え
うろことが見出された。これは、1つのレーザパルスで
、チップ上のすべてのポイントを測るための妥当な電圧
を生ずるのに要する量を充分に上廻る量である。例えば
、Kr 01の場合(第1表中の3つのケース中で最も
悪いケース)を取っても上述のことが理解出来るであろ
う。ホト電子のエネルギ配分が同じ場合(1θ■)、信
号対雑音比2の1個のレーザパルスによって、10mV
の電圧変化がチップの1ミクロンのテストポイントのす
べてについて測定することが出来る。
下記の第1表は成る種の紫外線エキサイマレーザ(即ち
、ルモニクスTl−861T−4)の特性と、金(Au
)バッド/内部接続テストポイントからの予測されたテ
スト・ホト電流とを示す。
、ルモニクスTl−861T−4)の特性と、金(Au
)バッド/内部接続テストポイントからの予測されたテ
スト・ホト電流とを示す。
ホトイールドは、1970年のフィジカルレビューのB
l、478頁に記載されたクロリコフスキ−(W F、
Krolilcowki )及びスパイサ(vt w
Spj、−cer )の(Au)データからの閾値以
」二のイールドから計算されている。
l、478頁に記載されたクロリコフスキ−(W F、
Krolilcowki )及びスパイサ(vt w
Spj、−cer )の(Au)データからの閾値以
」二のイールドから計算されている。
第 1 表
レーザガス ArF F2 Kr0
1波長(nn) 193. 157.
222゜ホトイールド(θv) 6.42
7.90 5.59最小パルス幅(ns) 1
o、 6. 6゜最大パルスエネルギ(i
nJ) 140. 12. ’ 25゜最大パル
ス速度(ピコ秒)200. 200. 200゜パ
ルス期間中のホトン フラックス(毎秒当り のホトン数) 1ノに+25 1.5に+
24 4DB+24ル−ザ波長ごとの予 測されたホトイール ド パルス期間中の電子フ ラックス(毎秒当りの 電子数) aDv−Hl 4りE
+218βE−f−201パルス当りの電子数 8D
Ei+13 4βに+13 873に+12各テストポ
イントにお けるパルス毎の電子数 (各テストポイントは 1平方ミクロンであり、 チップ及びレーザビー ムのサイズは10ミリ ×10ミリと仮定する) 8J)K+05 4,51
1t+05 8J3Ei−1−04毎平方センチメート
ル 当り10 mJに減らさ れたビークパワー強度 に対して、各テストポ インドでのlパルス当 りの電子数 5.7に+04 3.7に+
05 3,5B+〇4(b) 第2’J1例(/”ッ
シベーション層があるチップの真空中でのテスト〕 第3図はパッシベーション層があるチップを真空中でテ
ストすることを指向する本発明の第2の実施例を説明す
る模式図である。パッシベーション層の存在は第1実施
例に対して3つの基本的な変更を要する。第1に、レー
ザ光線が打ち勝たねばならない閾値エヌルギは、パッシ
ベーション層の存在によって減少される。第2に、ホト
電子エネルギの識別は、他の異なった方法、即ち、静電
気グリッド及び真空中の電子光学系によるのではなく、
ホトンで助成されるトンネル効果を使用することによっ
て達成される。第3に、エネルギ分析段を通過させる電
子(絶縁層、又はパッシベ−ジョン層中へのホトンで助
成されるトンネル効果)は真空中に放出されねばならな
い。これは金属被覆層を非常に薄くすることによって達
成される。
1波長(nn) 193. 157.
222゜ホトイールド(θv) 6.42
7.90 5.59最小パルス幅(ns) 1
o、 6. 6゜最大パルスエネルギ(i
nJ) 140. 12. ’ 25゜最大パル
ス速度(ピコ秒)200. 200. 200゜パ
ルス期間中のホトン フラックス(毎秒当り のホトン数) 1ノに+25 1.5に+
24 4DB+24ル−ザ波長ごとの予 測されたホトイール ド パルス期間中の電子フ ラックス(毎秒当りの 電子数) aDv−Hl 4りE
+218βE−f−201パルス当りの電子数 8D
Ei+13 4βに+13 873に+12各テストポ
イントにお けるパルス毎の電子数 (各テストポイントは 1平方ミクロンであり、 チップ及びレーザビー ムのサイズは10ミリ ×10ミリと仮定する) 8J)K+05 4,51
1t+05 8J3Ei−1−04毎平方センチメート
ル 当り10 mJに減らさ れたビークパワー強度 に対して、各テストポ インドでのlパルス当 りの電子数 5.7に+04 3.7に+
05 3,5B+〇4(b) 第2’J1例(/”ッ
シベーション層があるチップの真空中でのテスト〕 第3図はパッシベーション層があるチップを真空中でテ
ストすることを指向する本発明の第2の実施例を説明す
る模式図である。パッシベーション層の存在は第1実施
例に対して3つの基本的な変更を要する。第1に、レー
ザ光線が打ち勝たねばならない閾値エヌルギは、パッシ
ベーション層の存在によって減少される。第2に、ホト
電子エネルギの識別は、他の異なった方法、即ち、静電
気グリッド及び真空中の電子光学系によるのではなく、
ホトンで助成されるトンネル効果を使用することによっ
て達成される。第3に、エネルギ分析段を通過させる電
子(絶縁層、又はパッシベ−ジョン層中へのホトンで助
成されるトンネル効果)は真空中に放出されねばならな
い。これは金属被覆層を非常に薄くすることによって達
成される。
第3図に示したこの第2実施例の装置は第1実施例(第
2図)の装置と酷似しており、共通の素子は同じ参照数
字を用いである。第3図に付加された素子は、金属被覆
層16、バイアス手段14及びパッシベーション層15
である。然しなから、この場合、レーザ5からのホトン
エネルギは、チップ1に存在する絶縁/パッシベーショ
ン層15の導電帯中に、金属テストポイント6からの電
子のホトン助成のトンネル効果を達成するように、低下
される。パッシベーション層15はレーザ光線に対して
透明であることが容易に達成する一つの条件である。
2図)の装置と酷似しており、共通の素子は同じ参照数
字を用いである。第3図に付加された素子は、金属被覆
層16、バイアス手段14及びパッシベーション層15
である。然しなから、この場合、レーザ5からのホトン
エネルギは、チップ1に存在する絶縁/パッシベーショ
ン層15の導電帯中に、金属テストポイント6からの電
子のホトン助成のトンネル効果を達成するように、低下
される。パッシベーション層15はレーザ光線に対して
透明であることが容易に達成する一つの条件である。
レーザ光線は非常に薄い金属被覆層16を通過すること
が出来るので、ホト電子は、パッシベーション層上にデ
ポジットされている非常に薄い金属被覆層16(数百オ
ングストローム又はそれ以下)で集められる。電圧供給
源14により金属被覆層16へ印加される電圧によって
、適当な静電気がパッシベーション層に跨がって発生さ
れる。
が出来るので、ホト電子は、パッシベーション層上にデ
ポジットされている非常に薄い金属被覆層16(数百オ
ングストローム又はそれ以下)で集められる。電圧供給
源14により金属被覆層16へ印加される電圧によって
、適当な静電気がパッシベーション層に跨がって発生さ
れる。
金属被覆層16に到達した成る量の電子は、金属被覆1
3が薄いので、金属層を通って真空中に通過する。次に
これらの電子は、加速され、そして既に説明したマイク
ロチャネルブレー)121に結像され(若し利得の増加
が必要ならば)、結果として発光ターゲット7に結像さ
れ、所望のテスト情報を得るために処理することの出来
る2次元の光学的像を発生する。この実施例において、
電子オプチツクスの機能は加速し、且つ再結像すること
にあり、第1実施例のように電圧識別機能ではない。
3が薄いので、金属層を通って真空中に通過する。次に
これらの電子は、加速され、そして既に説明したマイク
ロチャネルブレー)121に結像され(若し利得の増加
が必要ならば)、結果として発光ターゲット7に結像さ
れ、所望のテスト情報を得るために処理することの出来
る2次元の光学的像を発生する。この実施例において、
電子オプチツクスの機能は加速し、且つ再結像すること
にあり、第1実施例のように電圧識別機能ではない。
(c)第3実施例〔パッシベーション層があるチップの
空気中でのテスト〕 第4図はパッシベーション層があるチップを空気中でテ
ストすることを指向する本発明の第3実施例を説明する
模式図である。第2実施例のように、絶縁/パッシベー
ション層15の導電体中へ、チップのテストポイント6
からのホトン助成のトンネル効果によって、電圧識別が
達成される。然しなから、この場合、ホト電子信号は、
チップ1上の窓中にある、絶縁層15と金属被覆層13
との間の発光ターゲット層7での電子の相互作用によっ
て光信号に転換される。この発光ターゲット層7はエレ
クトロルミネッセンス材料、又はりん光材料を含んでい
る。各テストポイント間での電圧の相異は発光ターゲッ
ト7をホト電子で励起発光させ、そのホト電子励起発光
は投射するレーザパルスにより励起された均一な発光と
は異なっている。この第3実施例において、ビジフン型
の処理システム8により発光ターゲット7の2次元の発
光パターンを読み取ること以外には他の処理は必要がな
い。テスト全体は空気中で行うことが出来る。
空気中でのテスト〕 第4図はパッシベーション層があるチップを空気中でテ
ストすることを指向する本発明の第3実施例を説明する
模式図である。第2実施例のように、絶縁/パッシベー
ション層15の導電体中へ、チップのテストポイント6
からのホトン助成のトンネル効果によって、電圧識別が
達成される。然しなから、この場合、ホト電子信号は、
チップ1上の窓中にある、絶縁層15と金属被覆層13
との間の発光ターゲット層7での電子の相互作用によっ
て光信号に転換される。この発光ターゲット層7はエレ
クトロルミネッセンス材料、又はりん光材料を含んでい
る。各テストポイント間での電圧の相異は発光ターゲッ
ト7をホト電子で励起発光させ、そのホト電子励起発光
は投射するレーザパルスにより励起された均一な発光と
は異なっている。この第3実施例において、ビジフン型
の処理システム8により発光ターゲット7の2次元の発
光パターンを読み取ること以外には他の処理は必要がな
い。テスト全体は空気中で行うことが出来る。
F1発明の効果
本発明の1つの利点はチップクロックのただ1個のパル
ス期間中で、チップ全体を同時に読み取ることが出来、
そしてテストデータを得るため、すべてのテストポイン
トの電圧状態を同時に読み取ることが出来ることである
。
ス期間中で、チップ全体を同時に読み取ることが出来、
そしてテストデータを得るため、すべてのテストポイン
トの電圧状態を同時に読み取ることが出来ることである
。
本発明の装置はレーザで誘出するホト放射に対して必要
であり、且つ高性能集積回路の電圧状態を読み取るのに
も必要である、高速度で、すべてのテスト読み取りを行
うのにもかかわらず、コンピュータにより評価される読
み取りの結果は遥かに長時間維持されることが本発明の
他の利点である。従って、非常に短時間内でレーザ走査
を行った後、余裕をもってテスト結果を吟味し、テスト
結果についての必要な処置、即ち、不合格、修理、合格
などを決定することが出来る。
であり、且つ高性能集積回路の電圧状態を読み取るのに
も必要である、高速度で、すべてのテスト読み取りを行
うのにもかかわらず、コンピュータにより評価される読
み取りの結果は遥かに長時間維持されることが本発明の
他の利点である。従って、非常に短時間内でレーザ走査
を行った後、余裕をもってテスト結果を吟味し、テスト
結果についての必要な処置、即ち、不合格、修理、合格
などを決定することが出来る。
本発明は時間的に高い分解能(5ピコ秒又はそれ以下)
と、寸法的に高い分解能(1ミクロン又はそれ以下)と
、高い電圧分解能(妥当な測定時間内で1ミリボルトの
程度)とを達成することが本発明の他の利点である。
と、寸法的に高い分解能(1ミクロン又はそれ以下)と
、高い電圧分解能(妥当な測定時間内で1ミリボルトの
程度)とを達成することが本発明の他の利点である。
本発明の他の利点は、パッシベーション層を有するチッ
プの絶縁層を破壊することなく“チップ全体“テストが
出来ること、パーソナリゼーションを行うのに使われる
のと同じツールでテストが出来ること、テスト時間及び
テストの設定の選択をより自由に行うことによって、製
造工程中でのテストを経済的に行うことが出来ることな
どがある。
プの絶縁層を破壊することなく“チップ全体“テストが
出来ること、パーソナリゼーションを行うのに使われる
のと同じツールでテストが出来ること、テスト時間及び
テストの設定の選択をより自由に行うことによって、製
造工程中でのテストを経済的に行うことが出来ることな
どがある。
第1図は本発明の模式図、第2図はパッシベーション層
がないチップをテストすることに向けられた本発明の第
1実施例を説明するための模式図、第3図はパッシベー
ション層を有するチップを真空中でテストすることに向
けられた本発明の第2実施例を説明するための模式図、
第4図はパッシベーション層があるチップを空気中でテ
ストすることに向けられた本発明の第3実施例を説明す
るための模式図である。 1・・・・チップ、3・・・・テストポイント、5・・
・・レーザシステム、6・・・・光学システム、7・・
・・発光ターゲット、8・・・・処理システム、9・・
・・il!圧識別手段、12・・・・マイクロチャネル
・プレート。
がないチップをテストすることに向けられた本発明の第
1実施例を説明するための模式図、第3図はパッシベー
ション層を有するチップを真空中でテストすることに向
けられた本発明の第2実施例を説明するための模式図、
第4図はパッシベーション層があるチップを空気中でテ
ストすることに向けられた本発明の第3実施例を説明す
るための模式図である。 1・・・・チップ、3・・・・テストポイント、5・・
・・レーザシステム、6・・・・光学システム、7・・
・・発光ターゲット、8・・・・処理システム、9・・
・・il!圧識別手段、12・・・・マイクロチャネル
・プレート。
Claims (1)
- 【特許請求の範囲】 テストされるべきテストポイント(3)を有する集積回
路チップ(1)を非接触でテストするテスト装置であつ
て、 (a)動作の関数として、選択されたテストポイント(
3)において瞬間的な動作電圧を発生させるために、チ
ップ(1)にダイナミックな動作信号を誘起する制御手
段(4)と、 (b)チップ(1)上のテストポイント(3)の電圧の
関数としてのホト電子放射を発生させるために、パルス
型の紫外線レーザ光線でチップ表面を照射する付勢手段
(5、6)と、 (c)テストポイント(3)からのホト電子放射を発光
値に転換する発光ターゲット手段(7)と、(d)チッ
プ(1)及び上記発光ターゲット(7)との間に位置し
、テストポイント電圧を表わすため、ホト電子パターン
を修正する電圧識別手段(9)と、を具備することを特
徴とする集積回路のテスト装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/778,823 US4703260A (en) | 1985-09-23 | 1985-09-23 | Full chip integrated circuit tester |
| US778823 | 1985-09-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6269630A true JPS6269630A (ja) | 1987-03-30 |
| JPH0337301B2 JPH0337301B2 (ja) | 1991-06-05 |
Family
ID=25114498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61163941A Granted JPS6269630A (ja) | 1985-09-23 | 1986-07-14 | 集積回路のテスト方法及び装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4703260A (ja) |
| EP (1) | EP0216077B1 (ja) |
| JP (1) | JPS6269630A (ja) |
| DE (1) | DE3669594D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116520350A (zh) * | 2023-03-13 | 2023-08-01 | 复旦大学 | 一种感算一体的激光雷达探测芯片 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4837506A (en) * | 1986-10-02 | 1989-06-06 | Ultraprobe, Inc. | Apparatus including a focused UV light source for non-contact measuremenht and alteration of electrical properties of conductors |
| EP0264481B1 (en) * | 1986-10-23 | 1992-05-13 | International Business Machines Corporation | Testing method for integrated circuit packaging boards using a laser in vacuum |
| DE3683053D1 (de) * | 1986-10-23 | 1992-01-30 | Ibm | Verfahren zur kontaktfreien pruefung von platinen fuer integrierte schaltungen unter atmosphaerischen bedingungen. |
| US4967152A (en) * | 1988-03-11 | 1990-10-30 | Ultra-Probe | Apparatus including a focused UV light source for non-contact measurement and alteration of electrical properties of conductors |
| FR2634026B1 (ja) * | 1988-07-08 | 1990-11-09 | Labo Electronique Physique | |
| EP0404970A1 (en) * | 1989-06-26 | 1991-01-02 | International Business Machines Corporation | Method and system for contactless testing of electronic activity in an integrated circuit chip-to-test after passivation thereof |
| US5017863A (en) * | 1989-10-20 | 1991-05-21 | Digital Equipment Corporation | Electro-emissive laser stimulated test |
| US5216359A (en) * | 1991-01-18 | 1993-06-01 | University Of North Carolina | Electro-optical method and apparatus for testing integrated circuits |
| EP0584385B1 (en) * | 1992-08-25 | 1996-11-06 | International Business Machines Corporation | Method and system for testing an integrated circuit featuring scan design |
| JP2718370B2 (ja) * | 1994-07-29 | 1998-02-25 | 日本電気株式会社 | 配線ショート箇所検出方法および配線ショート箇所検出装置 |
| US5587664A (en) * | 1995-07-12 | 1996-12-24 | Exsight Ltd. | Laser-induced metallic plasma for non-contact inspection |
| FR2740553B1 (fr) * | 1995-10-26 | 1997-12-05 | Sgs Thomson Microelectronics | Procede de detection de presence de passivation dans un circuit integre |
| US6050160A (en) * | 1996-09-04 | 2000-04-18 | Joseph B. Willey | Apparatus and method for automatically compensating for lateral runout |
| US5750981A (en) * | 1996-09-23 | 1998-05-12 | The Penn State Research Foundation | Non-contact electro-optic detection of photovoltages created in a semiconductor by a probe beam |
| US6233706B1 (en) * | 1998-10-09 | 2001-05-15 | Agilent Technologies | Method and apparatus for limited access circuit test |
| US6237118B1 (en) * | 1998-10-09 | 2001-05-22 | Agilent Technologies | Method and apparatus for correcting for detector inaccuracies in limited access testing |
| US6448802B1 (en) * | 1998-12-21 | 2002-09-10 | Intel Corporation | Photosensors for testing an integrated circuit |
| US6512385B1 (en) * | 1999-07-26 | 2003-01-28 | Paul Pfaff | Method for testing a device under test including the interference of two beams |
| US6664797B1 (en) * | 1999-10-29 | 2003-12-16 | Advanced Micro Devices, Inc. | Method for profiling semiconductor device junctions using a voltage contrast scanning electron microscope |
| US7400411B2 (en) * | 2001-12-06 | 2008-07-15 | Attofemto, Inc. | Method for optically testing semiconductor devices |
| US7206078B2 (en) * | 2002-05-03 | 2007-04-17 | Attofemto, Inc. | Non-destructive testing system using a laser beam |
| US8462350B2 (en) | 2001-12-06 | 2013-06-11 | Attofemto, Inc. | Optically enhanced holographic interferometric testing methods for the development and evaluation of semiconductor devices, materials, wafers, and for monitoring all phases of development and manufacture |
| US9952161B2 (en) | 2001-12-06 | 2018-04-24 | Attofemto, Inc. | Methods for obtaining and analyzing digital interferometric data for computer testing and developing semiconductor and anisotropic devices and materials |
| US7733499B2 (en) | 2001-12-06 | 2010-06-08 | Attofemto, Inc. | Method for optically testing semiconductor devices |
| US20060170444A1 (en) * | 2005-02-02 | 2006-08-03 | Wu Zong M | Novel fluorescent and photoemission apparatus and method for submicron IC failure analysis |
| DE102005040010A1 (de) | 2005-08-23 | 2007-03-15 | Rwe Schott Solar Gmbh | Verfahren und Vorrichtung zur Ermittlung von Produktionsfehlern in einem Halbleiterbau-element |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS522573A (en) * | 1975-06-24 | 1977-01-10 | Toshiba Corp | Surface potential measuring device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4588950A (en) * | 1983-11-15 | 1986-05-13 | Data Probe Corporation | Test system for VLSI digital circuit and method of testing |
-
1985
- 1985-09-23 US US06/778,823 patent/US4703260A/en not_active Expired - Fee Related
-
1986
- 1986-07-14 JP JP61163941A patent/JPS6269630A/ja active Granted
- 1986-07-29 EP EP86110460A patent/EP0216077B1/en not_active Expired
- 1986-07-29 DE DE8686110460T patent/DE3669594D1/de not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS522573A (en) * | 1975-06-24 | 1977-01-10 | Toshiba Corp | Surface potential measuring device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116520350A (zh) * | 2023-03-13 | 2023-08-01 | 复旦大学 | 一种感算一体的激光雷达探测芯片 |
| CN116520350B (zh) * | 2023-03-13 | 2026-02-13 | 复旦大学 | 一种感算一体的激光雷达探测芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3669594D1 (de) | 1990-04-19 |
| EP0216077A1 (en) | 1987-04-01 |
| JPH0337301B2 (ja) | 1991-06-05 |
| EP0216077B1 (en) | 1990-03-14 |
| US4703260A (en) | 1987-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6269630A (ja) | 集積回路のテスト方法及び装置 | |
| US5017863A (en) | Electro-emissive laser stimulated test | |
| JP3405660B2 (ja) | Cmos回路の内部スイッチング及び他の動的パラメータを測定する非侵襲性光学方法 | |
| US4706018A (en) | Noncontact dynamic tester for integrated circuits | |
| Khurana et al. | Analysis of product hot electron problems by gated emission microscopy | |
| TWI823125B (zh) | 帶電粒子束裝置及相關的非暫時性電腦可讀媒體 | |
| US4843329A (en) | Method for contactless testing for electrical opens and short circuits in conducting paths in a substrate | |
| US4845425A (en) | Full chip integrated circuit tester | |
| JP2002207068A (ja) | 集積回路デバイス検査のためのチップ内蔵光駆動型ラッチ | |
| US5150043A (en) | Apparatus and method for non-contact surface voltage probing by scanning photoelectron emission | |
| JPS63269445A (ja) | 電子ビーム発生素子 | |
| US20060181297A1 (en) | Method and Apparatus for Non-Invasively Testing Integrated Circuits | |
| US5563508A (en) | Non-contact resistivity measurement apparatus and method using femtosecond laser pulses to create an electron flow | |
| US4670710A (en) | Noncontact full-line dynamic AC tester for integrated circuits | |
| Seitz et al. | Energy and time-resolved photoemission in a promising new approach for contactless integrated-circuit testing | |
| US6075234A (en) | Non-contact method and apparatus to obtain a timing signal from internal integrated circuit nodes | |
| JP2629594B2 (ja) | X線光電子分光装置 | |
| JPH0573579U (ja) | 集積回路製造時の中間体の動的テスト装置 | |
| JP2547915B2 (ja) | 基板機械加工検査装置 | |
| JP2648947B2 (ja) | 半導体装置の検査装置 | |
| JPH0752706B2 (ja) | 電子ビ−ム装置 | |
| JP2610178B2 (ja) | 光プロービング方法 | |
| Ziegler | Laser scan microscope and infrared laser scan microcope: two important tools for device testing | |
| JPH06308203A (ja) | 電位測定方法および装置 | |
| Rehme | Electron beam testing of integrated circuits |