JPS6271214A - 半導体基板の接合方法 - Google Patents
半導体基板の接合方法Info
- Publication number
- JPS6271214A JPS6271214A JP21012585A JP21012585A JPS6271214A JP S6271214 A JPS6271214 A JP S6271214A JP 21012585 A JP21012585 A JP 21012585A JP 21012585 A JP21012585 A JP 21012585A JP S6271214 A JPS6271214 A JP S6271214A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- substrates
- mirror
- polished
- matched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Products (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、シリコンなどの半導体基板の接合方法に関す
る。
る。
半導体基板の面上に、同種のまたは組成や不純物濃度の
異なる他の半導体層を形成する技術は。
異なる他の半導体層を形成する技術は。
種々知られている０例えば、化学蒸着法や物理蒸着法を
応用した気相成長法、液相エピタキシャル成長法１合合
接合法、半田などの接着ＷＩヲ利用した蒸着法、などで
ある。しかしながら、従来の各種蒸着法では堆積速度が
遅く１例えば数ｌＯＯμｍといった半導体層を形成しよ
うとすると極めて長い時間を要するという問題がある。
応用した気相成長法、液相エピタキシャル成長法１合合
接合法、半田などの接着ＷＩヲ利用した蒸着法、などで
ある。しかしながら、従来の各種蒸着法では堆積速度が
遅く１例えば数ｌＯＯμｍといった半導体層を形成しよ
うとすると極めて長い時間を要するという問題がある。
また異種材料の接着層で半導体ウェハを接合する方法で
は、昇温すると接着層材料が半導体中に拡散したし、化
合物を生成したシして変質をおこすという不都合がある
。更にまた。半導体ウェハ同志を真空中で加熱加圧する
。いわゆるホットプレス法があるが、この方法では特殊
装置を必要とし、しかも融点に近い１３００℃程度の高
温を要するためクリープなどの変形を生じる。という問
題がある。
は、昇温すると接着層材料が半導体中に拡散したし、化
合物を生成したシして変質をおこすという不都合がある
。更にまた。半導体ウェハ同志を真空中で加熱加圧する
。いわゆるホットプレス法があるが、この方法では特殊
装置を必要とし、しかも融点に近い１３００℃程度の高
温を要するためクリープなどの変形を生じる。という問
題がある。
一方本発明者らは、ｆ！面研関した半導体ウェハの研磨
面同志を清浄な雰囲気下で圧接することＫよシ極めて強
固に接合することを見出し、これを先に提案している（
特願昭５８−１５９２７６号）。
面同志を清浄な雰囲気下で圧接することＫよシ極めて強
固に接合することを見出し、これを先に提案している（
特願昭５８−１５９２７６号）。
この方法によれば、事実上異物の介在なしに簡単に半導
体ウェハの接合体が得られる。
体ウェハの接合体が得られる。
所でこの接着体は高い接着強度と良好なオーミック性が
得られる事が既にわかっているが、たとえばトランジス
タのベース層など活性領域に接合層を介在させる場合、
接合に伴う欠陥の発生が少なくエピタキシャルに近いほ
ど、キャリヤの寿命が長くなシ、素子の特性が向上する
。従がってより欠陥の発生の少ない接着の手法が好まし
く、欠陥が低減されるにど特性の向上と床用の範囲の拡
大が期待できる。
得られる事が既にわかっているが、たとえばトランジス
タのベース層など活性領域に接合層を介在させる場合、
接合に伴う欠陥の発生が少なくエピタキシャルに近いほ
ど、キャリヤの寿命が長くなシ、素子の特性が向上する
。従がってより欠陥の発生の少ない接着の手法が好まし
く、欠陥が低減されるにど特性の向上と床用の範囲の拡
大が期待できる。
本発明は接着に伴う欠陥の導入がきわめて小さく、半導
体素子の活性領域の接合に適したウェハの接合方法を提
供する。
体素子の活性領域の接合に適したウェハの接合方法を提
供する。
本発明はシリコン（ＳＩ）等の２枚の半導体ウェハの表
面を表面粗さが５００Ａ以下であるような鏡面に研磨し
、その表面が汚染の可能性がある場合は脱脂及び洗浄を
行い、さらに厚い自然酸化膜層が形成されている場合に
はフッ酸などく浸漬して除去し、水洗した後スピンナ処
理などで過剰な水を除いた後に、実質的にゴミなどの異
物が介在しない清浄性、念とえばクラス１以下の条件で
、接着すべき面の方位を合わせて接触させ、次いで熱処
理する事によシ接合面の原子ｔ−整合させる技術である
。この方法を実施するにあたっての必要な条件は２枚の
基板の接合すべき面の方位が事実上一致している事と、
接触時の面内の主軸の傾きが少なくとも士ダの範囲内で
一致している事の二点である。このようにして方位を合
せ九基板同志の接着体は１０００℃以上で加熱すると原
子が整合し、エピタキシャル類似の構造になる。
面を表面粗さが５００Ａ以下であるような鏡面に研磨し
、その表面が汚染の可能性がある場合は脱脂及び洗浄を
行い、さらに厚い自然酸化膜層が形成されている場合に
はフッ酸などく浸漬して除去し、水洗した後スピンナ処
理などで過剰な水を除いた後に、実質的にゴミなどの異
物が介在しない清浄性、念とえばクラス１以下の条件で
、接着すべき面の方位を合わせて接触させ、次いで熱処
理する事によシ接合面の原子ｔ−整合させる技術である
。この方法を実施するにあたっての必要な条件は２枚の
基板の接合すべき面の方位が事実上一致している事と、
接触時の面内の主軸の傾きが少なくとも士ダの範囲内で
一致している事の二点である。このようにして方位を合
せ九基板同志の接着体は１０００℃以上で加熱すると原
子が整合し、エピタキシャル類似の構造になる。
得られた接合体の整合性の度合は、たとえばキャリヤの
ライフタイムを測定する方法で評価する事ができる。ま
た高倍率の透過形電子顕微鏡を用い格子像を観察すれば
、原子の並びが直接観察できるのできわめて都合が良い
。
ライフタイムを測定する方法で評価する事ができる。ま
た高倍率の透過形電子顕微鏡を用い格子像を観察すれば
、原子の並びが直接観察できるのできわめて都合が良い
。
本発明によれば原子オーダーで整合性のとれた接合体を
得る事ができるので、接合部分でのキャリヤの消滅が起
り難くなタ、半導体素子の活性領域の中に接合を導入す
る事が容易になる。従がって従来の拡散やエビ技術では
なし得ない新しい構造の素子の作成が可能になり、半導
体産業の進歩に大きく貢献する事ができる。
得る事ができるので、接合部分でのキャリヤの消滅が起
り難くなタ、半導体素子の活性領域の中に接合を導入す
る事が容易になる。従がって従来の拡散やエビ技術では
なし得ない新しい構造の素子の作成が可能になり、半導
体産業の進歩に大きく貢献する事ができる。
固有抵抗３．５０・譚のｎ型シリコン基板を用意した。
３インチの大きさで、（Ｚｏｏ）の方位の面が表面粗さ
１００Ａ以下の碗明に研磨しである。これらのウェハを
トリクレン中で煮沸したＰ、、メタノール置換してから
水洗し、さらにＨｚ０２／Ｈ２Ｓ ０４：１／３の液中
で３０分煮沸し念、水洗後Ｈ２０／ＨＦ＝３／１の液に
２分浸し、水洗してからスピンナで処理し、脱水した。
１００Ａ以下の碗明に研磨しである。これらのウェハを
トリクレン中で煮沸したＰ、、メタノール置換してから
水洗し、さらにＨｚ０２／Ｈ２Ｓ ０４：１／３の液中
で３０分煮沸し念、水洗後Ｈ２０／ＨＦ＝３／１の液に
２分浸し、水洗してからスピンナで処理し、脱水した。
得られたウェハの鏡面どうしを１面の主軸を目視で合わ
せて、ごみ浮遊量２０個／−以下のりＩＪ −ンな空気
の下で接触させ、接着し念。然る後窒素雰囲気中で１１
５０℃で１時間加熱し、接着を完了させた。得られたシ
リコン接着体の断面を透過形電子顕微鏡で調べ、写真１
に示すような格子像を得た５両者の方位のずれは１°程
度であるが、良好な格子の整合性が見られ、エピタキシ
ャル構造に類似した様相を示している。
せて、ごみ浮遊量２０個／−以下のりＩＪ −ンな空気
の下で接触させ、接着し念。然る後窒素雰囲気中で１１
５０℃で１時間加熱し、接着を完了させた。得られたシ
リコン接着体の断面を透過形電子顕微鏡で調べ、写真１
に示すような格子像を得た５両者の方位のずれは１°程
度であるが、良好な格子の整合性が見られ、エピタキシ
ャル構造に類似した様相を示している。
参考例として、主軸を約４０’傾むけて接着し六場合の
接合体断面の透過形電子顕微鏡写真を写真２に示した。
接合体断面の透過形電子顕微鏡写真を写真２に示した。
接着界面に欠陥の集合による明瞭な境界が観察され、原
子オーダーでの整合性がとれていない事を示している。
子オーダーでの整合性がとれていない事を示している。
尚この試料の接着の方法は前例と同じである。光パルス
の応答性からキャリヤのライフタイムを測定した所、整
合のとれた接合体ではバルク単結晶の場合と同様な値が
得られたが％整合のとれていない試料では約１桁小さな
値になった。
の応答性からキャリヤのライフタイムを測定した所、整
合のとれた接合体ではバルク単結晶の場合と同様な値が
得られたが％整合のとれていない試料では約１桁小さな
値になった。
第１図は本発明により接着面の整合をなし得た代理人
弁理士 則 近 憲 佑 同 竹 花 喜久男
弁理士 則 近 憲 佑 同 竹 花 喜久男
Claims (1)
- （１）鏡面研磨された半導体基板の鏡面同志を実質的に
異物を含まない清浄な雰囲気の下で接触させる半導体基
板の接着方法において、基板同志の面方位を整合させる
事を特徴とする半導体基板の接合方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21012585A JPS6271214A (ja) | 1985-09-25 | 1985-09-25 | 半導体基板の接合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21012585A JPS6271214A (ja) | 1985-09-25 | 1985-09-25 | 半導体基板の接合方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6271214A true JPS6271214A (ja) | 1987-04-01 |
Family
ID=16584207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21012585A Pending JPS6271214A (ja) | 1985-09-25 | 1985-09-25 | 半導体基板の接合方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6271214A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0369600A (ja) * | 1989-08-09 | 1991-03-25 | Hiroaki Aoshima | 主成分及び結晶系を同じくする合成単結晶体を化学結合させて一体同化した同軸結晶結合体の製造方法 |
| JPH0412100A (ja) * | 1990-04-27 | 1992-01-16 | Hiroaki Aoshima | 主成分及び結晶系を同じくする合成単結晶体を化学結合させて一体同化した同軸結晶結合体の製造方法 |
| US5451547A (en) * | 1991-08-26 | 1995-09-19 | Nippondenso Co., Ltd. | Method of manufacturing semiconductor substrate |
| US5705423A (en) * | 1994-11-14 | 1998-01-06 | Shin-Etsu Handotai Co., Ltd. | Epitaxial wafer |
| JP2010135372A (ja) * | 2008-12-02 | 2010-06-17 | Sumco Corp | 半導体基板の金属汚染評価方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60121715A (ja) * | 1983-12-06 | 1985-06-29 | Toshiba Corp | 半導体ウエハの接合方法 |
-
1985
- 1985-09-25 JP JP21012585A patent/JPS6271214A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60121715A (ja) * | 1983-12-06 | 1985-06-29 | Toshiba Corp | 半導体ウエハの接合方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0369600A (ja) * | 1989-08-09 | 1991-03-25 | Hiroaki Aoshima | 主成分及び結晶系を同じくする合成単結晶体を化学結合させて一体同化した同軸結晶結合体の製造方法 |
| JPH0412100A (ja) * | 1990-04-27 | 1992-01-16 | Hiroaki Aoshima | 主成分及び結晶系を同じくする合成単結晶体を化学結合させて一体同化した同軸結晶結合体の製造方法 |
| US5451547A (en) * | 1991-08-26 | 1995-09-19 | Nippondenso Co., Ltd. | Method of manufacturing semiconductor substrate |
| US5705423A (en) * | 1994-11-14 | 1998-01-06 | Shin-Etsu Handotai Co., Ltd. | Epitaxial wafer |
| JP2010135372A (ja) * | 2008-12-02 | 2010-06-17 | Sumco Corp | 半導体基板の金属汚染評価方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU721781B2 (en) | Substrate processing method and apparatus and Soi substrate | |
| US6312797B1 (en) | Method for manufacturing bonded wafer and bonded wafer | |
| JPS6051700A (ja) | シリコン結晶体の接合方法 | |
| EP0603849A2 (en) | Method for producing a semiconducteur substrate by using a bonding process, and semiconductor stubstrate produced by the same | |
| CN111192822B (zh) | 硅片和化合物半导体晶片的低温键合方法 | |
| JPS60121715A (ja) | 半導体ウエハの接合方法 | |
| JPS6271214A (ja) | 半導体基板の接合方法 | |
| TW569329B (en) | Method of manufacturing compound semiconductor wafer | |
| US4007297A (en) | Method of treating semiconductor device to improve its electrical characteristics | |
| US4184908A (en) | Method for polishing cadmium sulfide semiconductors | |
| JPS62122148A (ja) | 半導体基板 | |
| JPS61182216A (ja) | 半導体基板の接合方法 | |
| TWI243418B (en) | Process for the wet-chemical surface treatment of a semiconductor wafer | |
| JPS61182215A (ja) | 半導体基板の製造方法 | |
| JPS60236210A (ja) | 半導体ウエハの接合方法 | |
| CN100428403C (zh) | 晶片直接键合过程中实验参数的优化方法 | |
| JP3611142B2 (ja) | 張り合わせウェーハおよびその製造方法 | |
| JP2801672B2 (ja) | 半導体ウェハの製造方法 | |
| JP2621851B2 (ja) | 半導体基板の接合方法 | |
| TWI912544B (zh) | 矽晶圓的清洗方法及製造方法 | |
| JPS60236243A (ja) | 半導体基板の製造方法 | |
| RU2086039C1 (ru) | Способ изготовления кремниевых структур | |
| JPS60121777A (ja) | シリコン結晶体の接合方法 | |
| JP2766992B2 (ja) | 半導体装置の製造方法 | |
| JP2602003B2 (ja) | シリコン結晶体の接合方法 |