JPS6272003A - 誤差信号発生装置 - Google Patents
誤差信号発生装置Info
- Publication number
- JPS6272003A JPS6272003A JP60212829A JP21282985A JPS6272003A JP S6272003 A JPS6272003 A JP S6272003A JP 60212829 A JP60212829 A JP 60212829A JP 21282985 A JP21282985 A JP 21282985A JP S6272003 A JPS6272003 A JP S6272003A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- time
- bus line
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 52
- 230000000737 periodic effect Effects 0.000 claims description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P5/00—Arrangements specially adapted for regulating or controlling the speed or torque of two or more electric motors
- H02P5/46—Arrangements specially adapted for regulating or controlling the speed or torque of two or more electric motors for speed regulation of two or more dynamo-electric motors in relation to one another
- H02P5/52—Arrangements specially adapted for regulating or controlling the speed or torque of two or more electric motors for speed regulation of two or more dynamo-electric motors in relation to one another additionally providing control of relative angular displacement
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/18—Driving; Starting; Stopping; Arrangements for control or regulation thereof
- G11B15/46—Controlling, regulating, or indicating speed
- G11B15/467—Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P23/00—Arrangements or methods for the control of AC motors characterised by a control method other than vector control
- H02P23/16—Controlling the angular speed of one shaft
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Electric Motors In General (AREA)
- Control By Computers (AREA)
- Control Of Velocity Or Acceleration (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は誤差信号発生装置に関し、特に周期的釦作の周
波数または位相を制御するための誤差信号？ディジタル
処理によ＃）浅数個発生する誤差信号発生装置に関する
。
波数または位相を制御するための誤差信号？ディジタル
処理によ＃）浅数個発生する誤差信号発生装置に関する
。
被制御１１Ｍ全指定櫃に制御するだめの誤差信号発生装
置をディジタル化して性能と高め、無Ａ整化をはかり、
ＩＣ化することが行なわれている。
置をディジタル化して性能と高め、無Ａ整化をはかり、
ＩＣ化することが行なわれている。
周期的動ｔの位相または周波数と制御するための誤差信
号発生装置の−Ｌ６用例として、ビデオテープレコーダ
のモーターの位相および回転速就全制御するだめのもの
がある。
号発生装置の−Ｌ６用例として、ビデオテープレコーダ
のモーターの位相および回転速就全制御するだめのもの
がある。
一般にビデオテープレコーダは回転へ、ド駆動用のシリ
ンダモータとテープ走行用のキャブスタンモータとを備
えておシ、これら両モータの位相および回転速度はビデ
オテープレコーダの動作モードてより指定される種々の
指定値に利ＩＩＩＩＩされる必要がある。
ンダモータとテープ走行用のキャブスタンモータとを備
えておシ、これら両モータの位相および回転速度はビデ
オテープレコーダの動作モードてより指定される種々の
指定値に利ＩＩＩＩＩされる必要がある。
これらモータは、一回転ごとにパルスを一個発生するこ
とにより回転速度を検出する速に検出器と、モータが時
定位相にあるとぎパルスを発生して位相を検出する位相
検出器と含有している。速度検出パルスの周期は動作モ
ードにより指定される指定周期とディジタル的に比較さ
れて速度誤差信号が生成される。位相検出パルスと位相
基準パルスとの位相差は動作モードにより指定びれる指
定位相差とディジタル的に比較されて位相誤差信号を生
成する。
とにより回転速度を検出する速に検出器と、モータが時
定位相にあるとぎパルスを発生して位相を検出する位相
検出器と含有している。速度検出パルスの周期は動作モ
ードにより指定される指定周期とディジタル的に比較さ
れて速度誤差信号が生成される。位相検出パルスと位相
基準パルスとの位相差は動作モードにより指定びれる指
定位相差とディジタル的に比較されて位相誤差信号を生
成する。
一台のビデオテープレコーダは、シリンダーモーターキ
ャプスタンモータについてそれぞれ位相誤差信号−速度
誤差信号を生成するために、二つずつの位相誤差信号発
生機能も速度誤差信号発生機能が必要である。従来のビ
デオテープレコーダはこれら四つの機能を並列処理して
おり、したがって機能的には独立な四つの部分ｔｌ−備
えていた。
ャプスタンモータについてそれぞれ位相誤差信号−速度
誤差信号を生成するために、二つずつの位相誤差信号発
生機能も速度誤差信号発生機能が必要である。従来のビ
デオテープレコーダはこれら四つの機能を並列処理して
おり、したがって機能的には独立な四つの部分ｔｌ−備
えていた。
〔発明が解決しようとする問題点３
以上説明したように、位相または周波数を制御するため
の誤差信号をディジタル処理により複数個発生する従来
の誤差信号発生装置は、各誤差信号ごとに独立に並列処
理していたので回路規模が大ごくなり、したがってＬＳ
Ｉ化するとテップの占有面積が大きくなりすぎるという
欠点がある。
の誤差信号をディジタル処理により複数個発生する従来
の誤差信号発生装置は、各誤差信号ごとに独立に並列処
理していたので回路規模が大ごくなり、したがってＬＳ
Ｉ化するとテップの占有面積が大きくなりすぎるという
欠点がある。
本発明の目的は上記欠点を解決して、回路規模が小ｇ（
、ＬＳＩ化してもテップの占有面構が小さい議圭信号発
生装置を提供することにある。
、ＬＳＩ化してもテップの占有面構が小さい議圭信号発
生装置を提供することにある。
本発明の誤差信号発生装置は、周期的動作の位相または
周波数であるｎ個（ｎは２以上の歪数）の破利□□□値
を制御するためのｎ個の誤差信号として、位相基準信号
に対する位相検出信号の位相差または周波数検出信号で
あるｎ個の検出結果ｔ−指定位相差または指定周波数で
あるｎ個の指定（直、あるいはｎ個の指定値の組の複数
組から選択された一つの組とディジタル的に比較してｎ
個の比較（７果を出力する誤差信号発生装置において、
前記ｎ個の被制御値に対応するｎｓの状態を順次周期的
にとる時分割Ｓ１ｊ御信号全発生する制御回路と、前記
位相基準信号または前記周波数検出信号が入力し、かつ
前記時分割制御信号の状態が入力した前記位相基準信号
または周波数検出信号に対応するとき、同じく対応する
前記指定値に対しあらかじめ定められた匝のプリセット
データ′ｆ：発生しバスラインに出力するプリセット値
発生回路と、前記ｎｉｌの被ｆｆ１ｌｌ ｍ値に幻応し
前記時分割制御信号が指定するアドレスに前記バスライ
ンのデータを周期的に書込み、読出す計数値メモリーと
、前記バスラインのデータに“ｌ”ｔ−周期的に加算ま
たは減算して前記バスラインに出力する加算器と、前記
位相検出信号または前記周波数検出信号が入力し、かつ
前記時分割信号の状態が入力した前記位相検出信号また
は前記周波数検出信号に対応するとき、前記ｎ個の被制
御値に対応し前記時が割制御信号が指定するアドレスに
前記バスラインのデータを書込む誤差信号メモリーと金
備えて構成される。
周波数であるｎ個（ｎは２以上の歪数）の破利□□□値
を制御するためのｎ個の誤差信号として、位相基準信号
に対する位相検出信号の位相差または周波数検出信号で
あるｎ個の検出結果ｔ−指定位相差または指定周波数で
あるｎ個の指定（直、あるいはｎ個の指定値の組の複数
組から選択された一つの組とディジタル的に比較してｎ
個の比較（７果を出力する誤差信号発生装置において、
前記ｎ個の被制御値に対応するｎｓの状態を順次周期的
にとる時分割Ｓ１ｊ御信号全発生する制御回路と、前記
位相基準信号または前記周波数検出信号が入力し、かつ
前記時分割制御信号の状態が入力した前記位相基準信号
または周波数検出信号に対応するとき、同じく対応する
前記指定値に対しあらかじめ定められた匝のプリセット
データ′ｆ：発生しバスラインに出力するプリセット値
発生回路と、前記ｎｉｌの被ｆｆ１ｌｌ ｍ値に幻応し
前記時分割制御信号が指定するアドレスに前記バスライ
ンのデータを周期的に書込み、読出す計数値メモリーと
、前記バスラインのデータに“ｌ”ｔ−周期的に加算ま
たは減算して前記バスラインに出力する加算器と、前記
位相検出信号または前記周波数検出信号が入力し、かつ
前記時分割信号の状態が入力した前記位相検出信号また
は前記周波数検出信号に対応するとき、前記ｎ個の被制
御値に対応し前記時が割制御信号が指定するアドレスに
前記バスラインのデータを書込む誤差信号メモリーと金
備えて構成される。
以下実施例を示す図面を参照して不発明について詳細に
説明する。
説明する。
第１図は、本発明の誤差信号発生装置の一笑施例を示す
ブロック図である。
ブロック図である。
第１図に示す央厖汐りは、四つの仮制惧１直の検出信号
、すなわち二つの位相（Ｐｉ・Ｆ２ど呼ぶ）と二つの周
波数（ｋ゛１・Ｆ２と呼ぶ）の検出信号である位相検出
信号ＰＧＩ・ＰＯ２ならびに周波数検出信号ＦＧ１・Ｐ
Ｏ２から四つの９Ｍ信号ＰＥｌ拳ＰＥ２・ＦＥＩ・ＦＥ
２を生成する。位相基準信号ＳＧＩ・５Ｃ）２は位相Ｐ
１・Ｆ２の制御の基準となる二つの基準位相を表わす信
号である。
、すなわち二つの位相（Ｐｉ・Ｆ２ど呼ぶ）と二つの周
波数（ｋ゛１・Ｆ２と呼ぶ）の検出信号である位相検出
信号ＰＧＩ・ＰＯ２ならびに周波数検出信号ＦＧ１・Ｐ
Ｏ２から四つの９Ｍ信号ＰＥｌ拳ＰＥ２・ＦＥＩ・ＦＥ
２を生成する。位相基準信号ＳＧＩ・５Ｃ）２は位相Ｐ
１・Ｆ２の制御の基準となる二つの基準位相を表わす信
号である。
位相Ｐ１・Ｆ２と二つの基準位相との位相差が制御され
るべき二つの指定位相差ならびに周波数Ｆ１−Ｆ２が制
御されるべき二つの指定周波数からなる四つの指定値の
組が複数組設定されており、モード指定信号ＭＳはその
うちの一組を妬定する。
るべき二つの指定位相差ならびに周波数Ｆ１−Ｆ２が制
御されるべき二つの指定周波数からなる四つの指定値の
組が複数組設定されており、モード指定信号ＭＳはその
うちの一組を妬定する。
１御回路ｌは２ビツトの時分割制御信号１０１（図中信
号・線に付記する括弧内の数字でビット数を表わす）を
発生し、クロ、り信号ＣＬの同期で時分割ｒｂｌＪ仰信
号１０１を４伏態（伏態Ｐ１・Ｆ２・Ｆｌ・Ｆ２と呼ぶ
）に切替える０時分割制御信号１０１が状態Ｐ１・Ｆ２
・ＦｌまたはＦ２である期間、第１図に示す笑施例は仮
制御値Ｐ１・Ｆ２・ＦｌまたはＦｚｖｃ関する処理のみ
を行う、すなわち第１図に示す夷鬼例は時分割制御信号
１０１によシ制御される時分４１Ｊ動作をする。
号・線に付記する括弧内の数字でビット数を表わす）を
発生し、クロ、り信号ＣＬの同期で時分割ｒｂｌＪ仰信
号１０１を４伏態（伏態Ｐ１・Ｆ２・Ｆｌ・Ｆ２と呼ぶ
）に切替える０時分割制御信号１０１が状態Ｐ１・Ｆ２
・ＦｌまたはＦ２である期間、第１図に示す笑施例は仮
制御値Ｐ１・Ｆ２・ＦｌまたはＦｚｖｃ関する処理のみ
を行う、すなわち第１図に示す夷鬼例は時分割制御信号
１０１によシ制御される時分４１Ｊ動作をする。
読出しくｇ号発生回路２は、位相基準信号ＳＧＩ・ＳＧ
２あるいは周波数検出信号にＧｌ−ＦＵ２のうち一つが
入力すると時分割制御信号１０１の状態が入力した信号
に対応するとぎ、続出し信号１０２を発生する。続出し
信号発生回路２には計数値検出部６からの信号も入力す
るが、この信号による動作については後に説明する。
２あるいは周波数検出信号にＧｌ−ＦＵ２のうち一つが
入力すると時分割制御信号１０１の状態が入力した信号
に対応するとぎ、続出し信号１０２を発生する。続出し
信号発生回路２には計数値検出部６からの信号も入力す
るが、この信号による動作については後に説明する。
プリセット値発生回路３は、前に説明した四つの指定値
の組の複数組に対応して四つのプリ七ノドデータの組を
複数組配信しており、絖出し１゛ぎ号１０２が入力した
ときアドレスデコーダ３１出力が指定するアドレスのプ
リセットデータを１６ビ、トのバスライン１０に出力す
る。アドレスデコーダ３１は、モード指定信号ＭＳによ
りプリセットデータの組の一つ全指定し、指定された組
から一つのプリセットデータを時分割制御信号１０１に
より指定する動作をする。
の組の複数組に対応して四つのプリ七ノドデータの組を
複数組配信しており、絖出し１゛ぎ号１０２が入力した
ときアドレスデコーダ３１出力が指定するアドレスのプ
リセットデータを１６ビ、トのバスライン１０に出力す
る。アドレスデコーダ３１は、モード指定信号ＭＳによ
りプリセットデータの組の一つ全指定し、指定された組
から一つのプリセットデータを時分割制御信号１０１に
より指定する動作をする。
計数値メモリー４は、４仮利１卸値に対応して西つの記
憶鎖酸を有し、アドレスデコーダ４１を介して時分制動
ＩＩｇｌ信号１０１が畑定するアドレスにバスライン１
０のデータ金書込み・読出すことにより、バスライン１
０のデータを４記憶領域ごとに一定期間保持する動作を
する。
憶鎖酸を有し、アドレスデコーダ４１を介して時分制動
ＩＩｇｌ信号１０１が畑定するアドレスにバスライン１
０のデータ金書込み・読出すことにより、バスライン１
０のデータを４記憶領域ごとに一定期間保持する動作を
する。
半７１０Ａ器５は、クロック入力回路５１を介して入力
するクロック信号ＣＬの周期でバスライン１０のデータ
から１”を減算し減算結果をバスライン１０に出力する
。クロ、り入力回路５１には計数ｌ１ｉｔ恢出部６から
の信号と時分割制御信号１０１も入力するが、これら信
号信号てよる動作については後に説明する。半１１０
Ｘ器５のかわりに全加算器を用い、その２人力のうち一
刀を０”とするようにしてもよい。
するクロック信号ＣＬの周期でバスライン１０のデータ
から１”を減算し減算結果をバスライン１０に出力する
。クロ、り入力回路５１には計数ｌ１ｉｔ恢出部６から
の信号と時分割制御信号１０１も入力するが、これら信
号信号てよる動作については後に説明する。半１１０
Ｘ器５のかわりに全加算器を用い、その２人力のうち一
刀を０”とするようにしてもよい。
訂叙１直メモリー４の書込み・読出しタイミングと半加
算器５のデータ取込み・出力タイミングを調整して、計
数値メモリー４参半刀０）ｌ器５が一体となって計数値
メモリー４の谷記憶データを（クロ、り信号の４周期で
）パ１”ずつ減少さぞるダウンカウンタとして動作する
ようにする。
算器５のデータ取込み・出力タイミングを調整して、計
数値メモリー４参半刀０）ｌ器５が一体となって計数値
メモリー４の谷記憶データを（クロ、り信号の４周期で
）パ１”ずつ減少さぞるダウンカウンタとして動作する
ようにする。
計数値検出部６はＧＨ部・ＵＬ部・ＧＲ部を有し、（、
＋Ｈ部はＧｉ（（ＰＩ）〜Ｇ１（（Ｆ’２）検出回路に
、Ｇｉ部はＵＬ（ＰＩ）〜ＧＬ（Ｆ２）検出回路に、Ｇ
Ｒ部は（ＪＲ（ＰＩ）・（）ｉ’［Ｆ２）検出回路に細
分されている。各検出回路はそれぞれ固有の値を内蔵し
て咥り、ＧＨ部の谷検出回路はその固有ｉ直がバスライ
ン１０のデータ以上のとき状態”１”さもないとぎ状態
″０”をとる信号全出力し、Ｇｉ部・ＧＲ部の谷検出回
路は七〇回有値がバスライン１０のデータ以下のとぎ状
態”ｌ”さもないとき状態″０＃をとる信号と出力して
いる。ＧＨ部−Ｇｉ部・ＧＲ部はこれらの信号全４ビツ
トまたは２ビツトの信号として出力する。
＋Ｈ部はＧｉ（（ＰＩ）〜Ｇ１（（Ｆ’２）検出回路に
、Ｇｉ部はＵＬ（ＰＩ）〜ＧＬ（Ｆ２）検出回路に、Ｇ
Ｒ部は（ＪＲ（ＰＩ）・（）ｉ’［Ｆ２）検出回路に細
分されている。各検出回路はそれぞれ固有の値を内蔵し
て咥り、ＧＨ部の谷検出回路はその固有ｉ直がバスライ
ン１０のデータ以上のとき状態”１”さもないとぎ状態
″０”をとる信号全出力し、Ｇｉ部・ＧＲ部の谷検出回
路は七〇回有値がバスライン１０のデータ以下のとぎ状
態”ｌ”さもないとき状態″０＃をとる信号と出力して
いる。ＧＨ部−Ｇｉ部・ＧＲ部はこれらの信号全４ビツ
トまたは２ビツトの信号として出力する。
セレクタ７１は、計数１直＠出部６０ＧＨ部出力・ＯＬ
部高出力ら時分ζり制御信号１０１が指定する一つずつ
のピットｔ−選択し出力する。小差信号ゲー）回路７は
、セレクタ７１の２出力が共に伏Ｍ” １ ”であると
きのみバスライン１０のデータを誤差信号メモリー９に
出力する０ 書込み信号発生回：？！ｒ８は、位相検出信号ＰＧＩ・
ＰＯ２あるいは同波数検出信号Ｆｌｊｌ・Ｆ Ｇ ２の
うち一つが入力すると時分割判御１言号１０１の状態が
入力した信号て対応するとき、書込み信号１０３を発生
する。
部高出力ら時分ζり制御信号１０１が指定する一つずつ
のピットｔ−選択し出力する。小差信号ゲー）回路７は
、セレクタ７１の２出力が共に伏Ｍ” １ ”であると
きのみバスライン１０のデータを誤差信号メモリー９に
出力する０ 書込み信号発生回：？！ｒ８は、位相検出信号ＰＧＩ・
ＰＯ２あるいは同波数検出信号Ｆｌｊｌ・Ｆ Ｇ ２の
うち一つが入力すると時分割判御１言号１０１の状態が
入力した信号て対応するとき、書込み信号１０３を発生
する。
誤差信号メモリー９は４仮利＠１直に対応して四つの記
憶頭載を有し、書込み信号１０３が入力したとき誤差信
号ゲート回路７出力の下位１０ビットｆ、アドレスデコ
ーダ９１を介して時分割制御信号１０１が指定するアド
レスに書込む。書込まれた四つのデータは絖出されて誤
差信号ＰＥＩ〜ＦＥ２となる。
憶頭載を有し、書込み信号１０３が入力したとき誤差信
号ゲート回路７出力の下位１０ビットｆ、アドレスデコ
ーダ９１を介して時分割制御信号１０１が指定するアド
レスに書込む。書込まれた四つのデータは絖出されて誤
差信号ＰＥＩ〜ＦＥ２となる。
第２図は、第１図に示す実施例の位相制御動作を説明す
るためのタイムチャートであり、時分割制御信号１０１
が（４クロック周期ごとに一回とる）状態Ｐ１である期
間のみをましており、バスライン１０のデータ１１ＩＩ
Ｌも（その他の状態の期間で無視して）連続的に書いで
ある０ 位相基準信号ＳＧＩが入力しその（立下シの）直後で時
分割制御信号１０１が状態Ｐ１になるりａ、クタイミン
グ（て、ページ信号発生回路２が読出し信号１０２を発
生し、プリセット値発生回路３は被制御値Ｐ１に対応す
るプリセットデータ（その値１ＰＰ１とする）を出力し
、バスライン１０のデータが値ＰＰＩとなる。その後時
分側割＋１ｊＡＪ信号１０１が新たに状態ＰＩＫなるご
とにバスライン１０のデータは″１”ずつ減少する。計
数頃検出ｍｓのＧＨ（Ｐｉ ）−ＧＬ（Ｐｉ ）−ＧＲ
（Ｐｌ）検出回路の固有１［１ＨＰ１−ＬＰＩ−ＲＰＩ
とする。バスライン１０のデータがＨＰＩ以下、ＬＰ１
以上で時分割制御信号１０１が状態Ｐ１である期間、す
なわち第２図に図示する区間Ａで誤差信号ゲート回路７
が開き、この区間内に位相検出信号ＰＧＩが入力すると
その（立上りの）直後で時分割制御信号１０１が状態Ｐ
ＩＫなるクロックタイミングに書込み信号発生回路８が
書込み信号１０３を発生するので、誤差信号メモリー９
はこのときのバスライン１０のデータの下位１０ビ、ト
（その値＝ｋＰＥ１とする）″′Ｃ書込む。位相基準信
号ＳＧＩの周期をτＰｌ１位相Ｐ１の指定位相差音θ】
とし、位相基準信号５Ｇ１０入力より時間τｌ＝τＰ
Ｉ ・θ１／２πだけ後の時刻にバスライン１０のデ
ータが値″″０”になるようにプリセットデータの値Ｐ
ＰＩを設定する。したがって―差信号メモリー９に書込
筐れた値は位相検出信号ＰＧＩで表わされる位相Ｐ１の
指定位相差θｌに対する誤差に比例し進み・遅れで符号
をかえる誤差信号ＰＥＩとなっている。
るためのタイムチャートであり、時分割制御信号１０１
が（４クロック周期ごとに一回とる）状態Ｐ１である期
間のみをましており、バスライン１０のデータ１１ＩＩ
Ｌも（その他の状態の期間で無視して）連続的に書いで
ある０ 位相基準信号ＳＧＩが入力しその（立下シの）直後で時
分割制御信号１０１が状態Ｐ１になるりａ、クタイミン
グ（て、ページ信号発生回路２が読出し信号１０２を発
生し、プリセット値発生回路３は被制御値Ｐ１に対応す
るプリセットデータ（その値１ＰＰ１とする）を出力し
、バスライン１０のデータが値ＰＰＩとなる。その後時
分側割＋１ｊＡＪ信号１０１が新たに状態ＰＩＫなるご
とにバスライン１０のデータは″１”ずつ減少する。計
数頃検出ｍｓのＧＨ（Ｐｉ ）−ＧＬ（Ｐｉ ）−ＧＲ
（Ｐｌ）検出回路の固有１［１ＨＰ１−ＬＰＩ−ＲＰＩ
とする。バスライン１０のデータがＨＰＩ以下、ＬＰ１
以上で時分割制御信号１０１が状態Ｐ１である期間、す
なわち第２図に図示する区間Ａで誤差信号ゲート回路７
が開き、この区間内に位相検出信号ＰＧＩが入力すると
その（立上りの）直後で時分割制御信号１０１が状態Ｐ
ＩＫなるクロックタイミングに書込み信号発生回路８が
書込み信号１０３を発生するので、誤差信号メモリー９
はこのときのバスライン１０のデータの下位１０ビ、ト
（その値＝ｋＰＥ１とする）″′Ｃ書込む。位相基準信
号ＳＧＩの周期をτＰｌ１位相Ｐ１の指定位相差音θ】
とし、位相基準信号５Ｇ１０入力より時間τｌ＝τＰ
Ｉ ・θ１／２πだけ後の時刻にバスライン１０のデ
ータが値″″０”になるようにプリセットデータの値Ｐ
ＰＩを設定する。したがって―差信号メモリー９に書込
筐れた値は位相検出信号ＰＧＩで表わされる位相Ｐ１の
指定位相差θｌに対する誤差に比例し進み・遅れで符号
をかえる誤差信号ＰＥＩとなっている。
計数１直検出′ｙ４６のＧＨ（Ｐｉ）・ＧＬ（ＰＩ）演
出回路とセレクタ７１と誤差信号ゲート回路７とは１位
相検出信号ＰＧ１が区間Ａ外で入力するう）合、すなわ
ち小差が過大の場合誤差信号ＰＥｌの書込みを系止する
作用をする。筐だＧＲ，（Ｐｉ ）検出回路の固有値）
ＬＰＩは、位相基準信号ＳＧｌが正常に入力している場
合のバスライン１０のデータの最小値よりわずかに小さ
い値に設定してあり、絖出し信号発生回路２は、ＧＲ（
ＰＩ ）検出回路出力が状態′″Ｏ”で時分割制御信号
１０１が状態Ｐ１のときも絖出し信号１０２を発生する
ようになっているので、０Ｒ（ＰＩ）検出回路は位相基
準信号ＳＧＩのだまた筐の欠４ｒｉ−補うＹＦ−用とす
る。
出回路とセレクタ７１と誤差信号ゲート回路７とは１位
相検出信号ＰＧ１が区間Ａ外で入力するう）合、すなわ
ち小差が過大の場合誤差信号ＰＥｌの書込みを系止する
作用をする。筐だＧＲ，（Ｐｉ ）検出回路の固有値）
ＬＰＩは、位相基準信号ＳＧｌが正常に入力している場
合のバスライン１０のデータの最小値よりわずかに小さ
い値に設定してあり、絖出し信号発生回路２は、ＧＲ（
ＰＩ ）検出回路出力が状態′″Ｏ”で時分割制御信号
１０１が状態Ｐ１のときも絖出し信号１０２を発生する
ようになっているので、０Ｒ（ＰＩ）検出回路は位相基
準信号ＳＧＩのだまた筐の欠４ｒｉ−補うＹＦ−用とす
る。
以上で位相Ｐｌの１ｔｉ１ｊ御励作についての説明を終
える０位相Ｐ２の制御動作も上記と同様である。
える０位相Ｐ２の制御動作も上記と同様である。
第３図は％第１図に示す実施例の周波ｅｌ制（至）動作
を説明するためのタイムチャートであり、時分割制御信
号１０１が状態Ｆ１である期間のみを連続的に４いであ
る。
を説明するためのタイムチャートであり、時分割制御信
号１０１が状態Ｆ１である期間のみを連続的に４いであ
る。
局ｅ、数検出信号ＦＧＩが入力しその（立上りの）直後
で時分割判】卸信号１０１が状態Ｆ １になるクロック
タイばンクに、めｔ出し信号発生回路２が絖出し信号１
０２を発生し、グリセ、ト１１発生回路３は被巾り仰Ｉ
ＩＩＬＦ１に対応するプリーツトデータ（その１鉦をＰ
Ｆ’ｌとするンを出力し、バスラインＩＯのデータが値
ＰＦＩになる。その後バスライン１０のデータは”１＃
ずつ減少する。（データが減少せず一定籠に留まる期間
については後に説明する） ｏ 訂ＦＺ ｊｌｌｋ（ｆ
＜山部６のＧＨ（Ｆｌ）−ＧＬ（Ｆｌ）検出回路の固有
直音ＨＦＩ・ＬＦ’ｌとすると、バスライン１０のデー
タがＨＦ１以下、Ｌ２１以上で時分割制御信号１０１が
状態）１１である期間、すなわち第３図に図示する区間
Ｂで一走信号ゲート回路７が開く。書込み旧号発生回路
８も読込み信号発生回路２が欣出し信号１０２を発生す
るクロック周期に書込み信号１０３を発生するが、この
発生タイミングをそのクロック周期内で絖出し信号１０
２のそれより早くして、バスライン１０のデータが値Ｐ
Ｆｉ Ｋ復帰する前に誤差信号メモリー９がバスライ
ン１０のデータの下位１０ピ、トを書込むようにする０
周彼数検出信号１１ｉ”Ｇ１の周期が開成ｅｉＦ１のｊ
１定周波数の周期τＦｌ に等しいとき誤差信号メモ
リー９に書込まれる値が”Ｏ＃になるようにグリセ、ト
データの値ＰＦＩを設定する０したがって勝差信号メモ
リー９に書込まれた値は周波数検出信号ＦＧ１で表わさ
れる周波数Ｆ１０指足周ｅ、数に対する誤差に比例し誤
差の正・負で符号をかえる誤差信号ＦＥＺとなっている
０ 計数値検出部６のＧＬ（１’ｌ）検出回路出力が伏、轢
゛０”で時分割制御信号１０１が状態Ｆ１のとざ、クロ
ック人力回路５１はクロ、り信号ＣＬの出力を肩止し、
半カロ昇器５はタワンカワント金停止する。したがって
０Ｌ（Ｆｌ）検出回路、ま、バスライン１０のデータが
（［Ｅ（ＬＦｌ−１）以下になるの金糸上するように作
用する。またＧＨ（Ｆｌ）・ＧＬ（Ｆｌ）検出回路とセ
レクタ７１と１ｌｉＡ差信号ゲート回路７とは、誤差が
過大の場合誤差信号Ｆ’ＥＩの誉込み′ＪｔｙＡ止する
作用をする。
で時分割判】卸信号１０１が状態Ｆ １になるクロック
タイばンクに、めｔ出し信号発生回路２が絖出し信号１
０２を発生し、グリセ、ト１１発生回路３は被巾り仰Ｉ
ＩＩＬＦ１に対応するプリーツトデータ（その１鉦をＰ
Ｆ’ｌとするンを出力し、バスラインＩＯのデータが値
ＰＦＩになる。その後バスライン１０のデータは”１＃
ずつ減少する。（データが減少せず一定籠に留まる期間
については後に説明する） ｏ 訂ＦＺ ｊｌｌｋ（ｆ
＜山部６のＧＨ（Ｆｌ）−ＧＬ（Ｆｌ）検出回路の固有
直音ＨＦＩ・ＬＦ’ｌとすると、バスライン１０のデー
タがＨＦ１以下、Ｌ２１以上で時分割制御信号１０１が
状態）１１である期間、すなわち第３図に図示する区間
Ｂで一走信号ゲート回路７が開く。書込み旧号発生回路
８も読込み信号発生回路２が欣出し信号１０２を発生す
るクロック周期に書込み信号１０３を発生するが、この
発生タイミングをそのクロック周期内で絖出し信号１０
２のそれより早くして、バスライン１０のデータが値Ｐ
Ｆｉ Ｋ復帰する前に誤差信号メモリー９がバスライ
ン１０のデータの下位１０ピ、トを書込むようにする０
周彼数検出信号１１ｉ”Ｇ１の周期が開成ｅｉＦ１のｊ
１定周波数の周期τＦｌ に等しいとき誤差信号メモ
リー９に書込まれる値が”Ｏ＃になるようにグリセ、ト
データの値ＰＦＩを設定する０したがって勝差信号メモ
リー９に書込まれた値は周波数検出信号ＦＧ１で表わさ
れる周波数Ｆ１０指足周ｅ、数に対する誤差に比例し誤
差の正・負で符号をかえる誤差信号ＦＥＺとなっている
０ 計数値検出部６のＧＬ（１’ｌ）検出回路出力が伏、轢
゛０”で時分割制御信号１０１が状態Ｆ１のとざ、クロ
ック人力回路５１はクロ、り信号ＣＬの出力を肩止し、
半カロ昇器５はタワンカワント金停止する。したがって
０Ｌ（Ｆｌ）検出回路、ま、バスライン１０のデータが
（［Ｅ（ＬＦｌ−１）以下になるの金糸上するように作
用する。またＧＨ（Ｆｌ）・ＧＬ（Ｆｌ）検出回路とセ
レクタ７１と１ｌｉＡ差信号ゲート回路７とは、誤差が
過大の場合誤差信号Ｆ’ＥＩの誉込み′ＪｔｙＡ止する
作用をする。
以上で周ｔｌ数Ｆ１０制御動ｔについての説明を終える
。周波数Ｆ ２のｉｌ制御動作も上記と同僚である０ 計数１直恢出部６がセレクタ７１・誤差信号ゲート回路
７などと共に動作して、−差信号ＰＥＩ〜ＦＥ２が過大
になったときその書込み金糸上したり、１だ位相基準信
号ＳＧＩ・５０２の欠洛を禰なったりする作用がなくと
も第１図に示す実施例は動作でき、またこれらの作用は
不発明の目的・効果に直接関係することではないので、
計数１直恢出部６・セレクタ７１・誤差信号ゲート回路
７は本発明の必須要素ではない。
。周波数Ｆ ２のｉｌ制御動作も上記と同僚である０ 計数１直恢出部６がセレクタ７１・誤差信号ゲート回路
７などと共に動作して、−差信号ＰＥＩ〜ＦＥ２が過大
になったときその書込み金糸上したり、１だ位相基準信
号ＳＧＩ・５０２の欠洛を禰なったりする作用がなくと
も第１図に示す実施例は動作でき、またこれらの作用は
不発明の目的・効果に直接関係することではないので、
計数１直恢出部６・セレクタ７１・誤差信号ゲート回路
７は本発明の必須要素ではない。
以上評細に説明したように不発明の誤差信号発生装置は
、促米被制御１直の数だけ別個に備えていた１５」−礪
トｊヒの谷回路ブロック金それぞれ一向所に統合するか
あるいは一個のみとし、それらｔノ（スラインで償伏し
時分割動作させるので、刃口算器についてはｊ更用畝の
直接の減少、グリセ、／）匝発生回蹟・訂該埴メモリー
〇−差信号メモリーについて）：！それぞれの入出力イ
ンターフェースなど構成Ｌｌ路貴素の減少により大鴨な
Ｌｇ回路規模の減少をはかることができ、ＬＳＩ化した
とぎチップの占有面積に小さくできるという効果がある
０
、促米被制御１直の数だけ別個に備えていた１５」−礪
トｊヒの谷回路ブロック金それぞれ一向所に統合するか
あるいは一個のみとし、それらｔノ（スラインで償伏し
時分割動作させるので、刃口算器についてはｊ更用畝の
直接の減少、グリセ、／）匝発生回蹟・訂該埴メモリー
〇−差信号メモリーについて）：！それぞれの入出力イ
ンターフェースなど構成Ｌｌ路貴素の減少により大鴨な
Ｌｇ回路規模の減少をはかることができ、ＬＳＩ化した
とぎチップの占有面積に小さくできるという効果がある
０
第１図は、本発明の一走信号発生−装置の一実施νり金
示すブロック図、 第２図・第３図は、第１図に示す央剥例の位相ｉ制御動
作番周波数制御動作全説明するためのタイムチャートで
ある０ ■・・・・市ＩＪ１卸回路、３・・・・プリセット値発
生回路、４・・・・計数値メモリー、５・・・・半加算
器、９・・・・・誤差信号メモリー。 代理人 ９Ｐ珪士 内 原 音 ゛・、ノ 、Ｓとシ ｆ ２ ：イ立、ａｉａ≧傘し４４２５
ｍ ： ｉ−−７”ｆ診、５ミ、７１ζ
号ｃＬ ：ｒｔＤ、ｔｑｔ９ｒ ＦＥｔ−ｒ−ｒ
：ｚ−ｐＥｒ−ｐＥｚ：＃４イ富＠ＰＰｆ ： ７°９
１２ツＦテ“−タ ＨＰイ ・ ＬＰ／−ＲＰｉ ： σＨ（Ｐｆ）・
（ｙＬ（Ｐｆ）−σＲ（Ｐｆシフ、ｐｔ ：祖ｔ＃幕邦
ろ≦（ｉｆの副側″？：ｔ ： ＩＪ＋Ｐ、、’ｌ
（＝ ２’戸ｆ θｔ／２．ε ンθｌ：詣芝
仏＃差 ｚ４：２ｇ／’ｓ’１ ８２図
示すブロック図、 第２図・第３図は、第１図に示す央剥例の位相ｉ制御動
作番周波数制御動作全説明するためのタイムチャートで
ある０ ■・・・・市ＩＪ１卸回路、３・・・・プリセット値発
生回路、４・・・・計数値メモリー、５・・・・半加算
器、９・・・・・誤差信号メモリー。 代理人 ９Ｐ珪士 内 原 音 ゛・、ノ 、Ｓとシ ｆ ２ ：イ立、ａｉａ≧傘し４４２５
ｍ ： ｉ−−７”ｆ診、５ミ、７１ζ
号ｃＬ ：ｒｔＤ、ｔｑｔ９ｒ ＦＥｔ−ｒ−ｒ
：ｚ−ｐＥｒ−ｐＥｚ：＃４イ富＠ＰＰｆ ： ７°９
１２ツＦテ“−タ ＨＰイ ・ ＬＰ／−ＲＰｉ ： σＨ（Ｐｆ）・
（ｙＬ（Ｐｆ）−σＲ（Ｐｆシフ、ｐｔ ：祖ｔ＃幕邦
ろ≦（ｉｆの副側″？：ｔ ： ＩＪ＋Ｐ、、’ｌ
（＝ ２’戸ｆ θｔ／２．ε ンθｌ：詣芝
仏＃差 ｚ４：２ｇ／’ｓ’１ ８２図
Claims (1)
- 【特許請求の範囲】 周期的動作の位相または周波数であるｎ個（ｎは２以上
の整数）の被制御値を制御するためのｎ個の誤差信号と
して、位相基準信号に対する位相検出信号の位相差また
は周波数検出信号であるｎ個の検出結果を指定位相差ま
たは指定周波数であるｎ個の指定値、あるいはｎ個の指
定値の組の複数組から選択された一つの組とディジタル
的に比較してｎ個の比較結果を出力する誤差信号発生装
置において、 前記ｎ個の被制御値に対応するｎ個の状態を順次周期的
にとる時分割制御信号を発生する制御回路と、 前記位相基準信号または前記周波数検出信号が入力し、
かつ前記時分割制御信号の状態が入力した前記位相基準
信号または周波数検出信号に対応するとき、同じく対応
する前記指定値に対しあらかじめ定められた値のプリセ
ットデータを発生しバスラインに出力するプリセット値
発生回路と、前記ｎ個の被制御値に対応し前記時分割制
御信号が指定するアドレスに前記バスラインのデータを
周期的に書込み、読出す計数値メモリーと、前記バスラ
インのデータに“１”を周期的に加算または減算して前
記バスラインに出力する加算器と、 前記位相検出信号または前記周波数検出信号が入力し、
かつ前記時分割信号の状態が入力した前記位相検出信号
または前記周波数検出信号に対応するとき、前記ｎ個の
被制御値に対応し前記時分割制御信号が指定するアドレ
スに前記バスラインのデータを書込む誤差信号メモリー
と を備えることを特徴とする誤差信号発生装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60212829A JPH0782364B2 (ja) | 1985-09-25 | 1985-09-25 | 誤差信号発生装置 |
| US06/911,682 US4731568A (en) | 1985-09-25 | 1986-09-25 | Error signal generator |
| EP86113210A EP0220502B1 (en) | 1985-09-25 | 1986-09-25 | Error signal generator |
| DE8686113210T DE3686468T2 (de) | 1985-09-25 | 1986-09-25 | Fehlersignalgenerator. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60212829A JPH0782364B2 (ja) | 1985-09-25 | 1985-09-25 | 誤差信号発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6272003A true JPS6272003A (ja) | 1987-04-02 |
| JPH0782364B2 JPH0782364B2 (ja) | 1995-09-06 |
Family
ID=16629048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60212829A Expired - Lifetime JPH0782364B2 (ja) | 1985-09-25 | 1985-09-25 | 誤差信号発生装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4731568A (ja) |
| EP (1) | EP0220502B1 (ja) |
| JP (1) | JPH0782364B2 (ja) |
| DE (1) | DE3686468T2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910006576Y1 (ko) * | 1988-07-13 | 1991-08-26 | 삼성전자 주식회사 | 푸쉬스위치 방식을 채용한 vtr에서의 트래킹 제어회로 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54124182A (en) * | 1978-03-20 | 1979-09-26 | Matsushita Electric Ind Co Ltd | Digital servo system of rotary body |
| JPS59206967A (ja) * | 1983-05-11 | 1984-11-22 | Hitachi Ltd | 機能回路ブロツク |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4149117A (en) * | 1977-03-17 | 1979-04-10 | Ampex Corporation | Circuit and method for servo speed control |
| US4385821A (en) * | 1980-04-03 | 1983-05-31 | E. I. Du Pont De Nemours And Company | Automatic velocity and position controller for a film processor |
| US4536806A (en) * | 1982-04-02 | 1985-08-20 | Ampex Corporation | Microprocessor controlled multiple servo system for a recording and/or reproducing apparatus |
| CA1210149A (en) * | 1982-09-28 | 1986-08-19 | Shigeru Tajima | Digital capstan servo circuit |
-
1985
- 1985-09-25 JP JP60212829A patent/JPH0782364B2/ja not_active Expired - Lifetime
-
1986
- 1986-09-25 US US06/911,682 patent/US4731568A/en not_active Expired - Lifetime
- 1986-09-25 DE DE8686113210T patent/DE3686468T2/de not_active Expired - Fee Related
- 1986-09-25 EP EP86113210A patent/EP0220502B1/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54124182A (en) * | 1978-03-20 | 1979-09-26 | Matsushita Electric Ind Co Ltd | Digital servo system of rotary body |
| JPS59206967A (ja) * | 1983-05-11 | 1984-11-22 | Hitachi Ltd | 機能回路ブロツク |
Also Published As
| Publication number | Publication date |
|---|---|
| US4731568A (en) | 1988-03-15 |
| EP0220502B1 (en) | 1992-08-19 |
| DE3686468T2 (de) | 1993-03-18 |
| EP0220502A3 (en) | 1988-08-10 |
| DE3686468D1 (de) | 1992-09-24 |
| JPH0782364B2 (ja) | 1995-09-06 |
| EP0220502A2 (en) | 1987-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR870004633A (ko) | 메모리를 이용한 비디오 테이프 레코더의 저속재생장치 | |
| JPS6272003A (ja) | 誤差信号発生装置 | |
| JP4370799B2 (ja) | 絶対値エンコーダおよびその補正装置ならびにその補正方法、該エンコーダ付モータ | |
| EP0707311A2 (en) | Apparatus for reproducing a tape-shaped recording medium | |
| JPH0734249B2 (ja) | 磁気記憶装置 | |
| JPS6013488A (ja) | デジタル位相サ−ボ回路 | |
| JPH0673168B2 (ja) | 磁気録画再生装置の制御方法 | |
| US5696642A (en) | Circuit for controlling the rotation of a rotating member | |
| JPS6218988A (ja) | モ−タの速度制御装置 | |
| JP2505470B2 (ja) | 回転ヘッド形磁気記録再生装置 | |
| JPS6370954A (ja) | 磁気テ−プの記録速度判別装置 | |
| JP3809235B2 (ja) | ビデオレコーダの同期制御信号を生成する方法及び回路 | |
| JPS6194577A (ja) | デジタルサ−ボ装置 | |
| JP3050876B2 (ja) | モータの回転位相制御装置 | |
| JP2606202B2 (ja) | 再生装置 | |
| JP3277411B2 (ja) | タイミング信号発生装置 | |
| JPS6352366A (ja) | 磁気記録再生装置 | |
| JPH07182676A (ja) | ディスク媒体の偏心補正装置 | |
| JPS6015719A (ja) | デジタル位相サ−ボ回路 | |
| JPH01103186A (ja) | 誤差信号発生装置 | |
| JP2640869B2 (ja) | ビデオ機器のモータ制御信号デコード回路 | |
| JP2987833B2 (ja) | 回転ドラムのスイッチングパルス発生装置 | |
| JPH0797914B2 (ja) | 速度位相サ−ボ装置 | |
| JP2543133B2 (ja) | 磁気記録再生装置 | |
| JP2580580B2 (ja) | デ−タレコ−ダ |