JPS6272211A - トランジスタ増幅器 - Google Patents
トランジスタ増幅器Info
- Publication number
- JPS6272211A JPS6272211A JP60211599A JP21159985A JPS6272211A JP S6272211 A JPS6272211 A JP S6272211A JP 60211599 A JP60211599 A JP 60211599A JP 21159985 A JP21159985 A JP 21159985A JP S6272211 A JPS6272211 A JP S6272211A
- Authority
- JP
- Japan
- Prior art keywords
- output
- amplifier
- gate current
- gate
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ヒ化ガリウム電界効果トランジスタを多段に
接続して構成される増幅器、特番こその出力段トランジ
スタの入力保護に関する。
接続して構成される増幅器、特番こその出力段トランジ
スタの入力保護に関する。
半導体としてヒ化ガリウム（ＧａＡｓ）を用し）た電界
効果トランジスタ（ＦＥＴ）は高速動作可能なので、こ
れを多段に接続してマイクロ波帯の増幅器が構成される
。ＧａＡｓは、シリコンのようにゲート絶縁膜を形成す
ることが容易でないので、ＣａＡｓ ＦＥＴは絶縁ゲ
ート型ではなく、ダイオードゲート型になるのが普通で
ある。
効果トランジスタ（ＦＥＴ）は高速動作可能なので、こ
れを多段に接続してマイクロ波帯の増幅器が構成される
。ＧａＡｓは、シリコンのようにゲート絶縁膜を形成す
ることが容易でないので、ＣａＡｓ ＦＥＴは絶縁ゲ
ート型ではなく、ダイオードゲート型になるのが普通で
ある。
しかしながらダイオードゲート型では、入力が過大にな
る（ゲート電極とＧａＡｓ基板で構成されるショットキ
ダイオードをオンにする入力になる）とゲート電流が流
れる。ゲート電流（整流電流）が流れるとＧａＡｓ
ＦＥＴの信頼性に影響し、寿命を短かくするので好まし
くない。しかし入力を大にすると大出力が得られるから
、ＱａＡｓＦＥＴでも小入力の直線範囲だけでなく、大
入力飽和領域で動作させながちである。そこで本発明で
は、最も多くゲート電流が流れることになる出力段トラ
ンジスタのゲート電流を検出してその検出出力により利
得を抑え、過入力保護を行なおうとするものである。
る（ゲート電極とＧａＡｓ基板で構成されるショットキ
ダイオードをオンにする入力になる）とゲート電流が流
れる。ゲート電流（整流電流）が流れるとＧａＡｓ
ＦＥＴの信頼性に影響し、寿命を短かくするので好まし
くない。しかし入力を大にすると大出力が得られるから
、ＱａＡｓＦＥＴでも小入力の直線範囲だけでなく、大
入力飽和領域で動作させながちである。そこで本発明で
は、最も多くゲート電流が流れることになる出力段トラ
ンジスタのゲート電流を検出してその検出出力により利
得を抑え、過入力保護を行なおうとするものである。
ｒ問題点を解決するための手段〕
本発明は、ヒ化ガリウム電界効果トランジスタを多段に
接続して構成される高出力増幅器において、該増幅器の
出力段トランジスタのゲート電流を検出する回路と、該
増幅器に挿入され、ゲート電流検出回路の出力電流によ
り減衰量を制御して出力段トランジスタへの過入力を防
止する可変減衰器とを備えることを特徴とするものであ
る。
接続して構成される高出力増幅器において、該増幅器の
出力段トランジスタのゲート電流を検出する回路と、該
増幅器に挿入され、ゲート電流検出回路の出力電流によ
り減衰量を制御して出力段トランジスタへの過入力を防
止する可変減衰器とを備えることを特徴とするものであ
る。
出力段トランジスタのゲート電流を検出し、検出出力が
あれば可変減衰器を操作して信号レベルを下げるように
すれば、過大入力を抑えてＧａＡｓＦＥＴ増幅器の寿命
を延ばし、信頼性を向上させることができる。
あれば可変減衰器を操作して信号レベルを下げるように
すれば、過大入力を抑えてＧａＡｓＦＥＴ増幅器の寿命
を延ばし、信頼性を向上させることができる。
第１図で説明すると、ＡＩ、Ａ２．・・・・・・Ａｎは
ｎ個の増幅段で、各々はＧａＡｓ ＦＥＴ１個を含む
。何段構成にするかは、必要な利得により定まる。ＩＧ
ＤＥＴは、ｎ段構成のこのＧａＡｓ ＦＥＴ増幅器の
出力段トランジスタＡｎのゲート電流を検出する回路、
ＡＴＴは第１段トランジスタＡ１と第２段トランジスタ
Ａ２の間に挿入された可変減衰器、ＣＡは制御増幅段で
、ゲート電流検出回路ＩＧＤＥＴの出力を増幅して可変
減衰器ＡＴＴに与え、該減衰器の信号減衰量を変える。
ｎ個の増幅段で、各々はＧａＡｓ ＦＥＴ１個を含む
。何段構成にするかは、必要な利得により定まる。ＩＧ
ＤＥＴは、ｎ段構成のこのＧａＡｓ ＦＥＴ増幅器の
出力段トランジスタＡｎのゲート電流を検出する回路、
ＡＴＴは第１段トランジスタＡ１と第２段トランジスタ
Ａ２の間に挿入された可変減衰器、ＣＡは制御増幅段で
、ゲート電流検出回路ＩＧＤＥＴの出力を増幅して可変
減衰器ＡＴＴに与え、該減衰器の信号減衰量を変える。
ゲート電流検出回路ＩＧＤＥＴは第２図に示すように、
出力段トランジスタＡｎへゲートバイアス電圧を供給す
る抵抗分圧回路ＲＶＤの出力端Ｂの電圧変化を検出する
回路で構成できる。Ｒ＋、Ｒ：は該抵抗分圧回路の抵抗
、Ｌ及びＣはローパス、ハイカットフィルタのインダク
タンス及びコンデンサである。分圧回路ＲＤＶは該ロー
パスフィルタを通して出力段トランジスタＡｎのゲート
Ｇへ、動作点を定める負のバイアス電圧（−〇、数Ｖ〜
＝１、数Ｖ）を供給するが、高周波信号入力が過大にな
ってゲート電流が流れると、分圧回路ＲＶＤの出力端Ｂ
の電圧が下る（例えば−〇、８■であったものが−１，
２Ｖなどになる）。そこでゲート電流検出回路として例
えば差動増幅器を用い、該増幅器の一方の入力端に出力
端Ｂの電圧を加え、他方の入力端に基準電圧を加え、前
者が後者を越えるとき出力を生じるようにすれば、該出
力が出力段トランジスタＡｎのゲート電流検出出力にな
る。
出力段トランジスタＡｎへゲートバイアス電圧を供給す
る抵抗分圧回路ＲＶＤの出力端Ｂの電圧変化を検出する
回路で構成できる。Ｒ＋、Ｒ：は該抵抗分圧回路の抵抗
、Ｌ及びＣはローパス、ハイカットフィルタのインダク
タンス及びコンデンサである。分圧回路ＲＤＶは該ロー
パスフィルタを通して出力段トランジスタＡｎのゲート
Ｇへ、動作点を定める負のバイアス電圧（−〇、数Ｖ〜
＝１、数Ｖ）を供給するが、高周波信号入力が過大にな
ってゲート電流が流れると、分圧回路ＲＶＤの出力端Ｂ
の電圧が下る（例えば−〇、８■であったものが−１，
２Ｖなどになる）。そこでゲート電流検出回路として例
えば差動増幅器を用い、該増幅器の一方の入力端に出力
端Ｂの電圧を加え、他方の入力端に基準電圧を加え、前
者が後者を越えるとき出力を生じるようにすれば、該出
力が出力段トランジスタＡｎのゲート電流検出出力にな
る。
可変減衰器ＡＴＴにはＰＩＮダイオード又はデュアルゲ
ートトランジスタを用いる。ＰＩＮダイオードは流す電
流により抵抗が変り、従ってゲート電流検出回路ＩＧＯ
ＥＴの出力を増幅器ＣＡで増幅して加えるとき、ゲート
電流が流れたとき可変減衰器ＡＴＴの減衰量を大にして
信号レベルを下げ、出力段トランジスタＡｎの入力を下
げてゲート電流を０又は僅小にすることができる。
ートトランジスタを用いる。ＰＩＮダイオードは流す電
流により抵抗が変り、従ってゲート電流検出回路ＩＧＯ
ＥＴの出力を増幅器ＣＡで増幅して加えるとき、ゲート
電流が流れたとき可変減衰器ＡＴＴの減衰量を大にして
信号レベルを下げ、出力段トランジスタＡｎの入力を下
げてゲート電流を０又は僅小にすることができる。
ゲート電流検出回路ＩＧＯＥＴの出力に応じて入力段部
分のトランジスタのドレイン電圧を下げ、信号レベルを
下げる方法も可変減衰器として使用できる。
分のトランジスタのドレイン電圧を下げ、信号レベルを
下げる方法も可変減衰器として使用できる。
第３図はＧａＡｓ増幅器の具体例を示す図で、Ａｉ、Ａ
ｊは第１．第ｊ増幅段、ＲＶＤ及びＬＣは各段に対する
バイアス電圧供給用抵抗分圧回路及びローパスフィルタ
である。Ｃｃは各段の結合用コンデンサ、ＭＯは出力側
整合回路、Ｍｉは入力側整合回路、Ｖｄは電源、ＧＲＤ
はグランドである。
ｊは第１．第ｊ増幅段、ＲＶＤ及びＬＣは各段に対する
バイアス電圧供給用抵抗分圧回路及びローパスフィルタ
である。Ｃｃは各段の結合用コンデンサ、ＭＯは出力側
整合回路、Ｍｉは入力側整合回路、Ｖｄは電源、ＧＲＤ
はグランドである。
以上説明したように本発明によればＧａＡｓＦＥＴ増幅
器のゲート電流発生を抑えることができ、該増幅器の高
信頼性化、長寿命化に有効である。
器のゲート電流発生を抑えることができ、該増幅器の高
信頼性化、長寿命化に有効である。
【図面の簡単な説明】
第１図は本発明の実施例を示すブロック図、第２図はそ
の要部回路図、第３図はＧａＡｓ ＦＥＴ増幅器の一
部分の詳細を示す回路図である。 図面でＡ１〜ＡｎはＧａＡｓ ＦＥＴからなる各増幅
段、Ａｎは出力段トランジスタ、ＩＧＤＥＴはゲート電
流検出回路、ＡＴＴは可変減衰器、ＲＶＤは抵抗分圧回
路、Ｌ及びＣはローパスフィルタのインダクタンス及び
コンデンサである。
の要部回路図、第３図はＧａＡｓ ＦＥＴ増幅器の一
部分の詳細を示す回路図である。 図面でＡ１〜ＡｎはＧａＡｓ ＦＥＴからなる各増幅
段、Ａｎは出力段トランジスタ、ＩＧＤＥＴはゲート電
流検出回路、ＡＴＴは可変減衰器、ＲＶＤは抵抗分圧回
路、Ｌ及びＣはローパスフィルタのインダクタンス及び
コンデンサである。
Claims (2)
- （１）ヒ化ガリウム電界効果トランジスタを多段に接続
して構成される高出力増幅器において、 該増幅器の出力段トランジスタのゲート電流を検出する
回路と、 該増幅器に挿入され、ゲート電流検出回路の出力電流に
より減衰量を制御して出力段トランジスタへの過入力を
防止する可変減衰器とを備えることを特徴とするトラン
ジスタ増幅器。 - （２）ゲート電流検出回路は、出力段トランジスタのゲ
ートへローパスフィルタを介してバイアス電圧を供給す
る抵抗分圧回路の出力電圧検出回路で構成されることを
特徴とする特許請求の範囲第１項記載のトランジスタ増
幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60211599A JPS6272211A (ja) | 1985-09-25 | 1985-09-25 | トランジスタ増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60211599A JPS6272211A (ja) | 1985-09-25 | 1985-09-25 | トランジスタ増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6272211A true JPS6272211A (ja) | 1987-04-02 |
Family
ID=16608429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60211599A Pending JPS6272211A (ja) | 1985-09-25 | 1985-09-25 | トランジスタ増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6272211A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04158608A (ja) * | 1990-10-23 | 1992-06-01 | Mitsubishi Electric Corp | Ｆｅｔ多段増幅器 |
| JPH05327363A (ja) * | 1992-05-19 | 1993-12-10 | Pioneer Electron Corp | 電力用トランジスタの保護装置 |
-
1985
- 1985-09-25 JP JP60211599A patent/JPS6272211A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04158608A (ja) * | 1990-10-23 | 1992-06-01 | Mitsubishi Electric Corp | Ｆｅｔ多段増幅器 |
| JPH05327363A (ja) * | 1992-05-19 | 1993-12-10 | Pioneer Electron Corp | 電力用トランジスタの保護装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5633610A (en) | Monolithic microwave integrated circuit apparatus | |
| US4038607A (en) | Complementary field effect transistor amplifier | |
| JP4315299B2 (ja) | 低電圧演算増幅器とその方法 | |
| US4520324A (en) | MOS Gain controlled amplifier | |
| US4327319A (en) | Active power supply ripple filter | |
| TW200807214A (en) | Linear regulator and method therefor | |
| GB1344109A (en) | Two terminal constant current circuit | |
| US6198351B1 (en) | Power sensing apparatus for power amplifiers | |
| JPS61161008A (ja) | トランスインピ−ダンス増幅器 | |
| US6304130B1 (en) | Bias circuit for depletion mode field-effect transistors | |
| US4728901A (en) | Power buffer circuit | |
| US6781459B1 (en) | Circuit for improved differential amplifier and other applications | |
| EP1014567B1 (en) | Improvements in or relating to an operational amplifier | |
| CN100514848C (zh) | 宽带高频线性放大器及集成电路芯片 | |
| US6563381B1 (en) | Circuits and methods for extending the input common mode voltage range of JFET op-amps | |
| JP2849289B2 (ja) | 半導体装置 | |
| JPH08222967A (ja) | Ｆｅｔゲートバイアス回路 | |
| US6369641B1 (en) | Biasing circuits | |
| US6535067B1 (en) | Power saturation control of class C bipolar amplifiers | |
| JPH02101808A (ja) | 高周波増幅回路 | |
| US3467910A (en) | Amplifying arrangement having automatic gain control | |
| US5973565A (en) | DC bias feedback circuit for MESFET bias stability | |
| US5986511A (en) | Frequency dependent impedance | |
| JP2882329B2 (ja) | 増幅回路 | |
| JP2705169B2 (ja) | 定電流供給回路 |