JPS6273826A - フレ−ム送受信方式 - Google Patents
フレ−ム送受信方式Info
- Publication number
- JPS6273826A JPS6273826A JP60212525A JP21252585A JPS6273826A JP S6273826 A JPS6273826 A JP S6273826A JP 60212525 A JP60212525 A JP 60212525A JP 21252585 A JP21252585 A JP 21252585A JP S6273826 A JPS6273826 A JP S6273826A
- Authority
- JP
- Japan
- Prior art keywords
- crc
- transmission
- circuit
- length
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Communication Control (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は、ＣＲＣ符号を含む可変長フレームの送受信
を行なうフレーム送受信方式に関する。
を行なうフレーム送受信方式に関する。
［発明の技術的背景とその問題点１
一般に、可変長フレームを用いたデータ伝送に適用され
るＣＲＣ符号の長さは、システムで予め定められており
、固定長である。
るＣＲＣ符号の長さは、システムで予め定められており
、固定長である。
さて、ＣＲＣ符号は、その長さが長ければ長い程、伝送
誤りの検出率を高くすることができる。
誤りの検出率を高くすることができる。
一方、ＣＲＣ符号の長さを良くした場合、伝送効率が低
下する。
下する。
しかるに従来は、パケット長（フレーム長）に関係なく
固定長のＣＲＣ符号を適用しているため、長いパケット
では十分な伝送誤り検出率を得ることができず、また短
いパケットでは伝送効率が低下する問題があった。
固定長のＣＲＣ符号を適用しているため、長いパケット
では十分な伝送誤り検出率を得ることができず、また短
いパケットでは伝送効率が低下する問題があった。
［発明の目的］
この発明は上記事情に工みてなされたものでその目的は
、パケット長に見合った長さのＣＲＣ符号が付加された
フレームの送受信が行なえ、長パケットに対しては伝送
誤り検出率の向上が図れ、短パケットに対しては伝送効
率の向上が図れるフレーム送受信方式を提供することに
ある。
、パケット長に見合った長さのＣＲＣ符号が付加された
フレームの送受信が行なえ、長パケットに対しては伝送
誤り検出率の向上が図れ、短パケットに対しては伝送効
率の向上が図れるフレーム送受信方式を提供することに
ある。
［発明の概要コ
この発明では、パケット長に応じた長さのＣＲＣ？：１
号が付加された送信フレームを送信する送信回路と、こ
の送信信号回路から送信される送信フレームを受けてＣ
ＲＣチェックを行なう受信回路とが設けられる。
号が付加された送信フレームを送信する送信回路と、こ
の送信信号回路から送信される送信フレームを受けてＣ
ＲＣチェックを行なう受信回路とが設けられる。
上記送信回路には、送信ユーザデータを含みＣＲＣ付加
の対象となる送信情報を生成する送信情報生成手段と、
複数種のＣＲＣ生成手段とが設けられる。ＣＲＣ生成手
段は、バケツ１へ種別毎に設けられており、送信情報生
成手段により生成される送信情報を受け予め定められた
バケツ１一種別に対応する長さのＣＲＣ符号を生成する
。上記送信回路には、更に、上記送信情報の少なくとも
ユーザデータ長によりパケット種別を判定する第１パケ
ット種別判定手段と、同判定手段の判定結果に応じて複
数種のＣＲＣ生成手段の１つを選択する第１選択手段と
、送信フレーム生成手段とが設けられる。この送信フレ
ーム生成手段は、第１選択手段により選択されたＣＲＣ
生成手段により生成されるＣＲＣ符号並びに上記送信情
報を含む送信フレームを生成する。
の対象となる送信情報を生成する送信情報生成手段と、
複数種のＣＲＣ生成手段とが設けられる。ＣＲＣ生成手
段は、バケツ１へ種別毎に設けられており、送信情報生
成手段により生成される送信情報を受け予め定められた
バケツ１一種別に対応する長さのＣＲＣ符号を生成する
。上記送信回路には、更に、上記送信情報の少なくとも
ユーザデータ長によりパケット種別を判定する第１パケ
ット種別判定手段と、同判定手段の判定結果に応じて複
数種のＣＲＣ生成手段の１つを選択する第１選択手段と
、送信フレーム生成手段とが設けられる。この送信フレ
ーム生成手段は、第１選択手段により選択されたＣＲＣ
生成手段により生成されるＣＲＣ符号並びに上記送信情
報を含む送信フレームを生成する。
一方、受信回路には、複数種のＣＲＣ計１／チェック手
段と、上記送信回路から送信される送信フレームを受け
て同フレームの長さを計数しパケット種別を判定する第
２パケット種別判定手段と、同判定手段の判定結果に応
じて複数種のＣＲＣ計算／チェック手段の１つを選択す
る第２選択手段が設けられる。ＣＲＣｉ！ｔＩＩ／チェ
ック手段はバケツ１一種別毎に設けられており、上記送
信フレームを受け予め定められたパケット種別に対応す
る長さのＣＲＣ符号を同フレーム中の送信情報に基づい
て計算し同フレーム中のＣＲＣ符号を用いてＣＲＣチェ
ックを行なうものである。
段と、上記送信回路から送信される送信フレームを受け
て同フレームの長さを計数しパケット種別を判定する第
２パケット種別判定手段と、同判定手段の判定結果に応
じて複数種のＣＲＣ計算／チェック手段の１つを選択す
る第２選択手段が設けられる。ＣＲＣｉ！ｔＩＩ／チェ
ック手段はバケツ１一種別毎に設けられており、上記送
信フレームを受け予め定められたパケット種別に対応す
る長さのＣＲＣ符号を同フレーム中の送信情報に基づい
て計算し同フレーム中のＣＲＣ符号を用いてＣＲＣチェ
ックを行なうものである。
［発明の実施例］
以下、この発明の一実施例を第１図（ａ）。
（ｂ）のブロック構成図および第２図のフォーマット図
を参照して防用する。
を参照して防用する。
第１図（ａ）は送信回路の構成を示すもので、１０はユ
ーザデータを蓄積するバッファメモリ、１１はアドレス
Ａおよび制御情報Ｃがら成るヘッダｌフレームヘッダ）
を構成するヘッダ構成部である。さて、この実施例で適
用されるフレームは、第２図のフォーマットに示すよう
に、フラグＦ、アドレスＡ、制御情報Ｃ１データ（ユー
ザデータ）Ｄ、およびＣＲＣ符号の各フィールドを有し
ている。
ーザデータを蓄積するバッファメモリ、１１はアドレス
Ａおよび制御情報Ｃがら成るヘッダｌフレームヘッダ）
を構成するヘッダ構成部である。さて、この実施例で適
用されるフレームは、第２図のフォーマットに示すよう
に、フラグＦ、アドレスＡ、制御情報Ｃ１データ（ユー
ザデータ）Ｄ、およびＣＲＣ符号の各フィールドを有し
ている。
ヘッダ構成部１１は、バッファメモリ１０と共にシフト
レジスタ１２と接続されている。ヘッダ構成部１１によ
り構成されるフレームＩ＼ツダ（Ａ＋Ｃ）は、その先頭
より所定ビット（例えば８ビット）単位でシフトレジス
タ１２にパラレル入力され、しかる後、同シフトレジス
タ１２からシリアル出力される。
レジスタ１２と接続されている。ヘッダ構成部１１によ
り構成されるフレームＩ＼ツダ（Ａ＋Ｃ）は、その先頭
より所定ビット（例えば８ビット）単位でシフトレジス
タ１２にパラレル入力され、しかる後、同シフトレジス
タ１２からシリアル出力される。
次にバッファメモリ１０から送信すべきユーザデータ（
Ｄ）が所定ビット単位で取出されてシフトレジスタ１２
にパラレル入力され、同シフトレジスタ１２からシリア
ル出力される。
Ｄ）が所定ビット単位で取出されてシフトレジスタ１２
にパラレル入力され、同シフトレジスタ１２からシリア
ル出力される。
シフトレジスタ１２からシリアル出力される情報（Ａ、
Ｃ，Ｄから成る送信情報）は、同レジスタ１２に接続さ
れている２人力１出力のマルチプレクサ（ＭＰＸ）１３
の一方の入力、ＣＲＣ生成回路１４゜１５の各人力ｄ３
よびパケット長計数回路１６の入力にそれぞれ供給され
る。
Ｃ，Ｄから成る送信情報）は、同レジスタ１２に接続さ
れている２人力１出力のマルチプレクサ（ＭＰＸ）１３
の一方の入力、ＣＲＣ生成回路１４゜１５の各人力ｄ３
よびパケット長計数回路１６の入力にそれぞれ供給され
る。
バケツ１へ良計数回路１Ｇは、シフトレジスタ１２ｈ）
らシリアル出力される送信情報の長さを計数する。
らシリアル出力される送信情報の長さを計数する。
パケット長計数回路１Ｇの計数結果は、同回路１６に接
続されているパケット種別判定回路１７に供給される。
続されているパケット種別判定回路１７に供給される。
パケット種別判定回路１７は、パケット長計数回路１６
の送信情報長計数結果に応じて、パケット長の相違によ
るパケット種別（ここでは、長パウット、短パケット）
を判定し、その判定結果に応じた選択信号３１（長パケ
ットのとき論理” １ ’、短パケットのとき論理”Ｏ
”）を出力する。パケットｐ４別判定回路１７から出力
される選択信号３１は、同回路１７に接続されているマ
ルチプレクサ（ＭＰＸ＞１８に供給される。
の送信情報長計数結果に応じて、パケット長の相違によ
るパケット種別（ここでは、長パウット、短パケット）
を判定し、その判定結果に応じた選択信号３１（長パケ
ットのとき論理” １ ’、短パケットのとき論理”Ｏ
”）を出力する。パケットｐ４別判定回路１７から出力
される選択信号３１は、同回路１７に接続されているマ
ルチプレクサ（ＭＰＸ＞１８に供給される。
ＣＲＣ生成回路１４は、艮パケットを構成する送信情報
に対応して第１の長さのＣＲＣ符号を生成するように構
成されている。即ちＣＲＣ生成回路１４は、シフトレジ
スタ１２からシリアル出力される送信情報を受けると、
同情報に対応する第１の長さのＣＲＣ符号の生成を行な
・）。一方、ＣＲＣ生成回路１５は、短パケットを構成
する送信情報に対応して上記第１の長さのＣＲＣ符号よ
り短い第２の長さのＣＲＣ符号を生成するように構成さ
れている。即ちＣＲＣ生成回路１５は、シフトレジスタ
１２からシリアル出力される送信情報を受けると、同情
報に対応する第２の長さのＣＲＣ符号の生成を行なう。
に対応して第１の長さのＣＲＣ符号を生成するように構
成されている。即ちＣＲＣ生成回路１４は、シフトレジ
スタ１２からシリアル出力される送信情報を受けると、
同情報に対応する第１の長さのＣＲＣ符号の生成を行な
・）。一方、ＣＲＣ生成回路１５は、短パケットを構成
する送信情報に対応して上記第１の長さのＣＲＣ符号よ
り短い第２の長さのＣＲＣ符号を生成するように構成さ
れている。即ちＣＲＣ生成回路１５は、シフトレジスタ
１２からシリアル出力される送信情報を受けると、同情
報に対応する第２の長さのＣＲＣ符号の生成を行なう。
ＣＲＣ生成回路１４．１５のＣＲＣ生成動作は、パケッ
ト長計数回路１６の計数動作と並行して行なわれる。
ト長計数回路１６の計数動作と並行して行なわれる。
ＣＲＣ生成回路１４により生成される第１の長さのＣＲ
Ｃ符号は、同回路１４に接続されているマルチプレクサ
１８の一方の入力に供給される。またＣＲＣ生成回路１
５により生成される第２の長さのＣＲＣ符号は、同回路
１５に接続されているマルチプレクサ１８の他方の入力
に供給される。マルチプレクサ１８には、前記したよう
にパケット種別判定回路１７から出力される選択信号３
１も供給される。
Ｃ符号は、同回路１４に接続されているマルチプレクサ
１８の一方の入力に供給される。またＣＲＣ生成回路１
５により生成される第２の長さのＣＲＣ符号は、同回路
１５に接続されているマルチプレクサ１８の他方の入力
に供給される。マルチプレクサ１８には、前記したよう
にパケット種別判定回路１７から出力される選択信号３
１も供給される。
マルチプレクサ１８は、選択信号３１が論理ｔｉ １
ｕの場合はＣＲＣ生成回路１４で生成出力される第１の
長さのＣＲＣ符号を選択し、論理“０パの場合にはＣＲ
Ｃ生成回路１５で生成出力される第２の長さ・７）ＣＲ
Ｃ符号を選択する。マルチプ（ノクサ１８により選択さ
れたＣＲＣｉ号は、同マルチプレクサ１８に接続されて
いるマルチプレクサ１３の他方の入力に供給される。
ｕの場合はＣＲＣ生成回路１４で生成出力される第１の
長さのＣＲＣ符号を選択し、論理“０パの場合にはＣＲ
Ｃ生成回路１５で生成出力される第２の長さ・７）ＣＲ
Ｃ符号を選択する。マルチプ（ノクサ１８により選択さ
れたＣＲＣｉ号は、同マルチプレクサ１８に接続されて
いるマルチプレクサ１３の他方の入力に供給される。
さて、マルチプレクサ１３の一方の入力には、前記した
ようにシフトレジスタ１２からシリアル出力される送信
情報（△十〇＋Ｄ）が供給される。マルチプレクサ１３
は、図示せぬ制御部の制御により、まず上記一方の入力
に供給される情報、即ちシフ１〜レジスタ１２からの送
信情報を選択する。次にマルチプレクサ１３は、その他
方の入力に供給される清報、即ちマルチプレクサ１８か
ら選択出力されるＣＲＣ符号を選択する。これによりマ
ルチプレクサ１３からは、Ａ、Ｃ，Ｄ、ＣＲＣの順で（
フラグＦを除く）フレーム構成情報が出力される。マル
チプレクサ１３の出力は図示せぬゼロ挿入回路を介して
フラグ挿入回路１９と接続されている。フラグ挿入回路
１９は、その入力情報の前後にフラグＦを付加する。こ
れにより第２図に示すフォーマットの送信フレームが生
成される。
ようにシフトレジスタ１２からシリアル出力される送信
情報（△十〇＋Ｄ）が供給される。マルチプレクサ１３
は、図示せぬ制御部の制御により、まず上記一方の入力
に供給される情報、即ちシフ１〜レジスタ１２からの送
信情報を選択する。次にマルチプレクサ１３は、その他
方の入力に供給される清報、即ちマルチプレクサ１８か
ら選択出力されるＣＲＣ符号を選択する。これによりマ
ルチプレクサ１３からは、Ａ、Ｃ，Ｄ、ＣＲＣの順で（
フラグＦを除く）フレーム構成情報が出力される。マル
チプレクサ１３の出力は図示せぬゼロ挿入回路を介して
フラグ挿入回路１９と接続されている。フラグ挿入回路
１９は、その入力情報の前後にフラグＦを付加する。こ
れにより第２図に示すフォーマットの送信フレームが生
成される。
第１図（ｂ＞は受信回路の構成を示すもので、２１はシ
フトレジスタである。このシフトレジスタ２１には、第
１図（ａ）の送信回路から送信される送信フレームがシ
リアル入力される。シフトレジスタ２１には同期確立回
路２２が接続されている。同期確立回路２２は、シフト
レジスタ２１に入力されたフレーム中のフラグＦを検出
し、同フラグＦにより受信回路（のクロック）との同期
をとる。これにより受信回路の受信動作が可能となり、
受信フレーム中のフラグＦを除くフィールド部分がシフ
トレジスタ２１よりシリアル出力される。
フトレジスタである。このシフトレジスタ２１には、第
１図（ａ）の送信回路から送信される送信フレームがシ
リアル入力される。シフトレジスタ２１には同期確立回
路２２が接続されている。同期確立回路２２は、シフト
レジスタ２１に入力されたフレーム中のフラグＦを検出
し、同フラグＦにより受信回路（のクロック）との同期
をとる。これにより受信回路の受信動作が可能となり、
受信フレーム中のフラグＦを除くフィールド部分がシフ
トレジスタ２１よりシリアル出力される。
シフトレジスタ２１の出力は、もう１つのシフトレジス
タ２３、パケット長計数回路２４およびパケット種別毎
に用意されるＣＲＣ計ＩＩ／チェック回路２５、２６の
各入力に接続されている。これによりシフトレジスタ２
１からシリアル出力される受信フレーム（但しフラグＦ
は含まれていない）は、シフトレジスタ２３、パケット
長計数回路２４およＵＣＲＣｇｔ算／チェック回路２５
．２６に供給される。
タ２３、パケット長計数回路２４およびパケット種別毎
に用意されるＣＲＣ計ＩＩ／チェック回路２５、２６の
各入力に接続されている。これによりシフトレジスタ２
１からシリアル出力される受信フレーム（但しフラグＦ
は含まれていない）は、シフトレジスタ２３、パケット
長計数回路２４およＵＣＲＣｇｔ算／チェック回路２５
．２６に供給される。
パケット長計数回路２４は、シフトレジスタ２１からシ
リアル出力される受信フレームのフレーム長（パケット
長）を計数する。パケット長計数回路２４の計数結果は
、同回路２４に接続されているパケット種別判定回路２
７に供給される。パケット１Φ別判定回路２７は、パケ
ット長計数回路２４の計数結果に応じて、パケット長の
相違によるパケット種別（ここでは、艮パケット、短パ
ケット）を判定し、その判定結果に応じた選択ｆｇ ＠
４ ’（（長パケットのとき論理ＩＩ ｉ Ｉ＋、短
パケットのとき論理“’Ｏ”）を出力する。パケット種
別判定回路２７から出力される選択信号４１は、同回路
２７に接続されているマルチプレクサ（ＭＰＸ）２８に
供給される。
リアル出力される受信フレームのフレーム長（パケット
長）を計数する。パケット長計数回路２４の計数結果は
、同回路２４に接続されているパケット種別判定回路２
７に供給される。パケット１Φ別判定回路２７は、パケ
ット長計数回路２４の計数結果に応じて、パケット長の
相違によるパケット種別（ここでは、艮パケット、短パ
ケット）を判定し、その判定結果に応じた選択ｆｇ ＠
４ ’（（長パケットのとき論理ＩＩ ｉ Ｉ＋、短
パケットのとき論理“’Ｏ”）を出力する。パケット種
別判定回路２７から出力される選択信号４１は、同回路
２７に接続されているマルチプレクサ（ＭＰＸ）２８に
供給される。
ＣＲＣ計算／チェック回路２５は、長パケットを構成す
る送信情報に対応して第１の長さのＣＲＣ符号を計算し
、その計算結果と送信情報に付加されたＣＲＣ符号とに
よりＣＲＣチェック（エラー検出）を行なうように構成
されている。一方、ＣＲＣ計ＩＩ／チェック回路２６は
、短パケットを構成する送信情報に対応して第２の長さ
のＣＲＣ符号を計算し、その計算結果と送信情報に付加
されたＣＲＣ符号とによりＣＲＣチェック（エラー検出
）を行なうように構成されている。即ちＣＲＣ計譚／チ
ェック回路２５．２６では、シフトレジスタ１２からの
シリアル出力データを受【′ｊで長さの異なるＣＲＣの
３１算が行なわれ、受信したＣＲＣと比較されてＣＲＣ
チェックが行なわれる。ＣＲＣ計算／チェック回路２５
．２６のＣＲＣ計ＩＩ／チェック動作は、パケット・長
計数回路２４の計数動作と並行して行なわれる。
る送信情報に対応して第１の長さのＣＲＣ符号を計算し
、その計算結果と送信情報に付加されたＣＲＣ符号とに
よりＣＲＣチェック（エラー検出）を行なうように構成
されている。一方、ＣＲＣ計ＩＩ／チェック回路２６は
、短パケットを構成する送信情報に対応して第２の長さ
のＣＲＣ符号を計算し、その計算結果と送信情報に付加
されたＣＲＣ符号とによりＣＲＣチェック（エラー検出
）を行なうように構成されている。即ちＣＲＣ計譚／チ
ェック回路２５．２６では、シフトレジスタ１２からの
シリアル出力データを受【′ｊで長さの異なるＣＲＣの
３１算が行なわれ、受信したＣＲＣと比較されてＣＲＣ
チェックが行なわれる。ＣＲＣ計算／チェック回路２５
．２６のＣＲＣ計ＩＩ／チェック動作は、パケット・長
計数回路２４の計数動作と並行して行なわれる。
ＣＲＣ計ＩＩ／チェック回路２５のＣＲＣチェック結果
は、同回路２５に接続されているマルチプレクサ２Ｂの
一方の入力に供給される。またＣＲＣ計篩／チェック回
路２６のＣＲＣチェック結梁は、同回路２ｅに接続され
ているマルチプレクサ２８の他方の入力に供給される。
は、同回路２５に接続されているマルチプレクサ２Ｂの
一方の入力に供給される。またＣＲＣ計篩／チェック回
路２６のＣＲＣチェック結梁は、同回路２ｅに接続され
ているマルチプレクサ２８の他方の入力に供給される。
マルチプレクサ２８には、前記したようにパケット種別
判定回路２７から出力される選択信号４１も供給される
。マルチプレクサ２８は、選択信号４１が論理” １
”の場合はＣＲＣ計算／チェック回路２５のＣＲＣチェ
ック結果を選択し、論理“０”の場合にはＣＲＣ計算／
′チェック回路２６のＣＲＣチェック結果を選択する。
判定回路２７から出力される選択信号４１も供給される
。マルチプレクサ２８は、選択信号４１が論理” １
”の場合はＣＲＣ計算／チェック回路２５のＣＲＣチェ
ック結果を選択し、論理“０”の場合にはＣＲＣ計算／
′チェック回路２６のＣＲＣチェック結果を選択する。
マルチプレクサ２８により選択されたＣＲＣチェック結
果は、同マルチプレクサ２８に接続されているステータ
スレジスタ２９に保持される。
果は、同マルチプレクサ２８に接続されているステータ
スレジスタ２９に保持される。
一方、シフトレジスタ２３では、上２の動作と平行して
シリアル／パラレル変換動作か行なわ１、送信情報部分
がパラレル出力される。シフトレジスタ２３からの出力
情報は同レジスタ２３に接続されている受信バッファ３
０に格納される。
シリアル／パラレル変換動作か行なわ１、送信情報部分
がパラレル出力される。シフトレジスタ２３からの出力
情報は同レジスタ２３に接続されている受信バッファ３
０に格納される。
次に、この発明の他の実施例を第３図を参照し送
て説明する。第３図はズ信回路の構成を示すもので、第
１図（ａ）と同一部分には同一符号が付されている。第
３図において、５１はバックアメモリ１０を管理するバ
ッファ管理部である。バッファ管理部５１は、バッファ
メモリ１０に１ｖ８されたユーザデータのデータ長、ア
ドレス等を管理する周知のバッファ管理機能を有し、て
いる。バッファ管理部５１は、送信すべきユーザデータ
を含むパケット（送信パケット）のパケット長の相違に
よるパケット種別（ここでは、長パケット、珀バケット
）を判定するパケット種別判定回路５２を有し２ている
。
１図（ａ）と同一部分には同一符号が付されている。第
３図において、５１はバックアメモリ１０を管理するバ
ッファ管理部である。バッファ管理部５１は、バッファ
メモリ１０に１ｖ８されたユーザデータのデータ長、ア
ドレス等を管理する周知のバッファ管理機能を有し、て
いる。バッファ管理部５１は、送信すべきユーザデータ
を含むパケット（送信パケット）のパケット長の相違に
よるパケット種別（ここでは、長パケット、珀バケット
）を判定するパケット種別判定回路５２を有し２ている
。
パケット種別判定回路５２によるパケッ）一種別の判定
は、バッファ管理部５１が有するユーザデータ長管理機
能を利用し、ユーザデータ長に基づいて行なわれる。パ
ケット種別判定回路５２は、第１図（ａ）に示すバケツ
］・種別判定回路１７と同様に選択信号３１（長パケッ
トのとき論理゛１°゛、類パケットのとき論理″０″）
を出力する。
は、バッファ管理部５１が有するユーザデータ長管理機
能を利用し、ユーザデータ長に基づいて行なわれる。パ
ケット種別判定回路５２は、第１図（ａ）に示すバケツ
］・種別判定回路１７と同様に選択信号３１（長パケッ
トのとき論理゛１°゛、類パケットのとき論理″０″）
を出力する。
即ち、この実施例では、バッファ管理部５１が有するユ
ーザデータ長管理機能を利用で−ることにより、第１図
（ａ）に示すパケット長計数回路１Ｇを不要にしている
。この場合、パケット種別判定回路５２から出力される
選択信号３１により、ＣＲＣ生成回路１４．１５のいず
れか一方を動作可能状態とするようにしてもよい。こう
することにより、マルチプレクサ１８も不要となる。
ーザデータ長管理機能を利用で−ることにより、第１図
（ａ）に示すパケット長計数回路１Ｇを不要にしている
。この場合、パケット種別判定回路５２から出力される
選択信号３１により、ＣＲＣ生成回路１４．１５のいず
れか一方を動作可能状態とするようにしてもよい。こう
することにより、マルチプレクサ１８も不要となる。
なお、前記実施例では、パケット種別か長バケツ１−お
よび短パケットの２樟の場合について説明したが、３種
以上とする場合にも応用できる。
よび短パケットの２樟の場合について説明したが、３種
以上とする場合にも応用できる。
［発明の効果コ
以上詳述したようにこの発明によれば、パケット長に見
合った長さのＣＲＣ符号が付加されたフレームの送受信
が行なえるので、長パケットに対しては伝送誤り検出率
の向上が図れ、短パケットに対しては伝送効率の向上が
図れる。
合った長さのＣＲＣ符号が付加されたフレームの送受信
が行なえるので、長パケットに対しては伝送誤り検出率
の向上が図れ、短パケットに対しては伝送効率の向上が
図れる。
第１図はこの発明の一実施例を示すブロック構成図、第
２図は同実施例で適用されるフレームのフォーマットを
示す図、第３図はこの発明の他の実施例を示すブロック
構成図である。 １３、１８．２８・・・マルチプレクサ（ＭＰＸ）、１
４゜１５・・・ＣＲＣ生成回路、１ｆ３．２４・・・パ
ケット長計数回路、１７．２７．５２・・・パケット種
別判定回路、２５．２６・・・ＣＲＣ計算／チェック回
路、３１．４１・・・選択信号。 出願人代理人 弁理士 鈴 江 武 彦＜ａ＞ （ｂ） 第１図
２図は同実施例で適用されるフレームのフォーマットを
示す図、第３図はこの発明の他の実施例を示すブロック
構成図である。 １３、１８．２８・・・マルチプレクサ（ＭＰＸ）、１
４゜１５・・・ＣＲＣ生成回路、１ｆ３．２４・・・パ
ケット長計数回路、１７．２７．５２・・・パケット種
別判定回路、２５．２６・・・ＣＲＣ計算／チェック回
路、３１．４１・・・選択信号。 出願人代理人 弁理士 鈴 江 武 彦＜ａ＞ （ｂ） 第１図
Claims (1)
- 【特許請求の範囲】 送信ユーザデータを含みＣＲＣ付加の対象となる送信情
報を生成する送信情報生成手段、パケット長の相違によ
るパケット種別毎に設けられ、上記送信情報生成手段に
より生成される送信情報を受け予め定められたパケット
種別に対応する長さのＣＲＣ符号を生成する複数種のＣ
ＲＣ生成手段、上記送信情報の少なくともユーザデータ
長によりパケット種別を判定する第１パケット種別判定
手段、同第１パケット種別判定手段の判定結果に応じて
上記複数種のＣＲＣ生成手段の１つを選択する第１選択
手段、および同第１選択手段により選択されたＣＲＣ生
成手段により生成されるＣＲＣ符号並びに上記送信情報
を含む送信フレームを生成する送信フレーム生成手段を
備えた送信回路と、パケット種別毎に設けられ、上記送
信回路から送信される送信フレームを受け予め定められ
たパケット種別に対応する長さのＣＲＣ符号を同フレー
ム中の上記送信情報に基づいて計算し同フレーム中のＣ
ＲＣ符号を用いてＣＲＣチェックを行なう複数種のＣＲ
Ｃ計算／チェック手段、上記送信回路から送信される送
信フレームを受けて同フレームの長さを計数しパケット
種別を判定する第２パケット種別判定手段、および同第
２パケット種別判定手段の判定結果に応じて上記複数種
のＣＲＣ計算／チェック手段の１つを選択する第２選択
手段を備えた受信回路と、 を備え、パケット長に応じた長さのＣＲＣ符号を含むフ
レームを用いたデータ伝送を行なうようにしたことを特
徴とするフレーム送受信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60212525A JPS6273826A (ja) | 1985-09-27 | 1985-09-27 | フレ−ム送受信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60212525A JPS6273826A (ja) | 1985-09-27 | 1985-09-27 | フレ−ム送受信方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6273826A true JPS6273826A (ja) | 1987-04-04 |
Family
ID=16624113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60212525A Pending JPS6273826A (ja) | 1985-09-27 | 1985-09-27 | フレ−ム送受信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6273826A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5524116A (en) * | 1992-02-14 | 1996-06-04 | At&T Corp. | Packet framer |
| US6088400A (en) * | 1996-10-08 | 2000-07-11 | Oki Electric Industry Co., Ltd. | Receiving device for synchronous serial transmission data |
| US6098188A (en) * | 1992-02-14 | 2000-08-01 | Lucent Technologies Inc. | Packet framer |
| EP2557714A1 (en) * | 2007-04-30 | 2013-02-13 | Interdigital Technology Corporation | Feedback signaling error detection and checking in MIMO wireless communication systems |
| JP2018538715A (ja) * | 2015-10-30 | 2018-12-27 | クアルコム，インコーポレイテッド | 巡回冗長検査長管理 |
-
1985
- 1985-09-27 JP JP60212525A patent/JPS6273826A/ja active Pending
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5524116A (en) * | 1992-02-14 | 1996-06-04 | At&T Corp. | Packet framer |
| US6098188A (en) * | 1992-02-14 | 2000-08-01 | Lucent Technologies Inc. | Packet framer |
| US6088400A (en) * | 1996-10-08 | 2000-07-11 | Oki Electric Industry Co., Ltd. | Receiving device for synchronous serial transmission data |
| US10037243B2 (en) | 2007-04-30 | 2018-07-31 | Interdigital Technology Corporation | Feedback signaling error detection and checking in MIMO wireless communication systems |
| US10318374B2 (en) | 2007-04-30 | 2019-06-11 | Interdigital Technology Corporation | Feedback signaling error detection and checking in MIMO wireless communication systems |
| US8572461B2 (en) | 2007-04-30 | 2013-10-29 | Interdigital Technology Corporation | Feedback signaling error detection and checking in MIMO wireless communication systems |
| US8707129B2 (en) | 2007-04-30 | 2014-04-22 | Interdigital Technology Corporation | Feedback signaling error detection and checking in MIMO wireless communication systems |
| US9048998B2 (en) | 2007-04-30 | 2015-06-02 | Interdigital Technology Corporation | Feedback signaling error detection and checking in MIMO wireless communication systems |
| US9459954B2 (en) | 2007-04-30 | 2016-10-04 | Interdigital Technology Corporation | Feedback signaling error detection and checking in MIMO wireless communication systems |
| EP3240219A1 (en) * | 2007-04-30 | 2017-11-01 | InterDigital Technology Corporation | Feedback signaling error detection and checking in mimo wireless communication systems |
| EP2557714A1 (en) * | 2007-04-30 | 2013-02-13 | Interdigital Technology Corporation | Feedback signaling error detection and checking in MIMO wireless communication systems |
| US12524301B2 (en) | 2007-04-30 | 2026-01-13 | Interdigital Patent Holdings, Inc. | Error detection and checking in wireless communication systems |
| EP2557715A1 (en) * | 2007-04-30 | 2013-02-13 | Interdigital Technology Corporation | Feedback signaling error detection and checking in MIMO wireless communication systems |
| EP3664330A1 (en) * | 2007-04-30 | 2020-06-10 | InterDigital Technology Corporation | Feedback signaling error detection and checking in mimo wireless communication systems |
| JP2020145719A (ja) * | 2007-04-30 | 2020-09-10 | インターデイジタル テクノロジー コーポレーション | Ｍｉｍｏ無線通信システムにおけるフィードバックシグナリングの誤り検出および誤り検査 |
| US10970162B2 (en) | 2007-04-30 | 2021-04-06 | Interdigital Technology Corporation | Feedback signaling error detection and checking in MIMO wireless communication systems |
| US12079074B2 (en) | 2007-04-30 | 2024-09-03 | Interdigital Technology Corporation | Error detection and checking in wireless communication systems |
| US11687401B2 (en) | 2007-04-30 | 2023-06-27 | Interdigital Technology Corporation | Feedback signaling error detection and checking in MIMO wireless communication systems |
| US11457379B2 (en) | 2015-10-30 | 2022-09-27 | Qualcomm Incorporated | Cyclic redundancy check length management |
| JP2018538715A (ja) * | 2015-10-30 | 2018-12-27 | クアルコム，インコーポレイテッド | 巡回冗長検査長管理 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0831802B2 (ja) | Ｃｒｃビット計算装置およびｃｒｃビット計算方法 | |
| US20040225810A1 (en) | Serial bus data control device | |
| US5185862A (en) | Apparatus for constructing data frames for transmission over a data link | |
| EP0523571A1 (en) | Advanced code error detection apparatus and system using maximal-length pseudorandom binary sequence | |
| JPS6273826A (ja) | フレ−ム送受信方式 | |
| US3804982A (en) | Data communication system for serially transferring data between a first and a second location | |
| US6041434A (en) | Code generator for selectively producing cyclic redundancy check data codes different in data length | |
| US5764876A (en) | Method and device for detecting a cyclic code | |
| US5838689A (en) | Cell Receiver | |
| WO2000072148A1 (en) | Fault tolerant parity generation | |
| JPS6273827A (ja) | フレ−ム送受信方式 | |
| JP3569718B2 (ja) | Ｉｓ−２０００移動通信システム用基地局モデムの出力データ処理装置 | |
| JPH03198544A (ja) | パリティ計数回路 | |
| US6646992B1 (en) | Communication control method and equipment for implementing the same | |
| US7103038B1 (en) | Systems and methods for converting a P packet/cycle datapath to a Q packet/cycle datapath | |
| US7158599B2 (en) | Elastic store circuit | |
| KR0174504B1 (ko) | 수신데이터 체크 비트열 생성장치 | |
| JP2702171B2 (ja) | フレーム変換回路 | |
| US6981206B1 (en) | Method and apparatus for generating parity values | |
| JP2553575B2 (ja) | 誤り訂正装置 | |
| JP2655489B2 (ja) | Ａｔｍセル信号フォーマット変換装置 | |
| JP2810777B2 (ja) | データ発生装置 | |
| JP3256641B2 (ja) | Ａｔｍにおけるエラー訂正フレームの伝送方式 | |
| JP2669314B2 (ja) | データ転送装置 | |
| JP3587237B2 (ja) | セルバッファ監視装置 |